CN101299652B - 一种确定序列开始位的方法及装置 - Google Patents
一种确定序列开始位的方法及装置 Download PDFInfo
- Publication number
- CN101299652B CN101299652B CN2008101148320A CN200810114832A CN101299652B CN 101299652 B CN101299652 B CN 101299652B CN 2008101148320 A CN2008101148320 A CN 2008101148320A CN 200810114832 A CN200810114832 A CN 200810114832A CN 101299652 B CN101299652 B CN 101299652B
- Authority
- CN
- China
- Prior art keywords
- list entries
- sequence
- bit
- sign indicating
- indicating number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000008676 import Effects 0.000 description 6
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 2
- 102100036822 Ankyrin repeat and KH domain-containing protein 1 Human genes 0.000 description 1
- 101000928335 Homo sapiens Ankyrin repeat and KH domain-containing protein 1 Proteins 0.000 description 1
- ROXBGBWUWZTYLZ-UHFFFAOYSA-N [6-[[10-formyl-5,14-dihydroxy-13-methyl-17-(5-oxo-2h-furan-3-yl)-2,3,4,6,7,8,9,11,12,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4-methoxy-2-methyloxan-3-yl] 4-[2-(4-azido-3-iodophenyl)ethylamino]-4-oxobutanoate Chemical compound O1C(C)C(OC(=O)CCC(=O)NCCC=2C=C(I)C(N=[N+]=[N-])=CC=2)C(OC)CC1OC(CC1(O)CCC2C3(O)CC4)CCC1(C=O)C2CCC3(C)C4C1=CC(=O)OC1 ROXBGBWUWZTYLZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Landscapes
- Computer And Data Communications (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种确定序列开始位的方法及装置，用以解决现有技术中占用的资源大以及效率低的问题。该方法在确定输入序列中包含有“1”时，将所述输入序列转化为一个一位热码序列，然后根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码，最后根据所确定的掩码和所述一位热码序列得到所述输入序列的开始位。根据本发明提出的方案，可以节约资源，提高效率。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种确定序列开始位的方法及装置。
背景技术
在通信电路中，存在着这样一种序列，该序列以“1”作为序列的开始，即序列以“1”作为序列的启动标志。该序列通过一组并行端口输入到序列检测器的输入端，并行端口的位宽为W。为了判断此序列何时开始，当输入的序列中含有“1”时，需要将最高位的“1”的位置用二进制码表示出来，若输入的序列没有“1”，则输出“0”。例如，某一序列为“0111”，则需要甄别出第三位上第一次出现1，即此时应该输出“3”。
要确定一个序列的开始位，现有的方法是采用查表法，即预先罗列出所有可能的组合，然后进行查表。以一个位宽W＝4的序列为例，查表法穷举所述可能的情况，如表3所示。
| 输入序列 | 输出 |
| 1000，1001，1010，1011，1100，1101， 1110，1111 | 4 |
| 0100，0101，0110，0111 | 3 |
| 0010，0011， | 2 |
| 0001 | 1 |
| 0000 | 0 |
表3
在序列检测器的输入端输入一个W＝4的序列时，查询表3，根据该序列与表中输入序列的匹配情况，获取该序列的对应的开始位，将该开始位从序列检测器的输出端输出。比如，输入的序列为“0110”，查询表3，可知，与该序列完全匹配的序列的开始位为“3”，因此，序列检测器的输出端输出的值为“3”。
对于位宽为W的序列其表的深度为 
基于该表的深度，这种方法对于W较小的序列还比较适用，对于W较大的序列，则会占用很大的资源。另外由于只是判断其中的某一位，并不需要全体位都进行判断，因此建立这样一张表也是对资源不必要的浪费，而且，当W较大时，通过查询匹配的方法来获取序列开始位的位置，花费的时间较长，效率低。
发明内容
有鉴于此，本发明实施例提供一种确定序列开始位的方法，用以解决现有技术中占用的资源大以及效率低的问题。
本发明实施例提供的一种确定序列开始位的方法，包括：
确定输入序列中包含有“1”时，如果所述输入序列的当前位为序列首位，则将该位作为一位热码序列的首位，并将该位作为所述输入序列中下一位的上级输入；否则，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位，如果当前位不是所述输入序列的最后一位，则将所述上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入；
根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码，其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位；
将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；
将所得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
本发明实施例提供的一种确定序列开始位的装置，包括：
转换模块，用于在确定输入序列中包含有“1”时，如果所述输入序列的当前位为序列首位，则将该位作为一位热码序列的首位，并将该位作为所述输 入序列中下一位的上级输入；否则，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位，如果当前位不是所述输入序列的最后一位，则将所述上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入；
确定模块，用于根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码，其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位；
获取模块，用于将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；将所得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
本发明实施例中先将输入序列转化为标准的一位热码序列，再将标准化后的序列通过掩码的方式判断出序列中最高位“1”所在位置，从而确定输入序列的开始位，对于位宽很大的序列，也不需要存贮大量的数据，从而节约了资源，减少了对资源的不必要的浪费，并提高了效率。
附图说明
图1为本发明实施例确定序列开始位的流程图；
图2a为本发明实施例中转化序列的基本判断单元的电路图；
图2b为本发明实施例中将输入序列转化为标准一位热码序列的电路图；
图3为现有技术中16位一位热码译码器实现的电路图；
图4为本发明实施例中确定一位热码序列的各个译码序列的流程图；
图5a为本发明实施例中一种16位一位热码译码器实现的详细电路图；
图5b为本发明实施例中一种16位一位热码译码器实现的简化电路图；
图6为本发明实施例确定序列开始位的装置结构示意图。
具体实施方式
本发明实施例中，通过将输入的序列标准化为一位热码序列，再通过掩码的方法确定所述一位热码序列中“1”所在位置。不需要穷举出序列的所有可能，节约了资源，提高了效率。
下面结合说明书附图对本发明的具体实施方式进行详细说明。
如图1所示，本发明实施例确定序列开始位的方法主要包括以下步骤：
步骤100：确定输入序列中包含有“1”时，将所述输入序列转化为一位热码序列。
在现代数字逻辑电路设计中，一位热码(One-hot)是常用的编码方式。其特点为对于任何给定状态，向量只有一个位置“1”，所有其它的状态位都为“0”。如用“0001”表示“1”，“0010”表示“2”、“1000”表示“4”等。
将输入序列转化为标准的一位热码之前，首先要判断所述序列中是否包含“1”，因此，步骤100进一步包括：
步骤100a：判断所述输入序列中是否包含“1”。
在具体实施过程中，可以将所述序列的各位进行或操作，得到结果P，判 断P是否为1，如果P为1，则所述序列中包含“1”，否则，说明该序列中没有“1”。
当然，在具体实施过程中，不仅限于采用或操作判断序列中是否包含“1”，也可以采用其它方法判断所述序列中是否包含“1”。比如，从最高位开始对每一位进行判断，若发现有“1”，则证明序列中含有“1”，终止判断，若到最低位还没有“1”出现，则序列中不含有“1”。
步骤100b：确定所述序列中包含“1”时，将所述序列转化为标准的一位热码序列。
如果所述序列中不包含“1”，则所述标准一位热码序列全为0，输出的结果为0。
在具体实施过程中，可采用如图2a和图2b所示的电路图将所述序列转化为标准的一位热码序列。
图2a所示的为一个基本判断单元的转换电路图，基本判断单元由上级输入、本级输入作为输入端，同时输出本级输出和下级输出。上级输入指示的是高位中是否有“1”出现，本级输入指示本位的输入，本级输出指示和本位输入相对应的输出位，下级输出，是给下一级判断单元使用的，指示包括本位在内的上级位中是否有“1”出现。其中，上级输入经过一个非门后，与本级输入一起经过一个与门后，得到本级输出，本级输出与上级输入经过一个或门后，得到下级输出。
图2b所示的为一个序列转换电路，该电路由图2a中的多个个基本判断单元的转换电路构成，每个基本判断单元转换输入序列中的一位。
比如，序列转换电路将某一输入序列a[n:0](共n+1位)转换成标准的一位热码序列b[n:0]，其中序列b中只有一位为“1”。其基本过程大致如下：序列a的最高位a[n]直接作为序列b的最高位b[n]，a的次高位a[n-1]输入第一个判断单元的本级输入，同时序列a的最高位a[n]作为第一个判断单元的上级输入c[n]。上级输入c[n]经过一个非门后，与本级输入a[n-1]作与操作，即通过 一个与门，得到第一个判断单元的本级输出作为b的次高位b[n-1]，本级输出b[n-1]与上级输入c[n]通过一个或门后，将结果c[n-1]输出作为第二个判断单元的上级输入。以此类推，当到达最后一个判断单元时，本级输入为a[0]，将上级输入c[1]作运算后，得到本级输出，即序列b的最后一位b[0]，而不再本级输入a[0]与上级输入c[1]作或运算，产生下一个判断单元的上级输入c[0]，从而完成序列a到序列b的转换。
步骤101：根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码。
其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位。
现有的一位热码译码器主要使用多路选择器进行选择，在AISC电路中多使用逻辑门进行搭建。在ASIC设计中，使用二选一多路选择器，实现16位的一位热码译码器电路图如图3所示，其基本思路为根据输入的16位数字，选出0-16位的二进制码。
采用多级多路选择器来实现序列的转换，对于位宽W较大的序列，由于多路选择器的速度慢，使用的器件较多，因此耗费的资源多，花费的时间较长，效率低。
本发明实施例中，采用掩码的方法对标准化后的一位热码序列进行译码，找出“1”所在的位置。采用该方法，首先需要获取与一位热码序列对应的掩码。
对于位宽确定的一位热码序列，对应的掩码是确定的，其中，设置一位热码序列位宽与掩码的对应关系的具体流程如图4所示，主要包括以下步骤：
步骤400：根据一位热码序列的位宽，确定掩码所包括的码字序列的个数。
设一位热码序列长度为Lo，则其可用一长度为cell(log2(Lo))的二进制码表示。其中，cell(X)表示取大于X的最小整数。
特别的当Lo为1时，二进制码长度也为1，因此，可以得到确定掩码中包 括的码字序列个数的公式为：
此Lb即为掩码包括的码字序列的个数K。
步骤401：根据掩码包括的码字序列的个数以及保存的一位热码与二进制码的对应关系，确定至少一个一位热码对应的码序列。
掩码的码字序列的确定与具体的需求相关，在具体实施过程中，可以通过列表的方式来完成。
以位宽W＝16的一位热码序列为例，由上述确定掩码包括的码字序列个数的公式可得，16位一位热码序列的对应的掩码包括的码字序列的个数Lb：
Lb＝cell(log2(16)＝5
因此，W＝16的输入一位热码序列的译码序列的个数为5个，根据每个W＝16的一位热码序列中“1”所在位置与二进制码的对应关系，如表1所示，可得位宽为16的输入一位热码与输出二进制8421码的对应关系。表1中，输出的二进制8421码的值指示输入的一位热码序列中“1”所在的位置。
表1.16位一位热码与二进制8421码对应关系
设此二进制码矩阵由C列(C＝K)，R行组成，R为序列的位宽，其中某位于i行，j列的元素为P(i，j)，则i≤R，j≤C。则，对应的掩码的码字序列选取的方法为第n个码字序列Mn＝{P(i，j-n)，P(i-1，j-n)，…P(0，j-n)}。
由上述公式推出位宽为16的一位热码序列的对应的掩码包括的码字序列为：
M0＝{0101_0101_0101_0101}
M1＝{0110_0110_0110_0110}
M2＝{0111_1000_0111_1000}
M3＝{0111_1111_1000_0000}
M4＝{1000_0000_0000_0000}
每个码字序列对应所述输入序列的开始位的二进制代码的一位，比如，一个16位的输入序列，如上述可知，该输入序列的开始位可以由5位二进制代码来表示，每位二进制代码从高位到低位分别由M4、M3、......M0对应确定。
再如常用的格雷码，根据相同的方法可以得到输入一位热码与输出格雷码的对应关系矩阵如表2所示。
表2.16位一位热码与BCD码对应关系
该矩阵所对应的掩码的各个码字序列为：
M0＝{0011_0011_0011_0011}
M1＝{0001_1110_0001_1110}
M2＝{0000_0111_1111_1000}
M3＝{1111_1111_1000_0000}
M4＝{1000_0000_0000_0000}
同理，可以得到输入一位热码与其它格式的输出二进制码对应的掩码的码字序列，如余3码、5421码等。
步骤102：根据所确定的掩码和所述一位热码序列得到所述输入序列的开始位。
获取所述一位热码序列对应的掩码的各个码字序列后，将所述一位热码序列与其对应的掩码的每个码字序列作按位与的操作，由此得到所述输入序列的开始位，因此，步骤102进一步包括：
步骤102a：将所述一位热码序列与其对应的掩码的每个码字序列的各位位 做与操作，得到所述输入序列的开始位的二进制代码的对应位的值。
步骤101b：将所得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
将输入的所述一位热码分别与步骤401中所得的掩码的每个码字序列M0、M1、...、Mk的做按位与操作，得到与每个码字操作的结果tn，其中，n≤k。再将所得的结果拼接起来，得到所求的二进制码为{tk，tk-1，...，t0}，该二进制码的值即为所述一位热码序列中“1”所在的位置，也就是所述输入的序列的开始位。
例如，假设一个16位的一位热码序列为“0000 1000 0000 0000”，与16位一位热码对应的8421二进制码的掩码的各个码字序列为：
M0＝{0101_0101_0101_0101}
M1＝{0110_0110_0110_0110}
M2＝{0111_1000_0111_1000}
M3＝{0111_1111_1000_0000}
M4＝{1000_0000_0000_0000}
该一位热码序列与序列M4的各位做与操作的结果为“0”，与序列M3的各位做与操作的结果为“1”，与序列M2的各位做与操作的结果为“1”，与序列M1的各位做与操作的结果为“0”，而与序列M0的各位做与操作的结果为“0”，得到该一位热码序列对应的输出的8421二进制码为“01100”，即该一位热码序列中“1”所在的位为第12位。
在具体实现过程中，由于任何值与“0”做与操作其结果都是“0”，因此可以将一位热码序列与“1”的掩码操作转成输入信号之间的“或”操作，如图5a和图5b所示，图5a示出了16位一位热码译码器的电路图，该电路由5组MASK电路组成，每组MASK电路的结构如图5b所示，每组MASK电路输出一位二进制码。
在图5b中，MASK1的电路对应译码序列M0，设M0由于M0中，只有第1、3、5、6、9、11、13、15位为1，因此，只需将输入的一位热码序列In[15:0] 中的In[0]、In[2]、In[4]、In[5]、In[8]、In[12]、In[14]各位做或操作，其结果为输出的5位二进制码中的最低位，同理，可通过其它MASK电路获得相应位的输出结果。
将一位热码序列的译码操作，转换为序列中各位的与操作，进一步节省了电路的面积，减少了使用的元器件的数量，提高了效率。
本发明实施例提供的一种确定序列开始位的装置，其结构如图6所示，包括：
转换模块610，用于在确定输入序列中包含有“1”时，将所述输入序列转化为一个一位热码的序列；
确定模块620，用于根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码；
获取模块630，用于根据所述确定模块确定的掩码和所述一位热码序列得到所述输入序列的开始位。
其中，所述转换模块610进一步包括：
判断子模块611，用于将所述输入序列的各位进行或操作后，判断操作的结果是否为“1”；
转换子模块612，用于在所述判断子模块611判断所述操作结果为“1”时，将所述输入序列转换为一个一位热码序列。
其中，所述转换子模块612进一步包括：
第一获取单元6121，用于在所述输入序列的当前位为非序列首位时，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位；
第二获取单元6122，用于在所述输入序列的当前位不是所述输入序列的最后一位时，将所述输入序列的当前位的上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入。
如果所述输入序列的当前位为序列首位，则所述第一获取单元6121进一 步用于，将所述输入序列的当前位作为所述一位热码序列的首位。
其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位。
进一步地，所述装置的获取模块630包括：
计算子模块631，用于将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；
拼接子模块632，用于将所述计算子模块得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
并且，如果所述转换模块610确定所述输入序列中没包含有“1”，则所述获取模块630获取该输入序列的开始位为零。
本发明实施例中通过将输入序列转化为标准一位热码序列，再将所述一位热码序列与“1”做掩码操作，确定所述序列的开始位。采用这种确定序列开始位的方法，能简化实现的电路，节约资源的占用。同时，本发明实施例中，一位热码译码器采用掩码的方法实现，提高了效率，并且本发明实施例可以进一步通过输入信号之间的“或”操作来实现与“1”的掩码操作，进一步节省了电路所占的面积，提高了序列的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种确定序列开始位的方法，其特征在于，包括：
确定输入序列中包含有“1”时，如果所述输入序列的当前位为序列首位，则将该位作为一位热码序列的首位，并将该位作为所述输入序列中下一位的上级输入；否则，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位，如果当前位不是所述输入序列的最后一位，则将所述上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入；
根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码，其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位；
将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；
将所得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
2.根据权利要求1所述的方法，其特征在于，所述一位热码序列中只有一位为“1”，该位为所述输入序列中为“1”的最高位。
3.根据权利要求1所述的方法，其特征在于，所述确定输入序列中包含有“1”，包括：
将所述输入序列的各位进行“或”操作，确定得到的结果为“1”。
4.根据权利要求1所述的方法，其特征在于，如果确定所述输入序列中没包含有“1”，则确定所述输入序列开始位为零。
5.一种确定序列开始位的装置，其特征在于，包括：
转换模块，用于在确定输入序列中包含有“1”时，如果所述输入序列的当前位为序列首位，则将该位作为一位热码序列的首位，并将该位作为所述输入序列中下一位的上级输入；否则，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位，如果当前位不是所述输入序列的最后一位，则将所述上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入；
确定模块，用于根据设置的一位热码序列位宽与掩码的对应关系，确定所述一位热码序列对应的掩码，其中，所述掩码包括至少一个码字序列，每个码字序列对应所述输入序列的开始位的二进制代码的一位；
获取模块，用于将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；将所得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
6.根据权利要求5所述的装置，其特征在于，所述转换模块包括：
判断子模块，用于将所述输入序列的各位进行或操作，判断操作的结果是否为“1”；
转换子模块，用于在所述判断子模块判断操作的结果为“1”后，如果所述输入序列的当前位为序列首位，则将该位作为所述一位热码序列的首位，并将该位作为所述输入序列中下一位的上级输入；否则，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位，如果当前位不是所述输入序列的最后一位，则将所述上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入。
7.根据权利要求6所述的装置，其特征在于，所述转换子模块包括：
第一获取单元，用于在所述输入序列的当前位为非序列首位时，将所述输入序列的当前位的上级输入做非运算后，与当前位做与运算，得到所述一位热码序列对应的位；
第二获取单元，用于在所述输入序列的当前位不是所述输入序列的最后一位时，将所述输入序列的当前位的上级输入与所述一位热码的当前位做或运算，得到所述输入序列的下一位的上级输入。
8.根据权利要求7所述的装置，其特征在于，如果所述输入序列的当前位为序列首位，则所述第一获取单元进一步用于，将所述输入序列的当前位作为所述一位热码序列的首位。
9.根据权利要求5所述的装置，其特征在于，所述获取模块，包括：
计算子模块，用于将每个码字序列分别与所述一位热码序列做与操作，得到所述二进制代码的对应位的值；
拼接子模块，用于将所述计算子模块得到的二进制代码的每一位值，按照确定的顺序拼接，得到所述输入序列的开始位。
10.根据权利要求5所述的装置，其特征在于，如果所述转换模块确定所述输入序列中没包含有“1”，则所述获取模块获取该输入序列的开始位为零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101148320A CN101299652B (zh) | 2008-06-12 | 2008-06-12 | 一种确定序列开始位的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101148320A CN101299652B (zh) | 2008-06-12 | 2008-06-12 | 一种确定序列开始位的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101299652A CN101299652A (zh) | 2008-11-05 |
| CN101299652B true CN101299652B (zh) | 2011-03-09 |
Family
ID=40079351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101148320A Expired - Fee Related CN101299652B (zh) | 2008-06-12 | 2008-06-12 | 一种确定序列开始位的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101299652B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354701B (zh) * | 2016-08-30 | 2019-06-21 | 腾讯科技（深圳）有限公司 | 汉字处理方法和装置 |
| CN107391255A (zh) * | 2017-06-15 | 2017-11-24 | 武汉斗鱼网络科技有限公司 | 一种基于内存优化的任务执行方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289498A (en) * | 1992-09-09 | 1994-02-22 | Echelon Corporation | Adaptive data recovery for spread spectrum systems |
| EP1058434A2 (en) * | 1999-05-31 | 2000-12-06 | Sony Corporation | Symbol synchronisation in multicarrier receivers |
| CN101079636A (zh) * | 2007-06-19 | 2007-11-28 | 北京中星微电子有限公司 | 将一位热码译码为二进制码的方法及一位热码译码器 |
-
2008
- 2008-06-12 CN CN2008101148320A patent/CN101299652B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289498A (en) * | 1992-09-09 | 1994-02-22 | Echelon Corporation | Adaptive data recovery for spread spectrum systems |
| EP1058434A2 (en) * | 1999-05-31 | 2000-12-06 | Sony Corporation | Symbol synchronisation in multicarrier receivers |
| CN101079636A (zh) * | 2007-06-19 | 2007-11-28 | 北京中星微电子有限公司 | 将一位热码译码为二进制码的方法及一位热码译码器 |
Non-Patent Citations (1)
| Title |
|---|
| 刘小平.基于Verilog HDL的有限状态机设计与描述.《计算机工程与设计》.2008,第29卷(第4期),第958页-第960页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101299652A (zh) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477532C (zh) | 霍夫曼编码方法和设备 | |
| CN101777924B (zh) | 一种Turbo码译码方法和装置 | |
| CN100495318C (zh) | 整型数据的压缩方法、装置及解压缩方法、装置 | |
| CN102546089B (zh) | 循环冗余校验crc码的实现方法及装置 | |
| CN101902228B (zh) | 快速循环冗余校验编码方法及装置 | |
| CN101022552A (zh) | 一种实现霍夫曼译码的方法和装置 | |
| CN101599302B (zh) | 一种基于fpga的ldpc译码器的译码码字的高效存储方法 | |
| CN101299652B (zh) | 一种确定序列开始位的方法及装置 | |
| CN102447478A (zh) | 一种核电站事故规程数字化逻辑设计的编码方法及系统 | |
| CN110222305B (zh) | 一种基于双曲cordic的对数函数计算系统及方法 | |
| CN100384090C (zh) | 一种用于纠正数据帧中错误比特的快速循环crc校验方法 | |
| CN104579352B (zh) | 基于fpga的温度计码到二进制码的编码转换装置和方法 | |
| CN103428502B (zh) | 一种解码方法及解码系统 | |
| CN101079636B (zh) | 将一位热码译码为二进制码的方法及一位热码译码器 | |
| CN107277553A (zh) | 一种二元算术编码器 | |
| CN100488312C (zh) | 一种高速专用物理控制信道的信道质量标识译码装置 | |
| CN102148997A (zh) | 高性能cabac编码器设计方法 | |
| CN102751994B (zh) | 一种基于两个有限群符号的短码长分组码译码器装置 | |
| CN102545910B (zh) | 一种jpeg霍夫曼解码电路及其解码方法 | |
| CN113157247A (zh) | 一种可重构整型-浮点型乘法器 | |
| CN104683806A (zh) | 基于深度流水的mq算术编码器高速fpga实现方法 | |
| CN101355403B (zh) | 通用成帧协议中检错纠错的装置及其控制方法 | |
| CN1941764B (zh) | 正交变量扩频因子码的产生方法与相关装置 | |
| CN201966895U (zh) | 一种jpeg霍夫曼解码电路 | |
| CN117081608B (zh) | 一种nr ldpc编译码循环移位实现装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110309 Termination date: 20120612 |