CN101281880A - 半导体元件及其制造方法 - Google Patents
半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN101281880A CN101281880A CNA200710092048XA CN200710092048A CN101281880A CN 101281880 A CN101281880 A CN 101281880A CN A200710092048X A CNA200710092048X A CN A200710092048XA CN 200710092048 A CN200710092048 A CN 200710092048A CN 101281880 A CN101281880 A CN 101281880A
- Authority
- CN
- China
- Prior art keywords
- layer
- carry out
- contact hole
- ultraviolet light
- hole etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体元件的制造方法。首先，在基底上形成金属氧化物半导体晶体管，接着，在基底上形成接触窗蚀刻停止层。然后，进行第一紫外光熟化工艺，以增加接触窗蚀刻停止层的应力。之后，在接触窗蚀刻停止层上形成介电层。继之，进行第二紫外光熟化工艺，以增加介电层的应力。其后，进行化学机械抛光工艺。之后，在介电层上形成顶盖层。
Description
技术领域
本发明涉及一种集成电路元件及其制造方法，且特别涉及一种基于金属氧化物半导体晶体管的半导体元件及其制造方法。
背景技术
随着通讯等电子设备发展技术的发展，晶体管的运作速度愈趋快速。然而，因为受限于电子与空穴在硅沟道中的移动速度，晶体管的速度范围亦受到限制。
利用沟道中机械应力(Mechanical-stress)的控制来改变电子与空穴在沟道中的移动速度，是一种增加晶体管运作速度的方法。
已知已有提出利用硅化锗(SiGe)外延等材料作为晶体管源极/漏极区的主要组成的技术。其做法是将基底中预定形成源极/漏极区的部分移除，之后，再利用选择区域外延技术，回填硅化锗。以硅化锗作为源极/漏极区的主要组成，与硅的材料特性相比较，由于锗具有较大的原子体积，可施予沟道压缩应力，因此以硅化锗形成源极/漏极区可增加空穴的迁移率(Mobility)，进而提升元件的效能。
除了利用硅化锗作为源极/漏极区的主要组成之外，另一种方法则是在介电层形成之后，通过O2/O3/N2等离子体处理介电层的表面来增加介电层的应力，以提高元件的开启电流(IOn)。然而，以等离子体处理介电层会造成电荷累积，而影响元件的效能。再者，以等离子体处理介电层是属于表面的处理，其无法去除介电层内部水气，因此，会衍生介电层窗开启时的问题。此外，以等离子体处理介电层会产生悬置的(dangling)Si-O键或是Si-N键，而使介电层的拉伸应力的增加程度受限。
发明内容
本发明提供一种半导体元件及其制造方法，以增加CESL以及介电层的应力，增加元件的启始电流，提升离子增益值。
本发明的又一目的是提供一种半导体元件及其制造方法，以减少介电层中的水气，避免接触窗开启的问题。
本发明提出一种半导体元件及其制造方法，其可以避免产生额外的Si-O键或是Si-N键，有效增加介电层的拉伸应力。
本发明提出一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上。此方法的步骤包括：在基底上形成接触窗蚀刻停止层；进行第一紫外光熟化工艺；在接触窗蚀刻停止层上形成介电层；进行第二紫外光熟化工艺；在介电层上形成顶盖层；以及进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的温度为摄氏150度至700度。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的时间为30秒至60分钟。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的压力为3毫乇至500乇。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的紫外光的波长为100nm至400nm。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在接触窗蚀刻停止层上形成介电层。继之，进行第二紫外光熟化工艺。其后，进行化学机械抛光工艺。之后，在介电层上形成顶盖层。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在接触窗蚀刻停止层上形成介电层。继之，在介电层上形成顶盖层。其后，进行第二紫外光熟化工艺。之后，进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在接触窗蚀刻停止层上形成介电层。之后，在介电层上形成顶盖层。继之，进行化学机械抛光工艺。然后，进行第二紫外光熟化工艺。
依照本发明实施例所述，上述的半导体元件的制造方法中，还包括在接触窗蚀刻停止层下方形成阻障氧化层。
本发明提出一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上，此方法的步骤包括：在基底上形成第一接触窗蚀刻停止层；进行第一紫外光熟化工艺；在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层；在第二接触窗蚀刻停止层上形成介电层；进行第二紫外光熟化工艺；在介电层上形成顶盖层；以及进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的温度分别为摄氏150度至700度。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的时间分别为30秒至60分钟。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的压力分别为3毫乇至500乇。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一与第二紫外光熟化工艺的紫外光的波长分别为100nm至400nm。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，在第二接触窗蚀刻停止层上形成介电层。继之，进行第二紫外光熟化工艺。其后，进行化学机械抛光工艺。然后，在介电层上形成顶盖层。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。继之，在第二接触窗蚀刻停止层上形成介电层。然后，在介电层上形成顶盖层。之后，进行第二紫外光熟化工艺。其后，进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，在第二接触窗蚀刻停止层上形成介电层。继之，在介电层上形成顶盖层。然后，进行化学机械抛光工艺。其后，进行第二紫外光熟化工艺。
依照本发明实施例所述，上述的半导体元件的制造方法还包括在接触窗蚀刻停止层下方形成阻障氧化层。
本发明提出一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上，此方法的步骤包括：在基底上形成第一接触窗蚀刻停止层；进行第一紫外光熟化工艺；在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层；进行第二紫外光熟化工艺；在第二接触窗蚀刻停止层上形成介电层；进行第三紫外光熟化工艺；在介电层上形成顶盖层；以及进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一、第二与第三紫外光熟化工艺的温度分别为摄氏150度至700度。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一、第二与第三紫外光熟化工艺的时间分别为30秒至60分钟。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一、第二与第三紫外光熟化工艺的压力分别为3毫乇至500乇。
依照本发明实施例所述，上述的半导体元件的制造方法中，进行第一、第二与第三紫外光熟化工艺的紫外光的波长分别为100nm至400nm。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。继之，进行第二紫外光熟化工艺。其后，在第二接触窗蚀刻停止层上形成介电层。然后，进行第三紫外光熟化工艺。其后，进行化学机械抛光工艺。之后，在介电层上形成顶盖层。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。继之，进行第二紫外光熟化工艺。之后，在第二接触窗蚀刻停止层上形成介电层。然后，在介电层上形成顶盖层。其后，进行第三紫外光熟化工艺。之后，进行化学机械抛光工艺。
依照本发明实施例所述，上述的半导体元件的制造方法的步骤是依照以下排列顺序进行的。首先，在基底上形成第一接触窗蚀刻停止层。接着，进行第一紫外光熟化工艺。然后，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。继之，进行第二紫外光熟化工艺。其后，在第二接触窗蚀刻停止层上形成介电层。然后，在介电层上形成顶盖层。其后，进行化学机械抛光工艺。之后，进行第三紫外光熟化工艺。
依照本发明实施例所述，上述的半导体元件的制造方法，还包括在接触窗蚀刻停止层下方形成阻障氧化层。
本发明提出一种半导体元件，包括金属氧化物半导体晶体管、接触窗蚀刻停止层、介电层与顶盖层，其中金属氧化物半导体晶体管位于基底上；接触窗蚀刻停止层覆盖金属氧化物半导体晶体管；介电层覆盖接触窗蚀刻停止层，介电层的应力为0.1至1.0GPa；顶盖层覆盖介电层。
依照本发明实施例所述，上述的半导体元件中，接触窗蚀刻停止层的材质包括氮化硅。
依照本发明实施例所述，上述的半导体元件，还包括阻障氧化层，位于接触窗蚀刻停止层下方。
依照本发明实施例所述，上述的半导体元件中，阻障氧化层的材质包括氧化硅。
本发明可以增加CESL以及介电层的应力，增加元件的启始电流，提升离子增益值。并且，可以减少介电层中的水气，避免接触窗开启的问题。此外，本发明可以避免产生额外的悬置键，有效增加介电层的拉伸应力。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1为依照本发明实施例所绘示的一种半导体元件的结构示意图。
图2为依照本发明一个实施例所绘示的一种半导体元件的制造流程图。
图3为依照本发明另一实施例所绘示的一种半导体元件的制造流程图。
图4为依照本发明再一实施例所绘示的一种半导体元件的制造流程图。
图5为依照本发明再一实施例所绘示的一种半导体元件的制造流程图。
图6为依照本发明又一实施例所绘示的一种半导体元件的制造流程图。
图7为依照本发明又一实施例所绘示的一种半导体元件的制造流程图。
图8为依照本发明又一实施例所绘示的一种半导体元件的制造流程图。
图9为依照本发明又一实施例所绘示的一种半导体元件的制造流程图。
图10为依照本发明又一实施例所绘示的一种半导体元件的制造流程图。
附图标记说明
100：基底 102：金属氧化物半导体晶体管
104：栅极结构 106：源极/漏极区
108：栅介电层 110：栅导电层
110a：掺杂多晶硅层 110b、180：硅化金属层
112：间隙壁 114：源极/漏极延伸区
116：源极/漏极接触区 120、120a、120b：接触窗蚀刻停止层
125：阻障氧化层 130：介电层
140：顶盖层 202～1018：步骤
具体实施方式
图1为依照本发明实施例所绘示的一种半导体元件的结构示意图。
请参照图1，在基底100上已形成金属氧化物半导体晶体管102。金属氧化物半导体晶体管102，可以是n型沟道金属氧化物半导体晶体管也可以是p型沟道金属氧化物半导体晶体管。金属氧化物半导体晶体管102包括栅极结构104与源极/漏极区106。栅极结构104包括栅介电层108、栅导电层110与间隙壁112。栅介电层108的材质例如是氧化硅。栅导电层110的材质包括以硅为基础的材料，例如是掺杂硅、未掺杂硅、掺杂多晶硅或未掺杂多晶硅的其中之一。当栅极电层110的材质为掺杂硅或掺杂多晶硅时，在硅或多晶硅中的掺杂可以是N型掺杂，也可以是P型掺杂。在一个实施例中，栅导电层110是由掺杂多晶硅层110a与硅化金属层110b所构成。硅化金属层110b的材质例如是耐火金属的硅化物，耐火金属例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该些金属的合金的其中之一。间隙壁112的材质可以是氧化硅或是氮化硅，其可以是单层间隙壁或是双重间隙壁。
源极/漏极区106包括源极/漏极延伸区114与源极/漏极接触区116。源极/漏极区106的中具有n型掺杂或是p型掺杂。n型掺杂例如是磷或是砷。p型掺杂例如是硼或是BF2 +。源极/漏极接触区116是以半导体材料为主要材料。半导体材料的形成方法可以在基底100中形成凹槽之后，再经由选择区域外延工艺(selective area epitaxy growth process)，在凹槽中外延生长半导体材料外延层。源极/漏极接触区116中的掺杂可以在进行选择区域外延工艺时临场掺杂，或是在进行选择区域外延工艺之后，再经由离子注入工艺以形成的。在一个实施例中，金属氧化物半导体晶体管102为n型沟道金属氧化物半导体晶体管，源极/漏极接触区116的掺杂为n型，源极/漏极接触区116的半导体材料例如是掺碳硅。在一个实施例中，金属氧化物半导体晶体管102为p型沟道金属氧化物半导体晶体管，源极/漏极接触区116的掺杂为p型，源极/漏极接触区116的半导体材料例如是硅锗合金。
在一个实施例中，源极/漏极接触区116上还包括硅化金属层180。硅化金属层180的材质例如是耐火金属的硅化物，耐火金属例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该些金属的合金的其中之一。硅化金属层180的形成方法可以先在基底100上形成层金属层(未绘示)，其材质例如是耐火金属如镍、钴、钛、铜、钼、钽、钨、铒、锆、铂与该些金属的合金的其中之一。金属层的形成方法包括蒸镀、溅射、电镀、化学气相沉积(CVD)或是物理气相沉积法等方法。然后，再经由退火工艺以使金属层反应形成硅化金属层。
金属氧化物半导体晶体管102被接触窗蚀刻停止层(Contact etch stoplayer，CESL)120、介电层130以及顶盖层140所覆盖。接触窗蚀刻停止层120的材质例如是氮化硅，其形成方法例如是高温氮化物工艺，或是等离子体增强型化学气相沉积法(PECVD)、亚大气压化学气相沉积法(Sub-Atmospheric CVD)、低压化学气相沉积法等方式。在一个实施例中，接触窗蚀刻停止层120可以以单一沉积步骤形成所需的厚度，厚度例如是约为100埃至2000埃。之后，再经由紫外光熟化工艺处理，以增加其应力。对于n型沟道金属氧化物半导体晶体管而言，接触窗蚀刻停止层120进行紫外光熟化工艺处理可以增加其拉伸应力。在另一实施例中，接触窗蚀刻停止层120可以以两沉积步骤形成所需的厚度，每一次沉积的厚度例如是厚度约为50埃至1000埃，并且在两沉积步骤之间进行紫外光熟化工艺处理，以增加其应力。在又一实施例中，接触窗蚀刻停止层120可以以两沉积步骤形成所需的厚度，每一次沉积的厚度例如是约50为埃至1000埃，而形成接触窗蚀刻停止层120a与120b，其中每一沉积步骤之后均分别进行紫外光熟化工艺处理，以增加其应力。紫外光熟化工艺的紫外光波长约为100nm至400nm；温度约为摄氏150度至700度；进行的时间约为30秒至60分钟；压力约为3毫乇至500乇。
介电层130的材质例如是氧化硅、无掺杂硅玻璃(USG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)，或是低介电常数材料。低介电常数材料为介电常数低于4的材料层，例如是氟掺杂硅玻璃(FSG)；硅倍半氧化物如氢硅倍半氧化物(Hydrogen silsesquioxane，HSQ)、甲基硅倍半氧化物(Methylsilsesquioxane，MSQ)与混合有机硅烷聚合物(Hybrido-organo siloxanepolymer，HOSP)；芳香族碳氢化合物(Aromatic hydrocarbon)如SiLK；聚对二甲苯(Parylene)；氟化聚合物(Fluoro-Polymer)如PFCB、CYTOP、Teflon；聚芳醚(Poly(arylethers))如PAE-2、FLARE；多孔聚合物(Porous polymer)如XLK、Nanofoam、Aerogel；Coral等。介电层130的形成的方法可以采用等离子体增强型化学气相沉积法、亚大气压化学气相沉积法、高高宽比沟填工艺(High Aspect Ratio Process，HARP)、高温氧化物(HTO)工艺、低压化学气相沉积工艺等方式。介电层130的厚度例如是约为500埃至5000埃。
介电层130形成之后会再进行紫外光熟化工艺处理，可以减少悬置键(例如Si-OH键)，以增加其应力，并减少接触窗开启的问题。对于n型沟道金属氧化物半导体晶体管而言，介电层130进行紫外光熟化工艺处理可以增加其拉伸应力，其应力可达0.1至1.0GPa，故能提升元件的开启电流(On-current，IOn)。介电层130进行紫外光熟化工艺的紫外光波长约为100nm至400nm；温度约为摄氏150度至700度；进行的时间约为30秒至60分钟；压力约为3毫乇至500乇。
顶盖层140的材质例如是氮化硅、碳化硅、碳氧化硅(SiCO)、碳氮化硅(SiCN)、碳氮氧化硅(SiCNO)、氮氧化硅等，形成的方法例如是高温氮(氧)化物工艺、等离子体增强型化学气相沉积法、亚大气压化学气相沉积法、低压化学气相沉积工艺等方式。
在一个实施例中，在形成介电层130之后随即进行介电层130的紫外光熟化工艺，之后，再进行化学机械抛光工艺，使的平坦化，之后，才再进行顶盖层140的沉积工艺。
在另一实施例中，在形成介电层130与顶盖层140之后，先进行介电层130的紫外光熟化工艺，之后，再进行化学机械抛光工艺，以使介电层130与顶盖层140平坦化。
在又一实施例中，则是在介电层130与顶盖层140形成之后，先进行化学机械抛光工艺，以使介电层130与顶盖层140平坦化，以利于后续的光刻工艺。之后，进行介电层130的紫外光熟化工艺。
在一个实施例中，金属氧化物半导体晶体管102上不仅包括接触窗蚀刻停止层120、介电层130以及顶盖层140，还包括接触窗蚀刻停止层120的下的阻障氧化层125，其材质例如是氧化硅，形成方法例如是高温热氧化工艺，或是等离子体增强型化学气相沉积法、亚大气压化学气相沉积法、低压化学气相沉积工艺等。
本发明实施例的介电层130经过紫外光熟化工艺处理，其应力可达0.1至1.0GPa。
再者，相较于在介电层进行化学机械抛光工艺之前或之后以等离子体处理介电层表面的方式，本发明可以避免电荷累积，因此，元件的效能较佳。再者，以等离子体处理介电层是属于表面的处理，而本发明以紫外光熟化则是属于全面性的熟化，其涵盖整个介电层的表面与内部，因此，其减少水气的效果较佳。此外，以等离子体处理介电层会产生额外的Si-O键或是Si-N键，而使其膜层的拉伸应力下降。
依照以上所述，本发明的半导体元件的制造方法可以以下数个实施例来说明的。
图2至图10分别绘示本发明的半导体元件的制造方法的流程图。
请参照图2，步骤202，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤204，在基底上形成接触窗蚀刻停止层。然后，步骤206，进行第一紫外光熟化工艺，以使接触窗蚀刻停止层的应力增加。继之，步骤208，在接触窗蚀刻停止层上形成介电层。之后，步骤210，进行第二紫外光熟化工艺，以使介电层的应力增加。其后，步骤212，进行化学机械抛光工艺，以使介电层平坦化。之后，步骤214，在介电层上形成顶盖层。
请参照图3，步骤302，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤304，在基底上形成接触窗蚀刻停止层。然后，步骤306，进行第一紫外光熟化工艺，以使接触窗蚀刻停止层的应力增加。继之，步骤308，在接触窗蚀刻停止层上形成介电层。之后，步骤310，在介电层上形成顶盖层。然后，步骤312，进行第二紫外光熟化工艺，以使介电层的应力增加。其后，步骤314，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。
请参照图4，步骤402，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤404，在基底上形成接触窗蚀刻停止层。然后，步骤406，进行第一紫外光熟化工艺，以使接触窗蚀刻停止层的应力增加。继之，步骤408，在接触窗蚀刻停止层上形成介电层。之后，步骤410，在介电层上形成顶盖层。然后，步骤412，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。之后，步骤414，进行第二紫外光熟化工艺，以使介电层的应力增加。
请参照图5，步骤502，首先，在基底上形成金属氧化物半导体晶体管。步骤504，在基底上形成第一接触窗蚀刻停止层。接着，步骤506，进行第一紫外光熟化工艺，以使第一接触窗蚀刻停止层的应力增加。继之，步骤508，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤510，在第二接触窗蚀刻停止层上形成介电层。然后，步骤512，进行第二紫外光熟化工艺，以使介电层与第二接触窗蚀刻停止层的应力增加。其后，步骤514，进行化学机械抛光工艺，以使介电层平坦化。其后，步骤516，在介电层上形成顶盖层。
请参照图6，步骤602，首先，在基底上形成金属氧化物半导体晶体管。步骤604，在基底上形成第一接触窗蚀刻停止层。接着，步骤606，进行第一紫外光熟化工艺。继之，步骤608，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤610，在第二接触窗蚀刻停止层上形成介电层。然后，步骤612，在介电层上形成顶盖层。之后，步骤614，进行第二紫外光熟化工艺，以使介电层与第二接触窗蚀刻停止层的应力增加。其后，步骤616，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。
请参照图7，步骤702，首先，在基底上形成金属氧化物半导体晶体管。步骤704，在基底上形成第一接触窗蚀刻停止层。接着，步骤706，进行第一紫外光熟化工艺，以使第一接触窗蚀刻停止层的应力增加。继之，步骤708，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤710，在第二接触窗蚀刻停止层上形成介电层。然后，步骤712，在介电层上形成顶盖层。之后，步骤714，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。其后，步骤716，进行第二紫外光熟化工艺，以使介电层与第二接触窗蚀刻停止层的应力增加。
请参照图8，步骤802，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤804，在基底上形成第一接触窗蚀刻停止层。然后，步骤806，进行第一紫外光熟化工艺，以使第一接触窗蚀刻停止层的应力增加。继之，步骤808，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤810，进行第二紫外光熟化工艺，以使第二接触窗蚀刻停止层的应力增加。其后，步骤812，在第二接触窗蚀刻停止层上形成介电层。然后，步骤814，进行第三紫外光熟化工艺，以使介电层的应力增加。继之，步骤816，进行化学机械抛光工艺，以使介电层平坦化。其后，步骤818，在介电层上形成顶盖层。
请参照图9，步骤902，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤904，在基底上形成第一接触窗蚀刻停止层。然后，步骤906，进行第一紫外光熟化工艺，以使第一接触窗蚀刻停止层的应力增加。继之，步骤908，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤910，进行第二紫外光熟化工艺，以使第二接触窗蚀刻停止层的应力增加。其后，步骤912，在第二接触窗蚀刻停止层上形成介电层。然后，步骤914，在介电层上形成顶盖层。之后，步骤916，进行第三紫外光熟化工艺，以使介电层的应力增加。继之，步骤918，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。
请参照图10，步骤1002，首先，在基底上形成金属氧化物半导体晶体管。接着，步骤1004，在基底上形成第一接触窗蚀刻停止层。然后，步骤，1006，进行第一紫外光熟化工艺，以使第一接触窗蚀刻停止层的应力增加。继之，步骤1008，在第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层。之后，步骤1010，进行第二紫外光熟化工艺，以使第二接触窗蚀刻停止层的应力增加。其后，步骤1012，在第二接触窗蚀刻停止层上形成介电层。然后，步骤，1014，在介电层上形成顶盖层。之后，步骤1016，进行化学机械抛光工艺，以使介电层与顶盖层平坦化。其后，步骤1018，进行第三紫外光熟化工艺，以使介电层的应力增加。
实验
例1
以高温热工艺在基底上沉积氮化硅层550nm，之后，以化学气相沉积法沉积2000nm的无掺杂硅玻璃。其后，进行紫外光熟化工艺20分钟，其中紫外光波长为100～400nm，温度为摄氏400度；压力为200乇。
例2
以高温热工艺在基底上沉积氮化硅层550nm后，进行紫外光熟化工艺5分钟。之后，以化学气相沉积法沉积2000nm的无掺杂硅玻璃。其后，进行紫外光熟化工艺20分钟，其中紫外光波长为100～400nm，温度为摄氏400度；压力为200乇。
比较例1
以高温热工艺在基底上沉积氮化硅层550nm，之后进行紫外光熟化工艺5分钟，再以化学气相沉积法沉积2000nm的无掺杂硅玻璃。在紫外光熟化工艺中，紫外光波长为100～400nm。温度为摄氏400度；压力为200乇。
比较例2
以高温热工艺在基底上沉积氮化硅层550nm，之后，以化学气相沉积法沉积2000nm的无掺杂硅玻璃。
以上的实验结果整理于下表1中：
表1
| 流程 | 例1 | 例2 | 比较例1 | 比较例2 | |
| 1 | 沉积氮化硅层 | 550nm | 550nm | 550nm | 550nm |
| 2 | 紫外光熟化 | 无 | 5分钟 | 5分钟 | 无 |
| 3 | 沉积无掺杂硅玻璃 | 2000nm | 2000nm | 2000nm | 2000nm |
| 4 | 紫外光熟化 | 20分钟 | 20分钟 | 无 | 无 |
| 5 | 应力(Mpa) | 600 | 900 | 530 | 200 |
经过实验证明，以紫外光熟化工艺处理无掺杂玻璃介电层20分钟之后，其应力提升的幅度将近50％。
综合以上所述，本发明可以增加CESL以及介电层的应力，增加元件的开启电流，提升开启电流增益值。并且，可以减少介电层中的水气，避免接触窗开启的问题。此外，本发明可以避免产生额外的悬置键，有效增加介电层的拉伸应力。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (31)
1. 一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上，该方法包括：
在该基底上形成接触窗蚀刻停止层；
进行第一紫外光熟化工艺；
在该接触窗蚀刻停止层上形成介电层；
进行第二紫外光熟化工艺；
在该介电层上形成顶盖层；以及
进行化学机械抛光工艺。
2. 如权利要求1所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的温度为摄氏150度至700度。
3. 如权利要求1所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的时间为30秒至60分钟。
4. 如权利要求1所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的压力为3毫乇至500乇。
5. 如权利要求1所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的紫外光的波长为100nm至400nm。
6. 如权利要求1所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该接触窗蚀刻停止层上形成该介电层；
进行该第二紫外光熟化工艺；
进行化学机械抛光工艺；以及
在该介电层上形成顶盖层。
7. 如权利要求1所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该接触窗蚀刻停止层上形成该介电层；
在该介电层上形成顶盖层；
进行该第二紫外光熟化工艺；以及
进行化学机械抛光工艺。
8. 如权利要求1所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该接触窗蚀刻停止层上形成该介电层；
在该介电层上形成顶盖层；
进行化学机械抛光工艺；以及
进行该第二紫外光熟化工艺。
9. 如权利要求1所述的半导体元件的制造方法，还包括在该接触窗蚀刻停止层下方形成阻障氧化层。
10. 一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上，包括：
在该基底上形成第一接触窗蚀刻停止层；
进行第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层；
在该第二接触窗蚀刻停止层上形成介电层；
进行第二紫外光熟化工艺；
在该介电层上形成顶盖层；以及
进行化学机械抛光工艺。
11. 如权利要求10所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的温度分别为摄氏150度至700度。
12. 如权利要求10所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的时间分别为30秒至60分钟。
13. 如权利要求10所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的压力分别为3毫乇至500乇。
14. 如权利要求10所述的半导体元件的制造方法，其中进行该第一与该第二紫外光熟化工艺的紫外光的波长分别为100nm至400nm。
15. 如权利要求10所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
在该第二接触窗蚀刻停止层上形成该介电层；
进行该第二紫外光熟化工艺；
进行该化学机械抛光工艺；以及
在该介电层上形成该顶盖层。
16. 如权利要求10所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
在该第二接触窗蚀刻停止层上形成该介电层；
在该介电层上形成该顶盖层；
进行该第二紫外光熟化工艺；以及
进行该化学机械抛光工艺。
17. 如权利要求10所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
在该第二接触窗蚀刻停止层上形成该介电层；
在该介电层上形成该顶盖层；
进行该化学机械抛光工艺；以及
进行该第二紫外光熟化工艺。
18. 如权利要求10所述的半导体元件的制造方法，还包括在该第一接触窗蚀刻停止层下方形成阻障氧化层。
19. 一种半导体元件的制造方法，适用于已形成金属氧化物半导体晶体管的基底上，包括：
在该基底上形成第一接触窗蚀刻停止层；
进行第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成第二接触窗蚀刻停止层；
进行第二紫外光熟化工艺；
在该第二接触窗蚀刻停止层上形成介电层；
进行第三紫外光熟化工艺；
在该介电层上形成顶盖层；以及
进行化学机械抛光工艺。
20. 如权利要求19所述的半导体元件的制造方法，其中进行该第一、该第二与该第三紫外光熟化工艺的温度分别为摄氏150度至700度。
21. 如权利要求19所述的半导体元件的制造方法，其中进行该第一、该第二与该第三紫外光熟化工艺的时间分别为30秒至60分钟。
22. 如权利要求19所述的半导体元件的制造方法，其中进行该第一、该第二与该第三紫外光熟化工艺的压力分别为3毫乇至500乇。
23. 如权利要求19所述的半导体元件的制造方法，其中进行该第一、该第二与该第三紫外光熟化工艺的紫外光的波长分别为100nm至400nm。
24. 如权利要求19所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
进行该第二紫外光熟化工艺；
在该第二接触窗蚀刻停止层上形成该介电层；
进行该第三紫外光熟化工艺；
进行该化学机械抛光工艺；以及
在该介电层上形成该顶盖层。
25. 如权利要求19所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
进行该第二紫外光熟化工艺；
在该第二接触窗蚀刻停止层上形成该介电层；
在该介电层上形成该顶盖层；
进行该第三紫外光熟化工艺；以及
进行该化学机械抛光工艺。
26. 如权利要求19所述的半导体元件的制造方法，其中该些步骤是依照以下排列顺序进行：
在该基底上形成该第一接触窗蚀刻停止层；
进行该第一紫外光熟化工艺；
在该第一接触窗蚀刻停止层上形成该第二接触窗蚀刻停止层；
进行该第二紫外光熟化工艺；
在该第二接触窗蚀刻停止层上形成该介电层；
在该介电层上形成该顶盖层；
进行该化学机械抛光工艺；以及
进行该第三紫外光熟化工艺。
27. 如权利要求19所述的半导体元件的制造方法，还包括在该第一接触窗蚀刻停止层下方形成阻障氧化层。
28. 一种半导体元件，包括：
金属氧化物半导体晶体管位于基底上；
接触窗蚀刻停止层覆盖该金属氧化物半导体晶体管；
介电层覆盖该接触窗蚀刻停止层，该介电层的应力为0.1至1.0GPa；以及
顶盖层覆盖该介电层。
29. 如权利要求28所述的半导体元件，其中该接触窗蚀刻停止层的材质包括氮化硅。
30. 如权利要求28所述的半导体元件，还包括阻障氧化层，位于该接触窗蚀刻停止层下方。
31. 如权利要求30所述的半导体元件，其中该阻障氧化层的材质包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710092048XA CN100570853C (zh) | 2007-04-04 | 2007-04-04 | 半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710092048XA CN100570853C (zh) | 2007-04-04 | 2007-04-04 | 半导体元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101281880A true CN101281880A (zh) | 2008-10-08 |
| CN100570853C CN100570853C (zh) | 2009-12-16 |
Family
ID=40014270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710092048XA Active CN100570853C (zh) | 2007-04-04 | 2007-04-04 | 半导体元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100570853C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790014A (zh) * | 2011-05-19 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 经受应力的半导体器件及其制造方法 |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
-
2007
- 2007-04-04 CN CNB200710092048XA patent/CN100570853C/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102790014A (zh) * | 2011-05-19 | 2012-11-21 | 台湾积体电路制造股份有限公司 | 经受应力的半导体器件及其制造方法 |
| CN102790014B (zh) * | 2011-05-19 | 2015-04-01 | 台湾积体电路制造股份有限公司 | 经受应力的半导体器件及其制造方法 |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| CN109786254B (zh) * | 2017-11-15 | 2022-03-22 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100570853C (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835995B2 (en) | Low dielectric constant material for integrated circuit fabrication | |
| US8084787B2 (en) | PMD liner nitride films and fabrication methods for improved NMOS performance | |
| US8481415B2 (en) | Self-aligned contact combined with a replacement metal gate/high-K gate dielectric | |
| US6137176A (en) | Semiconductor device and method of fabricating the same | |
| US7229869B2 (en) | Method for manufacturing a semiconductor device using a sidewall spacer etchback | |
| KR100414814B1 (ko) | 반도체장치및그제조방법 | |
| US8470662B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101354661B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2011171706A (ja) | トランジスタ及びその製造方法 | |
| KR100489456B1 (ko) | 반도체장치및그제조방법 | |
| US20080237662A1 (en) | Semiconductor device and method of fabricating the same | |
| TW201639042A (zh) | 半導體結構與其製造方法 | |
| US20070238254A1 (en) | Method of etching low dielectric constant films | |
| CN102054776A (zh) | 应力记忆作用半导体器件的制造方法 | |
| CN100570853C (zh) | 半导体元件及其制造方法 | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| JP2000188333A (ja) | 半導体装置及びその製造方法 | |
| US5453402A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| US10622453B2 (en) | Vertical MOS transistor | |
| US6593632B1 (en) | Interconnect methodology employing a low dielectric constant etch stop layer | |
| US6576522B2 (en) | Methods for deuterium sintering | |
| KR100596880B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US11626482B2 (en) | Air spacer formation with a spin-on dielectric material | |
| US20240234130A1 (en) | High quality insitu treated pecvd film | |
| US7732324B2 (en) | Semiconductor device having improved adhesion and reduced blistering between etch stop layer and dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |