CN101276321A - 可释放时钟线的双线总线主控元件、计算机系统及释放方法 - Google Patents

可释放时钟线的双线总线主控元件、计算机系统及释放方法 Download PDF

Info

Publication number
CN101276321A
CN101276321A CNA2008100832799A CN200810083279A CN101276321A CN 101276321 A CN101276321 A CN 101276321A CN A2008100832799 A CNA2008100832799 A CN A2008100832799A CN 200810083279 A CN200810083279 A CN 200810083279A CN 101276321 A CN101276321 A CN 101276321A
Authority
CN
China
Prior art keywords
clock
control elements
output port
line
master element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100832799A
Other languages
English (en)
Inventor
蔡廷鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aten International Co Ltd
Original Assignee
Aten International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aten International Co Ltd filed Critical Aten International Co Ltd
Publication of CN101276321A publication Critical patent/CN101276321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明揭示一种可释放时钟线的双线总线主控元件、具有该主控元件的计算机系统及其释放方法，其中主控元件能透过具有时钟线以及数据线的双线总线与被控元件连接。本发明主控元件具有一数据端口、一时钟端口以及一输出端口，且该输出端口也与时钟线耦接。当双线总线的时钟被被控元件暂持超过一预定延迟时间时，输出端口透过时钟线向被控元件传送至少一时钟脉冲，以释放时钟线，从而避免传输失败或者数据损毁。当输出端口每次传送主控元件产生的时钟脉冲后，主控元件透过数据端口确认是否接收到一响应。该响应代表确认时钟线已被释放，在时钟线被释放后，数据端口向被控元件传送主控元件所产生的停止脉冲。

Description

可释放时钟线的双线总线主控元件、计算机系统及释放方法
【技术领域】
本发明是有关于一种双线总线的主控元件，特别是有关于一种具有释放一时钟线功能的双线总线的主控元件、具有该主控元件的计算机系统及其释放方法。
【背景技术】
以一时钟线与一数据线传输数据的双线总线现在已成为一种主流规格。例如：内部集成电路总线(I2C)、嵌入式系统设计(CAN-Bus)以及系统管理总线(SMBus)等支持任何集成电路工艺的数据传输规格。数据线(SDA)以及时钟线(SCL)用以在任何耦接到该双线总线的元件之间传输数据，连接到该双线总线的每一元件均具有唯一的地址。在双线总线开始发展时，一双线总线控制系统中，仅将一个元件定义为主控元件，其它的元件均定义为被控元件。以内部集成电路总线为例，时钟由主控元件产生，数据的传输是双向的行为，有关内部集成电路总线更详细的信息可参见美国专利第4,689,740号以及内部集成电路总线规范第2.1版(I2C specification version 2.1，January 2000)。
按照内部集成电路总线规范，由于被控元件的传输速度可能过慢，以致无法配合主控元件所发出的时钟接收或传送数据，因此，被控元件可暂持被控元件所发出的时钟脉冲，将时钟保持在低电平(LOW)，以改变主控元件产生的时钟脉冲。虽然内部集成电路总线规范并未制定允许被控元件暂持时钟的合法延迟时间，但可能会发生有缺陷的被控元件暂持双线总线的时钟过久的现象，导致传输失败或数据损毁的情形，而使整个双线总线控制系统陷入未知的状态，导致必须重置整个双线总线控制系统。
根据现有技术，利用位冲击(bit bang)，通过快速转换数据脉冲以及时钟脉冲位，例如：传送一连串代表停止条件(STOP condition)的脉冲(以I2C规范为例：时钟线(SCL)保持高电平，数据线(SDA)从低电平变为高电平时为停止条件)，即有可能使时钟恢复正常。另外，业界还有提出在双线总线控制系统内增加一逻辑判断电路，分析并解决前述问题的方案。然而根据本发明的发明人上百次的测试实验，前者利用位冲击的方法并不能有效恢复时钟，而后者由于此类逻辑判断电路并非大量生产化的产品，因此增加逻辑判断电路的方法，不仅会增加制造成本还会使双线总线控制系统变得复杂，失去双线总线的单纯本质。
因此，如果能发展对时钟线具有释放功能的主控元件及释放方法，能有效轻易地释放时钟线，供双线总线所有设计者以及制造者使用，即能解决上述现有技术的缺点，并符合双线总线规范容易、简单的要求及其精神。
【发明内容】
本发明的主要目的在于提供对时钟线有释放功能的一双线总线主控元件、具有该主控元件的计算机系统及其释放方法。
为了实现上述目的，本发明提供一种主控元件，透过双线总线的时钟线与数据线与被控元件连接，其包括一数据端口、一时钟端口以及一输出端口。数据端口透过数据线传送并接收若干数据。时钟端口透过时钟线向被控元件传送一时钟。输出端口也与时钟线耦接。当双线总线的时钟被被控元件暂持超过一预定延迟时间时，输出端口透过时钟线向被控元件传送主控元件所产生的至少一时钟脉冲，用以释放时钟线。输出端口可为一通用输入输出(GPIO)端口。当被控元件接收一完整时钟时，输出端口便停止传送时钟脉冲。当输出端口每次传送主控元件产生的时钟脉冲后，主控元件可透过数据端口确认是否接收到一响应。该响应代表确认时钟线已被释放，接着，数据端口传送主控元件所产生的一停止脉冲至被控元件。
本发明还提供一种释放被被控元件暂持超过预定延迟时间的时钟线的方法，本发明方法包括下列步骤：
确认时钟是否被被控元件所暂持；以及
当时钟被被控元件暂持超过一预定延迟时间时，向被控元件传送主控元件所产生的至少一时钟脉冲。
在每次传送时钟脉冲的步骤后，本发明方法可更包括一确认是否接收到响应的步骤。如透过数据端口接收到响应，即确认时钟线已被释放。在确认接收到响应的步骤后，本发明方法可以还包括一向被控元件传送一停止脉冲的步骤。
依据本发明，无论被控元件暂持主控元件所产生时钟的原因为何，主控元件对时钟线均具有释放的功能及释放的方法。值得一提的是，本发明无须增加任何额外的硬件，即能实现主控元件的释放功能，即代表对利用此双线总线的装置而言，无须任何制造成本的增加。再者，相较于现有技术所提出的方案，本发明对时钟线的释放功能具有较高的可靠度。
为让本发明之上述和其它目的、特征、和优点能更明显易懂，配合所附图式，作详细说明如下：
【附图说明】
图1是依据本发明第一实施例的双线总线的简化方块图，双线总线的主控元件具有对时钟线的释放功能，以及其数据线与时钟线的脉冲图；
图2是依据本发明第二实施例的双线总线的简化方块图，其中主控元件的数据端口以及时钟端口均以通用输入输出端口实现，使该主控元件具有对时钟线的释放功能，以及其数据线与时钟线的脉冲图；
图3是透过双线总线进行内部交互通联的计算机系统的方块图，依据本发明该计算机系统的控制器能释放双线总线的时钟线；
图4是依据本发明的第一实施例释放一时钟线的方法流程图；以及
图5是依据本发明的第二实施例释放一时钟线的方法流程图。
【具体实施方式】
请参考图1，是依据本发明第一实施例的双线总线的简化方块图，以及其数据线300与时钟线200的脉冲图，其中双线总线的主控元件102具有对时钟线200的释放功能。在第一实施例中，被控元件106透过双线总线耦接到主控元件102。主控元件102包括一数据端口、一时钟端口以及一输出端口。一般而言，输出端口可以一通用输入输出(GPIO)端口来实现。数据端口透过数据线300将数据传送到被控元件106并接收来自被控元件106的数据。时钟端口透过时钟线200将主控元件102产生的时钟传送到被控元件106。图1所示的输出端口利用一连接线104与时钟线200耦接。
以内部集成电路总线为例：一完整数据传输的时钟包括9个时钟脉冲(位)。如果被控元件106因忙于执行某些功能，例如：执行内部中断程序或因外部装置正读取被控元件106内部的数据，而无法再接收或传送另一完整的数据及其时钟(9个时钟脉冲)，被控元件106便会使时钟保持低电平(LOW)，强迫主控元件102进入一等待状态。而主控元件102便无法再向被控元件106传送任何时钟脉冲。被控元件106会在其缓存器内(第1图中未显示)保存已传送的时钟脉冲(例如：5个时钟脉冲)。
根据内部集成电路总线规范，在被控元件106未收到待传的四个时钟脉冲(位)前，主控元件102将一直处于等待状态。一旦被控元件106收到待传的四个时钟脉冲(位)，便会释放时钟线200，准备好接收另一时钟的数据字节，才能继续传输数据。
一般而言，主控元件102无法知道本身已向被控元件106传输了多少个时钟脉冲。请参考图1所示的数据线300与时钟线200的脉冲图，在接收5个时钟脉冲以及对应的数据位后，由于某些原因，被控元件106便暂持时钟线200。本发明可以利用一定时器定义允许被控元件106暂持时钟一预定延迟时间。定时器可以一硬件电路、软件或轫体来实现。当被控元件106暂持时钟超过一预定延迟时间时，主控元件102便开始尝试释放被控元件106所暂持的时钟。
因此，一输出端口，例如一通用输入输出端口，用以开始透过时钟线200向被控元件106传送主控元件102产生的一个时钟脉冲。在通用输入输出端口传送该时钟脉冲后，主控元件102确认数据端口是否接收到一响应(acknowledgement)。如果接收到该响应，则确认时钟线200已被释放。如未接收到该响应，便通用输入输出端口持续每次向被控元件106传送1个时钟脉冲的动作，而通用输入输出端口每传送1个时钟脉冲后，主控元件102便确认数据端口是否接收到该响应。前述主控元件102传送、确认的程序将持续到数据端口接收到该响应，即确认时钟线200已被释放为止。在本实施例中，当通用输入输出端口向被控元件106传送4个时钟脉冲后，被控元件106的缓存器便获得到一完整的时钟，时钟线200便能被释放。即如前述：一完整数据传输的时钟包括9个时钟脉冲(位)。该响应为被控元件106所产生的一确认脉冲。确认时钟线200已被释放后，数据端口会向被控元件106传送主控元件102所产生的一停止脉冲。在内部集成电路总线规范中，此停止脉冲为主控元件102所产生的停止条件的脉冲。至此，便完成一完整的数据传输程序，开始下一个数据传输程序。
请参考图2，是本发明第二实施例的双线总线的简化方块图以及其数据线与时钟线的脉冲图，其中主控元件102的数据端口以及时钟端口均以通用输入输出端口实现，使该主控元件102具有对时钟线200的释放功能。与图1所示的第一实施例不同的是，主控元件102的第一输出端口(数据端口)以及第二输出端口(时钟端口)均为通用输入输出端口。因此主控元件102能知道本身已传送了多少个时钟脉冲。
同样地，以内部集成电路总线规范为例，请参考图2所示，数据线300与时钟线200所传输的一完整数据传输时钟，包括9个时钟脉冲(位)的脉冲图。在接收5个时钟脉冲以及对应的数据位后，也由于某些原因，被控元件106暂持时钟线200。本实施例仍会定义允许被控元件106暂持时钟的一预定延迟时间。当被控元件106暂持时钟超过一预定延迟时间时，主控元件102便开始尝试释放被控元件106所暂持的时钟。因此，利用第二输出端口(时钟端口)，根据内部集成电路总线规范，向被控元件106传送主控元件102所产生的4个待传的时钟脉冲。接着，在第二输出端口传送待传的时钟脉冲后，主控元件102确认第一输出端口(数据端口)是否接收到一响应。
接收到该响应后，则确认时钟线200已被释放。如未接收到该响应，可再次传送待传的时钟脉冲，尝试释放时钟线200。在本实施例中，确认时钟线200已被释放后，第一输出端口(数据端口)会向被控元件106传送主控元件102所产生的一停止脉冲。在内部集成电路总线规范中，此停止脉冲为主控元件102所产生的停止条件的脉冲。至此，便完成一完整的数据传输程序，开始下一个数据传输程序。
请参考图3，是透过双线总线进行内部交互通联的计算机系统的方块图，本发明计算机系统的控制器302能释放双线总线的时钟线。该计算机系统，例如是一智能平台管理接口服务器(IPMI server)，可主要包括一控制器(例如：一基板管理控制器BMC)302、一非挥发性内存304、一电压监控装置306以及一传感器控制装置310。控制器302为主控元件，非挥发性内存304、电压监控装置306以及传感器控制装置310为被控元件。电压监控装置306用以监控计算机系统装置306-1、306-2、306-3的电压，例如：中央处理器电压、不断电系统电压等。传感器控制装置310用以监控计算机系统元件310-1、310-2、310-3，例如：风扇速度、中央处理器温度、硬盘温度等。控制器302包括一数据端口、一时钟端口以及一通用输入输出(GPIO)端口。数据端口透过数据线300向被控元件304、306、310传送数据并从被控元件304、306、310接收数据。时钟端口透过时钟线200向被控元件304、306、310传送控制器302产生的时钟，为其提供时钟。如图3所示的输出端口(例如：一通用输入输出端口)利用一连接线104与时钟线200耦接。如同图1所示的第一实施例中所述，控制器302能释放被被控元件304、306、310任一个所暂持的时钟。
请参考图4，是依据本发明第一实施例释放一时钟线的方法流程图。为完成本发明的目的，本发明的释放方法包括下列步骤：
步骤410，确认一时钟是否被一被控元件所暂持超过一预定延迟时间时；如果是，进行步骤420；如果否，持续进行步骤410；
步骤420，向被控元件传送一时钟脉冲；
步骤430，确认时钟是否仍被被控元件所暂持(未接收到响应)；如果是，回到步骤420；如果否，进行步骤440；以及
步骤440，向被控元件传送一停止脉冲。
请参考图5，是依据本发明第二实施例释放一时钟线的方法流程图。为完成本发明的目的，本发明的释放方法包括下列步骤：
步骤510，计算已传送的时钟脉冲数目；
步骤520，确认一时钟是否被一被控元件所暂持超过一预定延迟时间时；如果是，进行步骤530；如果否，持续进行步骤520；
步骤530，向被控元件传送待传的时钟脉冲；
步骤540，确认时钟是否仍被被控元件所暂持(未接收到响应)；如果是，回到步骤530；如果否，进行步骤550；以及
步骤550，向被控元件传送一停止脉冲。
虽然在本发明的实施例中以内部集成电路总线(I2C)规范为例，但并非以内部集成电路总线规范为本发明的实施限定范围。本发明也适用于其它双线总线，如嵌入式系统设计(CAN-Bus)以及系统管理总线(SMBus)等。本发明具有释放一对时钟线功能的主控元件、计算机系统及释放方法，能有效轻易地释放时钟线，并且符合双线总线规范容易、简单的要求及其精神。

Claims (19)

1、一种主控元件，透过一具有一时钟线以及一数据线的双线总线与一被控元件连接，其特征在于：该主控元件包括：一数据端口、一时钟端口以及一输出端口，其中该数据端口透过该数据线传送并接收若干数据，该时钟端口透过该时钟线向该被控元件传送一时钟，该输出端口与该时钟线耦接，向该被控元件传送该主控元件所产生的至少一时钟脉冲，以使该被控元件释放该时钟线。
2、如权利要求1所述的主控元件，其特征在于：当该被控元件接收一完整时钟时，该输出端口停止传送该时钟脉冲。
3、如权利要求1所述的主控元件，其特征在于：该输出端口每次传送该时钟脉冲后，确认是否接收到一响应，以确认该时钟线已被释放。
4、如权利要求1所述的主控元件，其特征在于：确认该时钟线已被释放后，该数据端口传送该主控元件所产生的一停止脉冲。
5、一种主控元件，透过一具有一时钟线以及一数据线的双线总线与一被控元件连接，其特征在于：该主控元件包括：一第一输出端口以及一第二输出端口，其中该第一输出端口透过该数据线传送并接收若干数据，当该时钟被该被控元件暂持超过一预定延迟时间时，根据该双线总线的规格，该第二输出端口将向该被控元件传送待传的至少一时钟脉冲。
6、如权利要求5所述的主控元件，其特征在于：当该被控元件接收一完整时钟时，该第二输出端口停止传送该时钟脉冲。
7、如权利要求5所述的主控元件，其特征在于：在该第二输出端口传送该时钟脉冲后，确认是否接收到一响应，以确认该时钟线已被释放。
8、如权利要求5所述的主控元件，其特征在于：确认该时钟线已被释放后，该第一输出端口传送该主控元件所产生的一停止脉冲。
9、一种计算机系统，能透过一具有一时钟线以及一数据线的双线总线进行内部的交互连接，该计算机系统包括：至少一被控元件以及一控制器，其中该至少一被控元件与该双线总线耦接，该控制器透过该双线总线与该被控元件耦接，其特征在于：该控制器包括：一数据端口、一时钟端口以及一输出端口，其中该数据端口透过该数据线传送并接收若干数据，该时钟端口透过该时钟线向该被控元件传送一时钟，该输出端口与该时钟线耦接，当该时钟被该被控元件暂持超过一预定延迟时间时，该输出端口向该被控元件传送该控制器所产生的至少一时钟脉冲。
10、如权利要求9所述的计算机系统，其特征在于：当该被控元件接收一完整时钟时，该输出端口停止传送该时钟脉冲。
11、如权利要求9所述的计算机系统，其特征在于：在该输出端口每次传送该时钟脉冲后，该控制器确认是否接收到一响应，以确认该时钟线已被释放。
12、如权利要求9所述的计算机系统，其特征在于：确认该时钟线已被释放后，该数据端口传送该主控元件所产生的一停止脉冲。
13、一种释放一双线总线的一时钟线的方法，其特征在于：该方法包括下列步骤：
确认一时钟是否被一被控元件所暂持；以及
当该时钟被该被控元件暂持超过一预定延迟时间时，向该被控元件传送一主控元件所产生的至少一时钟脉冲。
14、如权利要求13所述的方法，其特征在于：在每次传送该时钟脉冲的步骤后，还包括一确认是否接收到一响应，以确认该时钟线已被释放的步骤。
15、如权利要求14所述的方法，其特征在于：在确认是否接收到该响应的步骤后，还包括一向该被控元件传送一停止脉冲的步骤。
16、如权利要求13所述的方法，其特征在于：在确认步骤前，还包括一计算已传送的时钟脉冲的步骤。
17、如权利要求16所述的方法，其特征在于：传送该时钟脉冲的步骤遵照该双线总线的规格，根据计算已传送的时钟脉冲的一结果，传送待传的时钟脉冲。
18、如权利要求17所述的方法，其特征在于：在传送待传的时钟脉冲的步骤后，还包括一确认是否接收到一响应的步骤，以确认该时钟线已被释放。
19、如权利要求18所述的方法，其特征在于：在传送待传的时钟脉冲的步骤后，还包括一向该被控元件传送一停止脉冲的步骤。
CNA2008100832799A 2007-03-29 2008-03-03 可释放时钟线的双线总线主控元件、计算机系统及释放方法 Pending CN101276321A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/693,176 US20080244129A1 (en) 2007-03-29 2007-03-29 Master device of two-wire bus providing release function for clock line and method thereof
US11/693,176 2007-03-29

Publications (1)

Publication Number Publication Date
CN101276321A true CN101276321A (zh) 2008-10-01

Family

ID=39796262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100832799A Pending CN101276321A (zh) 2007-03-29 2008-03-03 可释放时钟线的双线总线主控元件、计算机系统及释放方法

Country Status (3)

Country Link
US (1) US20080244129A1 (zh)
CN (1) CN101276321A (zh)
TW (1) TW200839529A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110799956A (zh) * 2017-06-27 2020-02-14 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7966438B2 (en) * 2007-09-27 2011-06-21 Honeywell International Inc. Two-wire communications bus system
TW201418933A (zh) 2012-11-13 2014-05-16 Accton Technology Corp 時脈訊號之控制裝置及控制方法
US10338838B2 (en) 2017-03-24 2019-07-02 Samsung Electronics Co., Ltd. Multi-mode NVMe over fabrics device for supporting CAN (controller area network) bus or SMBus interface
US11354266B2 (en) * 2020-08-19 2022-06-07 Qualcomm Incorporated Hang correction in a power management interface bus
CN113890781B (zh) * 2021-09-23 2023-05-23 河北汇金集团股份有限公司 基于定时器扩展的通信方法、系统及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819051A (en) * 1995-12-29 1998-10-06 Compaq Computer Corporation Low speed serial bus protocol and circuitry
US6629172B1 (en) * 1998-12-14 2003-09-30 Micron Technology, Inc. Multi-chip addressing for the I2C bus
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
US7287208B2 (en) * 2003-12-15 2007-10-23 Finisar Corporation Two-wire interface having embedded per frame reliability information
US20050268142A1 (en) * 2004-04-12 2005-12-01 Ramesh Saripalli Pipelined clock stretching circuitry and method for I2C logic system
US7430259B2 (en) * 2004-04-19 2008-09-30 Intersil Americas Inc. Two-wire chip-to-chip interface
US8432142B2 (en) * 2006-01-17 2013-04-30 Broadcom Corporation Power over ethernet controller integrated circuit architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110799956A (zh) * 2017-06-27 2020-02-14 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备
CN110799956B (zh) * 2017-06-27 2023-11-17 高通股份有限公司 具有多个主数据通道的高带宽soundwire主控设备

Also Published As

Publication number Publication date
TW200839529A (en) 2008-10-01
US20080244129A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US4961140A (en) Apparatus and method for extending a parallel synchronous data and message bus
US7260749B2 (en) Hot plug interfaces and failure handling
US8700835B2 (en) Computer system and abnormality detection circuit
CN101276321A (zh) 可释放时钟线的双线总线主控元件、计算机系统及释放方法
CN111427831B (zh) 一种基于电源管理总线协议的接口实现方法
US8386908B2 (en) Data transmission methods and universal serial bus host controllers utilizing the same
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
CZ290956B6 (cs) Počítačový systém
US20180157553A1 (en) System interconnect and system on chip having the same
EP1376356A1 (en) Error reporting network in multiprocessor computer
CN101208682B (zh) 具有锁存服务请求的从设备
CN115017076A (zh) 通用串行总线中继器/重定时器中节省电力的方法和装置
CN107291641B (zh) 用于计算单元的存储器直接访问控制装置及其运行方法
CN114730283A (zh) 以锁步方式操作的监测处理器
CN105335328A (zh) 一种背板i2c总线死锁的消除方法、系统及电子设备
CN109582634B (zh) 总线系统
CN111737183A (zh) 一种服务器及一种i2c总线的通信故障处理方法和系统
NZ519577A (en) Fault tolerant virtual VMEbus backplane design between two independently capable VMEbuses
CN111522757A (zh) 一种基于i2c总线的中断读取与清除的控制方法
CN101645057B (zh) 一种防止cpu局域总线挂死的方法及装置
US6968406B2 (en) System and method for arbitrating access between common access requests on a bus
CN101449252B (zh) 通信组件以及用于双向数据传输的方法
CN113282231B (zh) 存储装置以及相关闪存控制器
JP2003124947A (ja) シリアル通信方式によるデージーチェーン・データ入出力システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001