CN101262457A

CN101262457A - 一种具有数字预失真技术的时分双工线性功放模块

Info

Publication number: CN101262457A
Application number: CNA2007101302738A
Authority: CN
Inventors: 华海宁; 文耀彤; 王长明; 包永学
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-03-07
Filing date: 2007-07-17
Publication date: 2008-09-10
Anticipated expiration: 2027-07-17
Also published as: CN101262457B

Abstract

本发明公开了一种具有数字预失真技术的时分双工线性功放模块，包括数据处理单元、DAC单元、第一混频器单元，第二混频器单元、耦合单元、ADC单元，还包括环形器，用于实现输入和输出信号隔离；低噪放单元，低噪放单元，用于接收环形器的输入信号，对输入信号低噪放大后，再发送给射频切换开关；射频切换开关，用于时分接收耦合单元反馈信号和环形器的上行射频信号，发送给第二混频器单元；所述数据处理单元还用于实现DPD技术的误差比较以及预失真数据处理。本发明根据TDD时分特点，将DPD所需的发射信号误差比较回路利用TDD接收回路来实现，即将接收回路和误差比较回路合二为一，本发明结构简单、实用、节省空间、成本较低。

Description

一种具有数字预失真技术的时分双工线性功放模块

技术领域

本发明涉及无线通信领域，尤其涉及一种具有数字预失真技术的时分双工线性功放模块。

背景技术

随着3G通讯技术的发展，为了降低CAPEX(运营商投资)和OPEX(运营性支出)，功放效率的提高越来越成为运营商关注的焦点。对通讯设备制造商而言，高效率成为产品竞争的重要因素。因此近年来，在无线通信技术领域中，提高线性功放效率已经成为最具吸引力、最前沿的技术之一，而DPD(数字预失真)技术正是实现这个目标的强有力方法。

预失真技术，就是通过一个预失真元件来和功放元件级联，用以补偿功率放大器的非线性失真，使级联后的系统线性改善。预失真技术分为RF(射频)模拟预失真和DPD(数字预失真)两种基本类型。模拟预失真具有电路结构简单、成本低、易于高频、宽带应用等优点，缺点是频谱再生分量改善较少、高阶频谱分量抵消较困难。数字基带预失真技术由于工作频率低，可以用数字电路实现，适应性强，而且可以通过增加采样频率和增大量化阶数的办法来抵消高阶互调失真，效率改善一般可以达到19％以上，是一种很有发展前途的方法，若广泛应用于3G通讯技术中会获得很好的效果。

公开号为CN1790921，名称为《(基站的线性化装置和方法》的中国专利申请提出了一种线性化装置，其包括：数字收发器(DTRA)组件单元，其接收来自基站的上行信道插件的信号，执行信号的滤波，预失真和RF处理；功率放大器，其放大DTRA的输出；以及数字预失真(DPD)单元，其连接功率放大器的输出，并根据主增益，主相位和主延时，基于逆FFTFIR滤波器估计执行预失真。但由于DPD技术是目前非常前沿领先的一项技术，因此在目前专利中，均没有实现DPD技术和TDD系统结合、提高功放效率的方案。

发明内容

本发明要解决的技术问题就是提供一种具有数字预失真技术的时分双工线性功放模块，能够有效提高TDD无线通信系统功放效率。

为了解决上述技术问题，本发明提供一种具有数字预失真技术的时分双工线性功放模块，包括数据处理单元、数模转换器DAC单元、第一混频器单元，第二混频器单元、耦合单元、模数转换器ADC单元，数据处理单元对数字信号进行处理后，经DAC单元做数模转换，将信号转换成中频信号，再由第一混频器单元将中频信号转换成射频信号，经耦合单元输出，同时耦合单元还将输出信号经第二混频器单元转换成中频信号后，再经模数转换器ADC单元转换成数字信号，反馈回数据处理单元进行处理；

还包括：

环形器，用于实现输入和输出信号隔离，接收耦合单元的输出信号，发送出去；并接收射频输入信号，发送给低噪放单元；

低噪放单元，用于接收环形器的输入信号，对输入信号低噪放大后，再发送给射频切换开关；

射频切换开关，用于时分接收耦合单元反馈信号和环形器的上行射频信号，发送给第二混频器单元；

所述数据处理单元还用于实现DPD技术的误差比较以及预失真数据处理。

进一步地，所述数据处理单元为现场可编程门阵列FPGA单元或数字信号处理DSP单元或DPD芯片单元。

进一步地，在DAC单元和第一混频器单元之间，还包括第一信号放大器单元，用于将DAC单元输出的中频信号线性放大，发送给第一混频器单元。

进一步地，在第一混频器单元和耦合单元之间，还包括第二信号放大器单元，用于将第一混频器单元射频信号线性放大，发送给耦合单元。

进一步地，在第二混频器单元和模数转换器ADC单元之间，还包括第三信号放大器单元，用于将第二混频器单元输出的中频信号线性放大，发送给ADC单元。

进一步地，在第一混频器单元和第二混频器单元之间，还包括射频本振时钟单元，用于提供发射信号上变频以及接收信号下变频所需的本地振荡信号。

本发明结构简单、实用、节省空间、成本较低，充分利用了TDD射频单元中现有的功放和低噪放回路，不增加系统的硬件和复杂度，同时又不影响TDD系统工作，通过射频开关的切换最终实现了用DPD技术提高线性功放效率，本发明所用的方法是TDD功放效率提高的一种行之有效的解决办法。

附图说明

图1是现有方法的DPD技术原理框图；

图2是本发明实施例的电路原理框图。

具体实施方式

本发明根据TDD时分特点，将DPD所需的发射信号误差比较回路利用TDD接收回路来实现，即将接收回路和误差比较回路合二为一。增加了类似单刀双掷的射频开关，通过控制开关的切换，让低噪放信号和功率反馈信号分时接收进入，接收回路在TDD系统的接收时隙时，用于低噪放信号，在发送时隙时用于功率反馈信号，从而使得TDD的接收回路既是低噪放信号通道，又是DPD的反馈回路，最终产生了具有DPD技术的TDD功放模块。

下面结合附图对技术方案的实施作进一步的详细描述：

图1中所示是现有方法的DPD技术原理框图。该电路包括：含有算法和控制实现的数据处理单元101，用于数字基带信号转换成射频信号的数模转换器DAC单元102，第一混频器单元103，第二混频器单元108，用于实现射频信号线性放大的信号放大PA单元104，耦合单元105，实现将耦合的输出射频信号转换成数字信号的模数转换器ADC单元106，将反馈信号和基带解码数据做计算比较的计算比较单元107。

针对图1，其工作过程是：数据处理单元101输出信号经过DAC单元102和第一混频器单元103后，被PA单元104进行线性放大，PA单元104的输出信号被耦合单元105得到后，经过第二混频器单元108和ADC单元106转换，通过计算比较单元107对功率信号失真信号和其基带输入信号误差进行估计比较，最后使用数据处理单元101进行预失真处理，形成一个完整的反馈环路，从而得到一个与功放相反的非线性特性。在理想情况下，通过数据处理单元101输出的误差信号与PA单元104的输出误差信号叠加，抵消掉PA单元104的非线性失真，同时也实现了效率的较大提高。

而本发明方法在于充分使用现有的TDD电路，结合DPD技术，实现高线性功放效率的电路结构。

如图2所示，本实施例的电路包括：

数据处理单元201，用于实现DPD技术的误差比较以及预失真数据处理，然后将数字信号发送给数模转换器DAC单元202，可以使用现场可编程门阵列FPGA单元、数字信号处理DSP单元或者DPD芯片单元实现；

数模转换器DAC单元202，用于接收数字信号并转换成中频信号，发送给第一信号放大器单元203；

第一信号放大器单元203，用于将接收到的中频信号线性放大，发送给第一混频器单元204；

第一混频器单元204，用于接收第一信号放大器单元203的中频信号，转换成射频信号，发送给射频功放单元205；

第二信号放大器单元205，用于对接收到射频信号进行线性放大，发送给耦合单元206；

耦合单元206，用于将接收到的第二信号放大器单元205的信号发送给环形器207，同时将反馈信号发送给射频切换开关210；

环形器207，用于实现输入和输出信号隔离，输出的射频信号经过环形器207输出至天线208；天线208接收的空间射频输入信号通过环形器207发送给低噪放单元209；

天线208，用于将接收到的输出信号通过无线发送出去，并接收空间射频输入信号，发送给环形器207；

低噪放单元209，用于接收环形器207的输入信号，对输入信号低噪放大后，发送给射频切换开关210；

射频切换开关210，用于时分接收耦合单元206反馈信号和低噪放单元209的上行低噪放射频信号，发送给第二混频器单元214；

射频本振时钟单元211，提供发射信号上变频以及接收信号下变频所需的本地振荡信号；

第二混频器单元214，用于接收射频切换开关210的输出信号，将射频信号转换成中频信号，发送给第三信号放大器单元213；

第三信号放大器单元213，用于对接收到射频信号进行线性放大，发送给模数转换器ADC单元212；

模数转换器ADC单元212，用于接收到射频信号转换成数字信号，发送给数据处理单元201。

其中，第一信号放大器单元203、第二信号放大器单元205、第三信号放大器单元213以及射频本振时钟单元211、天线208并不是本发明必须的单元。

参见图2，按照TDD技术分成下行功放和上行低噪放两个回路，其工作过程是：基带解码信号经过数据处理单元201运算处理后，经过DAC单元202做数模转换，然后依次经过第一信号放大器单元203和第一混频器单元204后，由第二信号放大器单元205放大输出，此时输出的射频信号一方面经过环形器207输出至天线208，另一方面经过耦合单元206反馈到射频切换开关210。在上行低噪放回路，天线208接收的空间射频信号通过环形器207分离出来后，经过低噪放单元209放大输出，也接到射频切换开关210的输入上，射频切换开关210的输出经过第二混频器单元214，第三信号放大器单元213，最后经过ADC单元212后进入到数据处理单元201进行数据处理。其中功放耦合输出信号和低噪放输入信号通过一个射频切换开关210进行了隔离，利用TDD中的时分双工特性，分时控制射频切换开关210后，就能把信号都经过相同通道，即经过第二混频器单元214，第二信号放大器单元213，ADC单元212后进入数据处理单元201处理。

对比图1和图2，可以发现，相同之处是都具有下行功放、反馈回路和数据处理等相关单元，不同的地方就是本发明涉及的方法增加了上行低噪放电路、隔离器和射频切换开关，下行低噪放射频信号和功率采集的反馈信号共用一条回路，通过切换开关进行时分转换，这样就不但实现了TDD所要求的收发功能，同时增加了DPD技术。也就是说，通过本文的方法，增加切换开关后，利用现在TDD系统的功率检测链路就可以实现DPD所需要的反馈环路，并且充分利用现有的DSP或FPGA处理单元能力，不需增加额外的数字硬件电路，仅是算法上增加DPD所需的计算软件，这样最终实现了DPD在TDD系统中的应用。这样的好处是电路功能复用，模块硬件成本增加很小，同时对可靠性也没有影响，主要增加的内容是单板数据处理单元的软件工作，最终充分的利用现有硬件实现了模块功率的提高。

Claims

1. 一种具有数字预失真技术的时分双工线性功放模块，包括数据处理单元、数模转换器DAC单元、第一混频器单元，第二混频器单元、耦合单元、模数转换器ADC单元，数据处理单元对数字信号进行处理后，经DAC单元做数模转换，将信号转换成中频信号，再由第一混频器单元将中频信号转换成射频信号，经耦合单元输出，同时耦合单元还将输出信号经第二混频器单元转换成中频信号后，再经模数转换器ADC单元转换成数字信号，反馈回数据处理单元进行处理；

其特征在于，还包括：

2. 根据权利要求1所述的模块，其特征在于，所述数据处理单元为现场可编程门阵列FPGA单元或数字信号处理DSP单元或DPD芯片单元。

3. 根据权利要求1所述的模块，其特征在于，在DAC单元和第一混频器单元之间，还包括第一信号放大器单元，用于将DAC单元输出的中频信号线性放大，发送给第一混频器单元。

4. 根据权利要求1或3所述的模块，其特征在于，在第一混频器单元和耦合单元之间，还包括第二信号放大器单元，用于将第一混频器单元射频信号线性放大，发送给耦合单元。

5. 根据权利要求1或3所述的模块，其特征在于，在第二混频器单元和模数转换器ADC单元之间，还包括第三信号放大器单元，用于将第二混频器单元输出的中频信号线性放大，发送给ADC单元。

6. 根据权利要求1所述的模块，其特征在于，

在DAC单元和第一混频器单元之间，还包括第一信号放大器单元，用于将DAC单元输出的中频信号线性放大，发送给第一混频器单元；

在第一混频器单元和耦合单元之间，还包括第二信号放大器单元，用于将第一混频器单元射频信号线性放大，发送给耦合单元；

在第二混频器单元和模数转换器ADC单元之间，还包括第三信号放大器单元，用于将第二混频器单元输出的中频信号线性放大，发送给ADC单元。

7. 根据权利要求1或6所述的模块，其特征在于，在第一混频器单元和第二混频器单元之间，还包括射频本振时钟单元，用于提供发射信号上变频以及接收信号下变频所需的本地振荡信号。