CN101252101A - 采用曝光场拼接技术制作超大功率智能器件的方法 - Google Patents
采用曝光场拼接技术制作超大功率智能器件的方法 Download PDFInfo
- Publication number
- CN101252101A CN101252101A CNA2008100563538A CN200810056353A CN101252101A CN 101252101 A CN101252101 A CN 101252101A CN A2008100563538 A CNA2008100563538 A CN A2008100563538A CN 200810056353 A CN200810056353 A CN 200810056353A CN 101252101 A CN101252101 A CN 101252101A
- Authority
- CN
- China
- Prior art keywords
- high power
- ultra
- power device
- device unit
- intelligent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了属于集成电路器件制造技术范围，特别涉及一种采用曝光场拼接技术制造超大功率智能器件的方法。对由N个完全相同的功率器件单元并联，且含控制电路所构成的超大功率智能器件，在工艺制造时，这N个完全相同的功率器件单元或控制电路，其间不设划片槽，采用步进式曝光方式进行曝光，曝光场相互拼接。在一个大面积的衬底硅圆片上将同时制作出多个超大功率智能器件，在相邻超大功率智能器件间设置划片槽，以利于将来的划片封装。本发明充分利用步进式曝光场拼接技术，实现在大面积衬底硅圆片上拼接式地集成各种不同的电路模块，是非常有利于智能化超大功率电力电子器件制造的技术方法。
Description
技术领域
本发明属于集成电路器件制造技术范围，特别涉及一种采用曝光场拼接技术制造超大功率智能器件的方法。
背景技术
当前电力电子器件的发展方向，包括了更大功率器件，智能化超大功率器件，以及利用模块化技术制造超大容量功率模块等。
提高器件输出功率，始终是功率器件的重要目标选项，而功率不断提高通常意味着单个器件的面积尺寸将不断增加。在另一方面，由于对功率器件的性能指标不断提出更高的要求，加工制造功率器件的工艺技术也在不断地升级换代，当前能够得到较好曝光质量因而器件质量能够得到更好地保障的光刻方式，为步进式或者扫描步进式的曝光。但是基于步进方式的曝光，光刻机的曝光场面积是有限的，如果技术上不采取特殊的措施，将无法制造出面积尺寸大于曝光场的超大功率的器件来。
图1中显示了在衬底硅圆片1上分布超大功率器件2的图形。当前衬底硅圆片的尺寸已经达到了300mm(直径)。超大功率器件是由若干个功率器件单元3集成的，由于功率器件单元3的最大面积由曝光场决定，一般来说是远小于衬底硅圆片面积的，因此一个衬底硅圆片上可以容纳、制作成百上千的功率器件单元3。具体的制作方式是，光刻机的硅片片台带着衬底硅圆片移动到某一曝光场位置，执行该处功率器件单元的曝光；然后硅片台执行步进，即带着衬底硅圆片移动到下一个曝光场位置处，进行下一次的曝光；如此重复直至曝光图形覆盖满衬底硅圆片的所有可用面积。这样的曝光方式，就称作是步进式曝光。在超大功率器件之间的间隔称作是划片槽4，将来在封装阶段，用划片刀具沿划片槽将一个个超大功率器件切割下来，分别封装得到一个个超大功率器件的芯片产品。
当功率器件单元的尺寸大于曝光场时，是无法制作的。以一个典型的VDMOS(纵向扩散MOS场效应晶体管)功率器件为例，当电流容量达到150安培左右时，器件的尺寸约为15mm×15mm。这样，如果要求器件达到1000安培及以上时，器件的面积将大大超过当前可用的最大的光刻机曝光面积(为30mm×30mm)。为了有效地利用高性能的步进式光刻机制造超大功率器件，本发明提出通过合理的版图设计和采用曝光场拼接的技术来解决曝光场面积不够的问题，实现大面积、大功率器件的制作。
发明内容
本发明的目的是提供一种采用合理版图设计和曝光场拼接技术，解决制作超大功率器件时曝光场面积不够的一种采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，所述超大功率智能器件由N个完全相同的功率器件单元并联构成，并在片集成控制电路，从而实现超大功率器件的智能化。在工艺制造时，将N个完全相同的功率器件单元和一个控制电路合成为一组，组内的各功率器件单元间不设划片槽，采用步进式曝光方式进行曝光场的相互拼接，拼接后，最终构成一个超大功率智能器件；如果衬底硅圆片上能够容纳多个超大功率智能器件时，在一个衬底硅圆片上将同时制作出多个超大功率智能器件，在相邻超大功率智能器件间设置划片槽，以利于将来的划片封装。
所述超大功率智能器件，其功率器件单元的面积尺寸小于曝光场面积，但是超大功率智能器件由若干单元构成，因此总面积将超过曝光场面积很多，因此采用步进式曝光，一次曝光一个功率器件单元，对多次曝光得到的多个功率器件的单元实行拼接，从而完成超大功率智能器件的曝光。
所述曝光拼接是指制版时，只制作功率器件单元的单个版图图形，将功率器件单元中必要的保护环等置于功率器件单元的外圈；必要的电学连接线一直延伸到功率器件单元版图的最边缘处。如果针对功率器件单元进行一次曝光，然后片台步进，移动的距离精确等于或略小于功率器件单元的尺度，执行第二次曝光，将两个功率器件单元的图形实际地拼接在一处，如此重复，可构成超大功率器件的部分；其他控制电路部分也是采用同样的方式，进行电路图形的拼接，最终得到一个超大功率智能器件；在一个衬底硅圆片上将制作出多个超大功率智能器件和在超大功率智能器件间设置的划片槽。
所述超大功率智能器件之间设置划片槽，如果划片槽部分存在有效的图形，则按上述的拼接方式制作；如果划片槽部分没有有效的图形，则光刻机在完成上超大功率智能器件图形的曝光后，选择较大的步进移动距离，越过划片槽部分，进行下一个超大功率智能器件图形的曝光。
本发明的有益效果是充分利用曝光场拼接技术，可以在步进式光刻技术的条件下，通过合理的电路版图设计和曝光图形拼接，实现超曝光场面积器件的制作，以及在片拼接式地集成各种不同的电路模块，是能够实现智能化超大功率电力电子器件制造的工艺技术方法。
附图说明
图1是功率器件芯片摆放在衬底硅圆片上的位置的示意图。
图2是用器件单元相互拼接，构成超大功率、智能化电力电子器件的示意图。
图3是功率器件单元拼接的细节示意图。
图中：1.是衬底圆片；2.是集成电路或者器件芯片；3.是用于拼接，来构成超大功率器件的功率器件单元；4.是超大功率器件之间的划片槽；5.示意了拼接后，互相连接金属连线；6.是单元功率器件外围的保护环结构。
具体实施方式
本发明提供一种在步进式光刻技术条件下，通过合理的版图设计和曝光场拼接技术，实现大面积、超大功率器件制作的一种采用曝光场拼接技术制造超大功率智能器件的方法。具体的实施过程，举例说明如下：
1)对功率器件单元进行版图设计和制版
在衬底硅圆片1上布置多个超大功率智能器件2(如图2所示)，一个超大功率智能器件2由N个完全相同的功率器件单元3并联构成，并可集成一个控制电路，以实现超大功率器件的智能化。在工艺制造时，对于功率器件单元3图形结构进行合理的设计，以形成到其他单元的良好的过渡，将N个完全相同的功率器件单元3和一个控制电路合成为一个超大功率智能器件2，超大功率智能器件2内的各功率器件单元3间不设划片槽4，功率器件单元3必要的保护环6置于功率器件单元的外圈，而必要的电学连接线5等可一直延伸到功率器件单元3版图的最边缘处(如图3所示)，保证功率器件单元3之间的连接需要；功率器件单元3的面积小于曝光场，采用步进式曝光方式进行曝光场的相互拼接，拼接后，最终构成一个超大功率智能器件2；如果衬底硅圆片1上能够容纳多个超大功率智能器件2时，在一个衬底硅圆片1上将同时制作出多个超大功率智能器件2，在相邻超大功率智能器件2间设置划片槽4，以利于将来的划片封装；
2)超大功率智能器件2按其流程进行制造，除光刻工艺外其他工艺均按常规进行，对于光刻的步骤，根据超大功率智能器件2的总导通电流设计要求，分别曝光各功率器件单元3，并且在各次曝光时，步进的尺寸选择精确等于或小于功率器件单元3的尺寸，从而实现由较小面积的功率器件单元3拼接起来合并构成较大面积的超大功率智能器件2；
3)在衬底硅圆片1面积能够容纳多个大面积的超大功率智能器件2的情况下，按与上述步骤2)的同样的方式，进行其他超大功率智能器件2的曝光，对于不同的超大功率智能器件2，在各超大功率智能器件2之间制作划片槽4。如果划片槽部分存在有效的图形，则按与上述步骤2)的同样的方式拼接制作；如果划片槽部分没有有效的图形，则光刻机在完成上一个超大功率智能器件图形的曝光后，选择较大的步进移动距离，越过划片槽部分，进行下一个超大功率智能器件的功率器件单元3的曝光。
4)对步骤1)中超大功率智能器件2集成的一个控制电路，可根据超大功率智能器件的工作模式的控制要求，设计在片的控制集成电路，并且制版。
5)在片控制电路的制作，则按与上述步骤2)的同样的方式拼接制作；进行图形拼接制作，插入到各功率器件单元之中，从而最终制造出智能化的超大功率器件。
上述功率器件单元为晶闸管，可关断型晶闸管，巨型晶体管(GTR)，功率场效应晶体管，VDMOS，或IGBT。
上述控制电路，对于组成最终的超大功率器件的各功率器件单元，是可寻址的。在可寻址到某个功率器件单元的前提下，智能化的控制模式，在器件测试的阶段，为逐个地选择功率器件的单元进行与功率器件相关的测试；在器件的使用阶段，可进行全体功率器件单元都参与的全功率输出，或者关闭某些器件单元的非全功率输出；非全功率输出的工作模式，又包含了不同功率器件单元间轮转式的导通工作模式，和逐渐增加导通器件单元的个数的慢开启工作模式
本发明充分利用曝光场拼接技术，可以在步进式光刻技术的条件下，实现超曝光场面积器件的制作，以及在片、拼接式地集成各种不同的电路模块，是非常有利于智能化超大功率电力电子器件制造的工艺技术方法。
Claims (6)
1.一种采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，所述超大功率智能器件由N个完全相同的功率器件单元并联构成，并可按同样方式集成控制电路，从而实现超大功率器件的智能化。在工艺制造时，将N个完全相同的功率器件单元和控制电路集成在一起；各功率器件单元间不设划片槽，采用步进式曝光方式进行曝光，曝光场相互拼接；拼接后，最终构成一个超大功率智能器件，如果衬底硅圆片上能够容纳多个超大功率智能器件时，在一个衬底硅圆片上将同时制作出多个超大功率智能器件，在多个超大功率智能器件间设置划片槽，以利于将来的划片封装。
2.根据权利要求1所述采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，具体实现步骤如下：
1)对功率器件单元进行版图设计和制版
在衬底硅圆片(1)上布置多个超大功率智能器件(2)，一个智能超大功率器件(2)由N个完全相同的功率器件单元(3)并联构成，并可按同样方式集成控制电路，从而实现超大功率器件的智能化；在工艺制造时，对于功率器件单元(3)图形结构进行合理的设计，以形成到其他单元的良好的过渡，将N个完全相同的功率器件单元(3)和控制电路合成为一个超大功率智能器件(2)，超大功率智能器件(2)内的各器件单元(3)间不设划片槽(4)；功率器件单元(3)必要的保护环(6)置于功率器件单元的外圈，必要的电学连接线(5)等一直延伸到功率器件单元(3)版图的最边缘处，保证功率器件单元(3)之间的连接需要；功率器件单元(3)的面积小于曝光场，采用步进式曝光方式进行曝光，曝光场的相互拼接后，最终构成一个超大功率智能器件(2)，如果衬底硅圆片(1)上能够容纳多个超大功率智能器件(2)，在一个衬底硅圆片(1)上将同时制作出多个超大功率智能器件(2)，在相邻超大功率智能器件(2)间设置划片槽(4)，以利于将来的划片封装；
2)超大功率智能器件(2)按其流程进行制造，除光刻工艺外其他工艺均按常规进行，对于光刻的步骤，根据超大功率智能器件(2)的总导通电流设计要求，分别曝光各功率器件单元(3)，并且在各次曝光时，步进的尺寸选择精确等于或小于功率器件单元(3)的尺寸，从而实现由较小面积的功率器件单元(3)拼接起来合并构成较大面积的超大功率智能器件(2)；
3)在衬底硅圆片1面积能够容纳多个大面积的超大功率智能器件(2)的情况下，按与上述步骤2)的同样的方式，进行其他超大功率智能器件(2)的曝光，对于不同的超大功率智能器件(2)，在各超大功率智能器件(2)之间制作划片槽(4)，如果划片槽部分存在有效的图形，则按与上述步骤2)的同样的方式拼接制作；如果划片槽部分没有有效的图形，则光刻机在完成上一个超大功率智能器件图形的曝光后，选择较大的步进移动距离，越过划片槽部分，进行下一个超大功率智能器件的各功率器件单元(3)的曝光；
4)对步骤1)中超大功率智能器件(2)集成控制电路，可根据超大功率智能器件的工作模式的控制要求，设计在片的控制集成电路，并且制版；
5)在片控制电路的制作，按与上述步骤2)的同样的方式拼接制作；图形拼接制作，并插入到各功率器件单元之中，从而最终制造出智能化的超大功率器件。
3.根据权利要求1所述采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，所述曝光拼接是指制版时，只制作功率器件单元的单个版图图形，将功率器件单元中必要的保护环等置于功率器件单元的外圈；必要的电学连接线一直延伸到功率器件单元版图的最边缘处，如果针对功率器件单元进行一次曝光，然后片台步进，移动的距离精确等于或略小于功率器件单元的尺度，执行第二次曝光，则两个功率器件单元的图形可实际地拼接在一处，如此重复，构成超大功率器件的部分，其他控制电路部分也是采用同样的方式，进行电路图形的拼接，最终得到一个超大功率智能器件；在一个衬底硅圆片上将制作出多个超大功率智能器件和在超大功率智能器件间设置的划片槽。
4.根据权利要求1所述采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，所述功率器件单元为晶闸管，可关断型晶闸管，巨型晶体管，功率场效应晶体管，VDMOS，或IGBT。
5.根据权利要求1所述采用曝光场拼接技术制造超大功率智能器件的方法，其特征在于，所述的控制电路，对于组成最终的超大功率器件的各功率器件单元，是可寻址的，在可寻址到某个功率器件单元的前提下，智能化的控制模式，在器件测试的阶段，为逐个地选择功率器件的单元进行与功率器件相关的测试；在器件的使用阶段，可进行全体功率器件单元都参与的全功率输出，或者关闭某些器件单元的非全功率输出。
6.根据权利要求6所述的非全功率输出的工作模式，又包含了不同功率器件单元间轮转式的导通工作模式，和逐渐增加导通器件单元的个数的慢开启工作模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100563538A CN101252101B (zh) | 2008-01-17 | 2008-01-17 | 采用曝光场拼接技术制作超大功率智能器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100563538A CN101252101B (zh) | 2008-01-17 | 2008-01-17 | 采用曝光场拼接技术制作超大功率智能器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101252101A true CN101252101A (zh) | 2008-08-27 |
| CN101252101B CN101252101B (zh) | 2010-08-11 |
Family
ID=39955415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100563538A Expired - Fee Related CN101252101B (zh) | 2008-01-17 | 2008-01-17 | 采用曝光场拼接技术制作超大功率智能器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101252101B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304682A (zh) * | 2015-10-20 | 2016-02-03 | 深圳典邦科技有限公司 | 一种硅基oled图像收发装置及其制作方法 |
| CN109074006A (zh) * | 2016-05-18 | 2018-12-21 | Towerjazz松下半导体有限公司 | 半导体装置及其制造方法 |
| CN110505385A (zh) * | 2019-08-29 | 2019-11-26 | Oppo广东移动通信有限公司 | 成像系统、终端和图像获取方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3999301B2 (ja) * | 1997-03-07 | 2007-10-31 | 富士通株式会社 | 露光データ作成方法 |
| US6048785A (en) * | 1997-06-16 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication method of combining a plurality of fields defined by a reticle image using segment stitching |
| TW594439B (en) * | 2003-09-18 | 2004-06-21 | Taiwan Semiconductor Mfg | Shop-step shift method for stitching mask patterns |
| JP4854998B2 (ja) * | 2005-07-05 | 2012-01-18 | 三菱電機株式会社 | 液晶表示装置の製造方法 |
-
2008
- 2008-01-17 CN CN2008100563538A patent/CN101252101B/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304682A (zh) * | 2015-10-20 | 2016-02-03 | 深圳典邦科技有限公司 | 一种硅基oled图像收发装置及其制作方法 |
| US20180240851A1 (en) * | 2015-10-20 | 2018-08-23 | Shenzhen Dianbond Technology Co., Ltd | Silicon-based oled image transceiving device and manufacture method thereof |
| CN105304682B (zh) * | 2015-10-20 | 2019-05-28 | 深圳典邦科技有限公司 | 一种硅基oled图像收发装置及其制作方法 |
| US10418421B2 (en) | 2015-10-20 | 2019-09-17 | Shenzhen Dianbond Technology Co., Ltd | Silicon-based OLED image transceiving device and manufacture method thereof |
| CN109074006A (zh) * | 2016-05-18 | 2018-12-21 | Towerjazz松下半导体有限公司 | 半导体装置及其制造方法 |
| CN109074006B (zh) * | 2016-05-18 | 2021-03-23 | 高塔伙伴半导体有限公司 | 半导体装置及其制造方法 |
| CN110505385A (zh) * | 2019-08-29 | 2019-11-26 | Oppo广东移动通信有限公司 | 成像系统、终端和图像获取方法 |
| CN110505385B (zh) * | 2019-08-29 | 2021-06-11 | Oppo广东移动通信有限公司 | 成像系统、终端和图像获取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252101B (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855117B (zh) | 包括在其外围周围的栅极驱动器的半导体器件 | |
| US6525350B1 (en) | Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same | |
| Aubusson | Wafer-scale integration of semiconductor memory. | |
| US9818857B2 (en) | Fault tolerant design for large area nitride semiconductor devices | |
| CN107065450B (zh) | 一种功率半导体芯片，该芯片的光刻版及其曝光方法 | |
| EP3063792B1 (en) | Fault tolerant design for large area nitride semiconductor devices | |
| CN101409281A (zh) | 用于大功率开关模式电压调节器的版图布局方法和装置 | |
| CN101252101B (zh) | 采用曝光场拼接技术制作超大功率智能器件的方法 | |
| CN109326578A (zh) | 电源网络及其布线方法 | |
| US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
| CN103794597A (zh) | 可选择连接或断开待测目标芯片的测试方法 | |
| US20150002184A1 (en) | Method for Testing a Plurality of Transistors in a Target Chip | |
| JP2018014488A (ja) | 光起電力セル及び関連レイアウト | |
| US20010046730A1 (en) | Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device | |
| CN115079510B (zh) | 一种光掩膜版及光掩膜设计方法 | |
| TW201426946A (zh) | 半導體裝置製造方法 | |
| CN103474470A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| CN208589441U (zh) | 电源管理芯片 | |
| CN221225313U (zh) | 一种掩模版 | |
| CN218730888U (zh) | 一种晶圆级封装结构 | |
| US7071724B2 (en) | Wafer probecard interface | |
| CN103151316B (zh) | 一种基于mcp封装形式的可重构算子阵列结构的规模扩展方法 | |
| CN116500855B (zh) | 一种掩模版及半导体结构 | |
| US7330040B2 (en) | Test circuitry wafer | |
| CN117976546A (zh) | 一种基于热导率的热测试芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TSINGHUA HOLDINGS CO., LTD. Owner name: CHINA ELECTRONICS CORPORATION Free format text: FORMER OWNER: CEC + HUATSING MICROELECTRONICS ENGINEERING CENTER CO., LTD. Effective date: 20101118 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100086 ROOM 902, CE INFORMATION BUILDING, NO. 6, ZHONGGUANCUN SOUTH STREET,HAIDIAN DISTRICT, BEIJING TO: 100846 NO. 27, WANSHOU ROAD, HAIDIAN DISTRICT, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101118 Address after: 100846 No. 27, Haidian District, Beijing, Wanshou Road Co-patentee after: Tsinghua Holdings Co., Ltd. Patentee after: China Electronic Information Industry Group Co. Address before: 100086, room 902, CLP information building, 6 South Avenue, Beijing, Haidian District, Zhongguancun Patentee before: CEC & Huatsing Microelectronics Engineering Center Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20140117 |