CN101251832A - 使用串口闪存的pci设备 - Google Patents

Abstract

本发明涉及一种基于局部总线标准规范的使用串口闪存的PCI设备，应用于数据安全领域，该设备利用PCI接口芯片对存储数据进行物理隔离、保护、还原，确保更高的数据安全性。本发明设备包括PCI接口芯片、串口闪存，该设备与总线主设备以局部总线标准规范连接，PCI接口芯片与串口闪存以串行方式连接，实现串并数据的转换并通过循环步骤来解决串并数据通信间的速度匹配问题，硬件结构简单，设计合理，使用方便。由于本发明设备采用串行连接方式使其成本降低，设置方便，生产更简单，硬件成本更低，更能以大规模商业化的价格实现。

Description

使用串口闪存的PCI设备

技术领域

本发明涉及一种使用串口闪存的PCI设备，该设备基于局部总线标准规范应用于数据安全领域，该设备利用PCI接口芯片对存储数据进行物理隔离、保护、还原，确保更高的数据安全性。

背景技术

以前计算机隔离技术为单纯的机械隔离，而PCI总线的扩展ROM控制卡的专用芯片提供可电擦写只读存储器闪存-ROM，专用于各种PCI扩展ROM卡，包括系统还原卡、数据保护卡、安全卡等，所以更专业、更美观、更方便、更便宜、更省心。目前的技术条件下，大多数闪存-ROM为并行数据处理，由于并行闪存-ROM成本高，所以几乎不可能以大规模商业化的价格实现。

PCI局部总线(Peripheral Component Interconnect，周边元件扩展接口)PCI局部总线标准的制定主要目的是为了实现一种将周边设备与处理器高速结合起来的总线结构，以便适应用户对于数据率越来越高的要求。使用PCI总线结构的设备，可以达到理论上峰值为132Mbytes/s的数据率，虽然这个数字会因为总线的繁忙和设备自身的原因而和实际值有些出入，但是达到60Mbytes/s的平均传送数据率还是有可能的。使用PCI总线一个突出的优点是CPU(中央处理器)占用率极低，它和存储器之间的交互基本上通过DMA方式，所以需要高数据率和低耗的场合，都可以使用PCI总线设备。为了向计算机系统提供PCI设备识别信息，已有的PCI总线接口模块通常有两种，一种是直接由一个专用接口芯片构成，另一种是由一个PCI接口芯片和一个配置芯片构成。在专用接口芯片的方案中，各厂家为自己的扩展ROM卡定制专用接口芯片。PCI设备识别信息直接固化在专用接口芯片中，所以该芯片将只能用于某一个厂家的某一个设备；并且由于定制芯片就像开模具一样，存在“开模费”和“单个产品的直接成本费”。

本发明是使用串口闪存的PCI设备，它基于局部总线标准应用于数据安全领域，该设备利用PCI接口芯片对存储数据进行物理隔离、保护、还原，确保更高的数据安全性。由于本发明设备采用串口闪存连接方式，所以使其相对于并行FLASH-ROM成本降低，更能以大规模商业化的价格实现。

发明内容

技术问题：本发明的目的是提供一种基于局部总线标准的使用串口闪存的PCI设备应用于数据安全领域，该设备利用PCI接口芯片对存储数据进行物理隔离、保护、还原，确保更高的数据安全性，实现串并数据的转换并解决串并数据通信间的速度匹配问题。

技术方案：本发明公开了一种使用串口闪存的PCI设备，该设备与总线主设备连接，该设备包括PCI接口芯片、串口闪存，总线主设备中的AD、PAR端口依次对应接PCI接口芯片中的AD、PAR端口，总线主设备中的CBE0、IDSEL0、FRAME0、IRDY0、CLK0、RST0输出端口依次对应接PCI接口芯片中的CBE1、IDSEL1、FRAME1、IRDY1、CLK1、RST1输入端口，总线主设备中的TRDY#1、DEVSEL#1、STOP#1输入端口依次对应接PCI接口芯片中的TRDY#0、DEVSEL#0、STOP#0输出端口；串口闪存中的SO输出端口接PCI接口芯片中的MISO输入端口，PCI接口芯片中的SCK0、CS#0、MOSI输出端口依次对应接串口闪存中的SCK1、CS#1、SI输入端口。

上述总线主设备、PCI接口芯片中的AD端口为32位或64位，总线主设备中的CBE0端口、PCI接口芯片中的CBE1端口为4位。PCI接口芯片为CH364L芯片，串口闪存可以为25F系列芯片、25VF系列芯片例如25F512，25VF020、25VF010等等。PCI接口芯片与串口闪存可以采用各种多芯片封装技术封装在一起与总线主设备连接使用。PCI接口芯片与串口闪存也不必须采用多芯片封装技术封装在一起与总线主设备连接使用，PCI接口芯片与串口闪存可以直接与总线主设备连接使用。

适用于使用串口闪存的PCI设备的操作方法，该操作方法包括得到总线资源使用权的总线主设备向PCI接口芯片发出访问地址和读取数据命令，PCI接口芯片在地址阶段采样并锁存上述访问地址和读取数据命令，PCI接口芯片通过串行端口从串口闪存中读取串行数据且转换成并行数据来传输给总线主设备。

当得到总线资源使用权的总线主设备向PCI接口芯片发出读取并行数据命令，若PCI接口芯片未完成上述串行数据到并行数据的转换，使用串口闪存的PCI设备通过循环步骤直到完成上述串行数据到并行数据的转换。

完成上述转换后，若总线主设备再次向PCI接口芯片发出读取并行数据命令，PCI接口芯片则把上述并行数据传输给总线主设备。

上述的循环步骤包括：重试请求信号是由PCI接口芯片产生DEVSEL#和STOP#同时为有效信号且TRDY#为无效信号的组合信号；总线主设备在数据阶段时钟上升沿采样到上述重试请求信号，总线主设备与PCI接口芯片断开连接，总线主设备将总线资源归还给系统，使其他总线设备利用总线资源运行，待系统延时后，总线主设备再次启动数据读取命令，若PCI接口芯片仍未完成串行数据到并行数据的转换，PCI接口芯片再次产生重试请求信号，总线主设备采样到该重试请求信号，总线主设备与PCI接口芯片再次断开连接。

所述使用串口闪存的PCI设备中的SCK为时钟端口，CS#片选端口低电平有效，MOSI、SI、MISO、SO为数据端口，TRDY#、DEVSEL#、STOP#都为低电平有效。

在使用串口闪存的PCI设备中的AD为数据地址多路复用的输入/输出信号端口。当FRAME有效时，是地址周期；在IRDY和TRDY同时有效时，是数据周期。一个PCI总线的传输中包含了一个地址信号周期和一个或多个数据周期。PCI总线支持突发方式的读写功能。地址周期为一个时钟周期，在该周期中AD0～AD31线上含有一个32位的物理地址。对于I/O操作，它是一个字节地址；若是存储器操作和配置操作，则是双字地址。在数据周期，AD0～AD7为最低字节，AD24～AD31为最高字节。

当IRDY有效时，表示写数据稳定TRDY有效，有效表示读数据稳定有效。

C/BEO～3(t/s)：总线命令和字节使能多路复用信号线。在地址周期内，这四条线上传输的是总线命令；在数据周期内，传输的是字节使能信号，用来表示在整个数据期中，AD0～AD31上哪些字节为有效数据。

接口控制信号FRAME(s/t/s)：帧周期信号。由当前主设备驱动，表示一次访问的开始和持续时间。FRAME无效时，是传输的最后一个数据周期。IRDY(s/t/s)：主设备准备好信号。该信号有效表明发起本次传输的主设备能够完成一个数据期。它要与TRDY配合使用，当这两者同时有效时，才能进行完整的数据传输，否则即为等待周期。

在写周期，该信号有效时，表示有效的数据信号已在AD0～AD31中建立；在读周期，该信号有效时，表示主设备已做好接收数据的准备。

TRDY(s/t/s)：从设备准备好信号。该信号有效表示从设备已做好完成当前数据传输的准备工作，此时可进行相应的数据传输。同样，该信号要与IRDY配合使用，这两者同时有效数据才能进行完整传输。在写周期内该信号有效表示从设备已做好了接收数据的准备。在读周期内，该信号有效表示有效数据已被送入AD0～AD31中，同理，IRDY和TRDY的任何一个无效时都为等待周期。

STOP(s/t/s)：停止数据传送信号，该信号由从设备发出。当它有效时，表示从设备请求主设备终止当前的数据传送。

LOCK(s/t/s)：锁定信号。是由PCI总线上发起数据传输的设备控制的，如果有几个不同的设备在使用总线，但对LOCK信号的控制权只属于一个主设备(由GNT信号标定)。当LOCK信号有效时，表示驱动它的设备所进行的操作可能需要多个传输才能完成，如果对某一设备具有可执行的存储器，那么它必须能实现锁定，以便实现主设备对该存储器的完全独占性访问。对于支持锁定的目标设备，必须能提供一个互斥访问块，且该块不能小于16个字节。连接系统存储器的主桥路也必须使用LOCK。

IDSEL in：初始化设备选择信号。在参数配置读写传输期间，用作片选信号。

DEVSEL(s/t/s)：设备选择信号，由从设备驱动，该信号有效时，表示驱动它的设备已成为当前访问的从设备。它有效表明总线上的某一设备已被选中。

仲裁信号：

REQ(t/s)：总线请求信号。该信号一旦有效即表示驱动它的设备要求使用总线。它是一个点到点的信号线，任何主设备都应有自己的REQ信号。

GNT(t/s)：总线允许信号。用来向申请占用总线的设备表示其请求已获批准。这也是一个点到点的信号线，任何主设备都应有自己的GNT信号。

本方案使用串口闪存做为PCI控制卡，包括系统还原卡、数据保护卡、网络隔离卡、安全控制卡的存储介质，因为PCI本身为并行端口，与其通讯的存储介质为串行端口，本方案用巧妙的方法实现串并数据的转换并解决串并数据通信间的速度匹配问题。

总线主设备与PCI接口芯片之间是PCI的标准连接。PCI接口芯片U1与串口闪存通过串行接口相连。

由于串口闪存的存取速度较慢，而PCI总线的速度较快，并且串行接口是按位传输，而PCI总线按在时钟边沿上以4字节或8字节传输，所以要想实现板卡中串口闪存通过PCI总线与计算机通信就必须进行串并转换与速度匹配。

根据PCI协议，PCI host为总线主设备从一个PCI device为使用串口闪存的PCI设备读取一个数据，首先PCI host确认取得总线所有权，然后它将要访问的地址和读命令发至总线，然后等待PCI device返回数据，若PCI device未准备好，可以通过等待周期使PCI host等待，但不能让PCI host等待时间太久，否则将造成总线效率低下，严重破坏PCI协议的绿色特性。由于串口闪存速度较慢，超过PCI协议允许的等待时间，所以使用串口闪存必须用其他方法来解决此问题。

本方案通过使用TRDY#，DEVSEL#与STOP#信号线的组合产生retry为重试请求信号向主机请求来实现使用串口闪存。

有益效果：本发明设备可以支持I/O端口映射、存储器映射、扩展ROM以及中断，用于制作低成本的基于PCI总线的计算机板卡，针对局域网或广域网来对存储数据进行物理隔离，更能有效的实现对数据安全保护功能；本发明巧妙地实现串并数据的转换并解决串并数据通信间的速度匹配问题，硬件结构简单，设计合理，使用方便。

PCI总线协议较复杂，设计PCI控制接口难度较大，对于产品不大又有时限的工程项目来说，传统的并行FLASH-ROM数据传输成本高，由于本发明设备采用串行连接方式使其成本降低，设置方便，生产更简单，硬件成本更低，更能以大规模商业化的价格实现。

附图说明

图1为本发明总的示意图。

图2为本发明的整体连接框图。

图3为本发明实施例的连接示意图。

具体实施方式

下面是本发明的具体实施例来进一步描述：

本发明通过使用TRDY#，DEVSEL#与STOP#信号线的组合产生重试请求信号向主机请求来实现使用串口闪存。PCI接口芯片与串口闪存不采用或采用各种多芯片封装技术封装在一起与总线主设备连接使用。

由图3可知该装置使用串口闪存的PCI设备包括总线主设备P1 PCI host、PCI接口芯片U1 CH364L、串口闪存U2 25VF512，总线主设备中的AD、PAR端口依次对应接PCI接口芯片中的AD、PAR端口，总线主设备中的CBE0、IDSEL0、FRAME0、IRDY0、CLK0、RST0输出端口依次对应接PCI接口芯片中的CBE1、IDSEL1、FRAME1、IRDY1、CLK1、RST1输入端口，总线主设备中的TRDY#1、DEVSEL#1、STOP#1输入端口依次对应接PCI接口芯片中的TRDY#0、DEVSEL#0、STOP#0输出端口；串口闪存中的SO输出端口接PCI接口芯片中的MISO输入端口，PCI接口芯片中的SCK0、CS#0、MOSI输出端口依次对应接串口闪存中的SCK1、CS#1、SI输入端口。

上述总线主设备P1 PCI host、PCI接口芯片U1中的AD端口为32位AD0～AD31，总线主设备P1 PCI host、PCI接口芯片U1中的CBE端口为4位CBE0～CBE3。PCI接口芯片U1为CH364L芯片，串口闪存U2为25VF512芯片。电容C1、C2、C3、C4为0.1uF，总线主设备接入+5V电源。串口闪存25VF512使用PCI接口芯片CH364L芯片内部产生的3.3V电压。

适用于使用串口闪存的PCI设备的操作方法，该操作方法包括得到总线资源使用权的总线主设备P1 PCI host向PCI接口芯片U1 CH364L发出访问地址和读取数据命令，PCI接口芯片U1 CH364L在地址阶段采样并锁存上述访问地址和读取数据命令，PCI接口芯片U1 CH364L通过串行端口从串口闪存中读取串行数据且转换成并行数据来传输给总线主设备P1 PCI host。

当得到总线资源使用权的总线主设备P1 PCI host向PCI接口芯片U1CH364L发出读取并行数据命令，若PCI接口芯片U1 CH364L未完成上述串行数据到并行数据的转换，使用串口闪存的PCI设备通过循环步骤直到完成上述串行数据到并行数据的转换。

完成上述转换后，若总线主设备P1 PCI host再次向PCI接口芯片U1 CH364L发出读取并行数据命令，PCI接口芯片U1 CH364L则把上述并行数据传输给总线主设备P1 PCI host。

上述的循环步骤包括：重试请求信号是由PCI接口芯片U1 CH364L产生DEVSEL#和STOP#同时为有效信号且TRDY#为无效信号的组合信号；总线主设备P1 PCI host在数据阶段采样到上述重试请求信号，总线主设备P1 PCI host与PCI接口芯片U1 CH364L断开连接，总线主设备P1 PCI host将总线资源归还给系统，使其他总线设备利用总线资源运行，待系统延时后，总线主设备P1 PCI host再次启动数据读取命令，若PCI接口芯片U1 CH364L仍未完成串行数据到并行数据的转换，PCI接口芯片U1 CH364L再次产生重试请求信号，总线主设备P1P CIhost采样到该重试请求信号，总线主设备P1 PCI host与PCI接口芯片U1 CH364L再次断开连接。

所述使用串口闪存的PCI设备中的SCK为时钟端口，CS#片选端口低电平有效，MOSI、SI、MISO、SO为数据端口，TRDY#、DEVSEL#、STOP#都为低电平有效。

Claims (5)

1.一种使用串口闪存的PCI设备，该设备与总线主设备(1)连接，其特征在于该设备包括PCI接口芯片(2)、串口闪存(3)，总线主设备(1)中的AD、PAR端口依次对应接PCI接口芯片(2)中的AD、PAR端口，总线主设备(1)中的CBE0、IDSEL0、FRAME0、IRDY0、CLK0、RST0输出端口依次对应接PCI接口芯片(2)中的CBE1、IDSEL1、FRAME1、IRDY1、CLK1、RST1输入端口，总线主设备(1)中的TRDY#1、DEVSEL#1、STOP#1输入端口依次对应接PCI接口芯片(2)中的TRDY#0、DEVSEL#0、STOP#0输出端口；串口闪存(3)中的SO输出端口接PCI接口芯片(2)中的MISO输入端口，PCI接口芯片(2)中的SCK0、CS#0、MOSI输出端口依次对应接串口闪存(3)中的SCK1、CS#1、SI输入端口。

2.如权利要求1所述的使用串口闪存的PCI设备，其特征在于串口闪存(3)为25F系列芯片、25VF系列芯片。

3.一种如权利要求1所述的使用串口闪存的PCI设备的操作方法，其特征在于该操作方法包括得到总线资源使用权的总线主设备(1)向PCI接口芯片(2)发出访问地址和读取数据命令，PCI接口芯片(2)在地址阶段采样并锁存上述访问地址和读取数据命令，PCI接口芯片(2)通过串行端口从串口闪存(3)中读取串行数据且转换成并行数据来传输给总线主设备(1)；

当得到总线资源使用权的总线主设备(1)向PCI接口芯片(2)发出读取并行数据命令，若PCI接口芯片(2)未完成上述串行数据到并行数据的转换，使用串口闪存的PCI设备通过循环步骤直到完成上述串行数据到并行数据的转换；

完成上述转换后，若总线主设备(1)再次向PCI接口芯片(2)发出读取并行数据命令，PCI接口芯片(2)则把上述并行数据传输给总线主设备(1)。

4.如权利要求3所述的使用串口闪存的PCI设备的操作方法，其特征在于循环步骤包括：重试请求信号是PCI接口芯片(2)产生DEVSEL#和STOP#同时为有效信号且TRDY#为无效信号的组合信号；总线主设备(1)在数据阶段采样到上述重试请求信号，总线主设备(1)与PCI接口芯片(2)断开连接，总线主设备(1)将总线资源归还给系统，使其他总线设备利用总线资源运行，待系统延时后，总线主设备(1)再次启动数据读取命令，若PCI接口芯片(2)仍未完成串行数据到并行数据的转换，PCI接口芯片(2)再次产生重试请求信号，总线主设备(1)采样到该重试请求信号，总线主设备(1)与PCI接口芯片(2)再次断开连接。

5.一种如权利要求1所述的使用串口闪存的PCI设备的使用方法，其特征在于PCI接口芯片(2)与串口闪存(3)不采用或采用多芯片封装技术封装在一起与总线主设备(1)连接使用。

Images