CN101246305B - 图形化方法 - Google Patents

图形化方法 Download PDF

Info

Publication number
CN101246305B
CN101246305B CN2007100374404A CN200710037440A CN101246305B CN 101246305 B CN101246305 B CN 101246305B CN 2007100374404 A CN2007100374404 A CN 2007100374404A CN 200710037440 A CN200710037440 A CN 200710037440A CN 101246305 B CN101246305 B CN 101246305B
Authority
CN
China
Prior art keywords
rectangle lines
lines
layout
photoresist layer
rectangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100374404A
Other languages
English (en)
Other versions
CN101246305A (zh
Inventor
王谨恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100374404A priority Critical patent/CN101246305B/zh
Publication of CN101246305A publication Critical patent/CN101246305A/zh
Application granted granted Critical
Publication of CN101246305B publication Critical patent/CN101246305B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种图形化方法，包括：提供布局图形，所述布局图形带有至少两条交叉矩形线条；将所述交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上；提供带有光刻胶层的半导体衬底；分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。本发明将待曝光的布局图形的关键部分的交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上，然后分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，从而将待曝光的布局图形转移至半导体衬底的光刻胶层上，缩小了由于矩形线条交叉造成的圆角现象(corner roundingeffect)导致的线条尺寸不均匀。

Description

图形化方法
技术领域
本发明涉及半导体技术领域，特别涉及一种图形化方法。
背景技术
图形化工艺是一种用于半导体组件的制作中常见的工艺或技术。通常一个半导体衬底会被涂上一层光敏材料(light-sensitive material)，如一光刻胶层；然后使用一个图形化掩模版，将半导体衬底暴露于射线下而显露一种光化学效应(photochemical effect)于光刻胶层上，以产生印于光刻胶层上的一种光刻胶层图案。
由于光学近邻效应(OPE，optical proximity effect)而使光刻胶层图案的大小与形状可能与掩模版的图案不同。所谓的光学邻近效应，是指在曝光工艺时因光源经照射掩模版图案后，反射、折射或绕射等效应而使光刻胶层中曝光剂量分配不均，造成显影后线路图案的失真。过度的圆角(excessivelyrounded corner)一般会导致如线收缩(line shortening)的问题，而使光阻图案的长度被缩短。此外，过度的圆角会使控制光刻层图案的关键尺寸(criticaldimension)变得困难比如MOS晶体管的栅极长度，导致半导体组件的品质和良率恶化。
而缩减过度的圆角的一种方案可采用光学邻近校正(optical proximitycorrection，OPC)或一种反光学邻近效应。这种光学邻近校正是在印于掩模版上的光刻胶层图案被变形处提供，并且在与图案曲率(curvature)相反的方向提供一种预先变形(predistortion)。然而，虽然利用光学邻近校正可缩减过度的圆角，但是形成的图案尤其是对于具有相交叉矩形线条仍旧不能理想地形成想要的形状。
图1A至1C是现有的一种图形化结构示意图。图1A为原始的布局图形101，亦即一待转移的布局图形101，包括四个相互平行的横矩形线条101a、101b、101c、101d以及一个竖矩形线条101e，其中所述横矩形线条101a、101b和101c位于竖矩形线条101e的一侧，横矩形线条101b位于横矩形线条101a和101c中间；所述横矩形线条101d位于矩形线条101e的另一侧。所述横矩形线条101a与竖矩形线条101e的顶端相交叉，成角θ1；所述横矩形线条101b与竖矩形线条101e相交叉，成内、外角分别为θ2和θ3；所述横矩形线条101c与竖矩形线条101e相交叉，成内、外角分别为θ4和θ5；所述横矩形线条101d与竖矩形线条101e另一顶端相交叉，成内角为θ6。所述θ1、θ2、θ3、θ4、θ5以及θ6均为直角，即90°。所述横矩形线条101a、101b、101c及竖矩形线条101e的最小尺寸为小于或者等于130nm。
图1B是对原始布局图形采用现有的光学临近修正后的布局图形。可以看出在横矩形线条101a、101b、101c及101d的自由端分别加上锤形102a、102b、102c及102d；在竖矩形线条101e与横矩形线条101a、101b、101c及101d外相交叉处分别加上辅助图形102i、102j、102k、102m进行加宽；在竖矩形线条101e与横矩形线条101a、101b、101c及101d内相交叉处分别加上辅助图形102e、102f、102g、102h进行变窄，以减轻圆角化。
图1C是半导体衬底上的光刻胶层200上的转移的布局图形201(实线)以及原始的布局图形101(虚线)。转移的布局图形201的横矩形线条201a、201b、201c、201d及竖矩形线条201e与原始的布局图形101的横矩形线条101a、101b、101c、101d及竖矩形线条101e相对应。可以看出，虽然对原始布局图形采用光学邻近校正过，但是由于光学临近效应造成的圆角化仍然较严重，横矩形线条101a、101b及101c尺寸极不均匀，就横矩形线条101b来说，其最大尺寸如图中所标Lmax和最小尺寸Lmin之间最大相差可达50nm。如此之大的尺寸差距造成器件性能不稳定，如果横矩形线条101b为多晶硅栅，由于圆角化，栅长度尺寸不均匀，从而导致阈值电压不稳定，器件容易失效。
发明内容
本发明解决的问题是在现有图形化方法中，采用现有的光学邻近校正(Optical Proximity Correction，OPC)无法把由于光学邻近效应(OpticalProximity Effect，OPE)导致的交叉矩形线条间形成的圆角(corner rounding)缩减，导致线型图形的尺寸不均匀，影响器件的性能。
为解决上述问题，本发明提供一种图形化方法，包括：提供布局图形，所述布局图形带有至少两条交叉矩形线条；将所述交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上；提供带有光刻胶层的半导体衬底；分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。
所述交叉矩形线条形成的角度为直角、钝角或者锐角。
所述交叉矩形线条的每个矩形线条的最小尺寸为小于或等于130nm。
所述掩模版为带有膜层的透光基板，所述膜层为铬，所述透光基板为石英。
所述光刻胶层采用旋涂方法制备，所述光刻胶层厚度范围为小于或者等于
Figure G07137440420070308D000031
与现有技术相比，本发明具有以下优点：本发明将待曝光的布局图形的关键部分的交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上，然后分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，从而将待曝光的布局图形转移至半导体衬底的光刻胶层上，缩小了由于矩形线条交叉造成的圆角现象(corner rounding effect)导致的线条尺寸不均匀。
附图说明
图1A是原始布局图形；
图1B是对原始布局图形采用现有的光学临近修正后的布局图形；
图1C是半导体衬底上的光刻胶层上的转移的布局图形(实线)以及原始的布局图形(虚线)；
图2A是本发明的一个实施例的对原始布局图形的第一分解图形；
图2B是本发明的一个实施例的对原始布局图形的第二分解图形；
图2C是本发明的一个实施例的转移至光刻胶层上的转移的布局图形(实线)以及原始的布局图形(虚线)；
图3是本发明图形化方法的流程图；
图4是现有技术与本发明的一个实施例形成的栅极长度偏移量。
具体实施方式
本发明的实质是给出一种图形化方法，包括将带有至少两条交叉矩形线条的布局图形分解为非交叉的矩形线条并形成在不同掩模版上；然后分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。本发明的非交叉矩形线条指关键图形部分的非交叉，比如在具有密集的多条交叉的矩形线条且矩形线条的最小尺寸小于或者等于130nm处；在其它比如矩形线条比较稀疏且交叉的矩形线条的最小尺寸大于130nm处不需要进行图形分解，在此不应过多限制本发明的保护范围。
本发明首先提供一种图形化方法的实施例，包括：提供布局图形，所述布局图形带有至少两条交叉矩形线条；将所述交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上；提供带有光刻胶层的半导体衬底；分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。
参照图1A，为原始的布局图形101，亦即一待转移的布局图形101，包括四个相互平行的横矩形线条101a、101b、101c、101d以及一个竖矩形线条101e，所述横矩形线条101a、101b和101c位于竖矩形线条101e的一侧，横矩形线条101b位于横矩形线条101a和101c中间。所述横矩形线条101d位于矩形线条101e的另一侧。所述横矩形线条101a与竖矩形线条101e的顶端相交叉，成角θ1；所述横矩形线条101b与竖矩形线条101e相交叉，成内、外角分别为θ2和θ3；所述横矩形线条101c与竖矩形线条101e相交叉，成内、外角分别为θ4和θ5；所述横矩形线条101d与竖矩形线条101e另一顶端相交叉，成内角为θ6。所述θ1、θ2、θ3、θ4、θ5以及θ6均为直角，即90°。
所述横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为小于或者等于130nm。作为本发明的一个实施方式，所述横矩形线条横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为90nm。作为本发明的一个实施方式，所述横矩形线条横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为65nm。作为本发明的又一个实施方式，所述横矩形线条横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为45nm。由于横矩形线条101a、101b和101c以及竖矩形线条101e比较密集且构成器件的关键，因此作为本发明的关键图形部分，需要将其进行分解。
参照图2A，为本发明的一个实施例的对原始布局图形101的第一分解图形，所述第一分解图形为非交叉的矩形线条。本发明的非交叉矩形线条指关键布局图形部分的非交叉，比如在具有密集的多条交叉的矩形线条且矩形线条的最小尺寸小于或者等于130nm处；在其它比如矩形线条比较稀疏且交叉的矩形线条的最小尺寸大于130nm处不需要进行图形分解。此处所指的交叉线条指横矩形线条101a、101b、101c与竖矩形线条101e的交叉；横矩形线条101d与竖矩形线条101e交叉，由于不是关键尺寸，不需要进行分解，分解也可以。因此所述第一分解图形包括横矩形线条101d和竖矩形线条101e，所述横矩形线条101d与竖矩形线条101e相交叉，成角度θ6。所述第一分解图形形成于第一掩模版300上，所述第一掩模版300为带有膜层的透光基板，所述膜层为不透光层，可以为铬，所述透光基板为石英(quartz)。
参照图2B，是本发明的一个实施例的对原始布局图形101的第二分解图形。所述第二分解图形包括横矩形线条101a、101b和101c，所述横矩形线条101a、101b和101c相互平行，横矩形线条101b位于横矩形线条101a和101c中间。所述第二分解图形形成于第二掩模版400上，所述第二掩模版400为为带有膜层的透光基板，所述膜层为不透光层，可以为铬，所述透光基板为石英(quartz)。
所述横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为小于或者等于130nm。作为本发明的一个实施方式，所述横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为90nm。作为本发明的一个实施方式，所述横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为65nm。作为本发明的又一个实施方式，所述横矩形线条101a、101b、101c、101d以及竖矩形线条101e的最小尺寸为45nm。
参照图2C，形成第一掩模版300和第二掩模版400之后，提供半导体衬底，所述半导体衬底带有光刻胶层500，所述光刻胶层500采用旋涂方法制备，所述光刻胶层厚度范围为小于或者等于
Figure G07137440420070308D000061
分别以第一掩模版300和第二掩模版400为掩模，对半导体衬底的光刻胶层500分别进行曝光，将第一掩模版300上的第一分解图形和第二掩模版300上的第二分解图形转移至半导体衬底的光刻胶层500上形成转移的图形501。
同时，原始布局图形101也图示于图2C(虚线)。转移的布局图形501的横矩形线条501a、501b、501c、501d及竖矩形线条501e与原始的布局图形101的横矩形线条101a、101b、101c、101d及竖矩形线条101e相对应。可以看出，把交叉的横矩形线条101a、101b、101c以及竖矩形线条101e进行分解为第一分解图形和第二分解图形且分别形成于第一掩模版300和第二掩模版400之后，以第一掩模版300和第二掩模版400为掩模对光刻胶层500曝光后转移的图形501的横矩形线条501a、501b以及501c与竖矩形线条501e之间交叉角的圆角现象有所减轻，几乎没有造成线条不均匀现象，与原始布局图形101相对照，比较吻合。尤其是横矩形线条501b的尺寸比较均匀，避免了现有技术中转移的图形201的201b的由于圆角造成尺寸不均匀现象，从而消除了由于尺寸不均匀对器件性能造成影响。
参照图3，为本发明的图形化方法的流程图。首先执行步骤S601，提供布局图形，所述布局图形带有至少两条交叉矩形线条；执行步骤S602，将所述交叉矩形线条分解为非交叉矩形线条并形成在不同掩模版上；执行步骤S603，提供带有光刻胶层的半导体衬底；执行步骤S604，分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。
参照图4，为现有技术与本发明的一个实施例形成的栅极长度偏移量。所述栅极长度偏移量为栅极长度的最大尺寸减去最小尺寸，可以看出，采用本发明的对关键图形部分进行分解之后，栅极长度偏移量由现有技术的14.29％下降至6.28％，减小了由于栅极尺寸造成的器件性能失效。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (4)

1.一种图形化方法，其特征在于，包括：
提供布局图形，所述布局图形带有至少两条交叉矩形线条；
所述交叉矩形线条的每个矩形线条的最小尺寸为小于或等于130nm；
将所述交叉矩形线条分解为非交叉的矩形线条并形成在不同掩模版上；
提供带有光刻胶层的半导体衬底；
分别以不同掩模版为掩模，对半导体衬底的光刻胶层分别进行曝光，将布局图形转移至半导体衬底的光刻胶层上。
2.根据权利要求1所述的图形化方法，其特征在于：所述交叉矩形线条形成的角度为直角、钝角或者锐角。
3.根据权利要求1所述的图形化方法，其特征在于：所述掩模版为带有膜层的透光基板，所述膜层为铬，所述透光基板为石英。
4.根据权利要求1所述的图形化方法，其特征在于：所述光刻胶层采用旋涂方法制备，所述光刻胶层厚度范围为小于或者等于10000
Figure FSB00000016527200011
CN2007100374404A 2007-02-12 2007-02-12 图形化方法 Expired - Fee Related CN101246305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100374404A CN101246305B (zh) 2007-02-12 2007-02-12 图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100374404A CN101246305B (zh) 2007-02-12 2007-02-12 图形化方法

Publications (2)

Publication Number Publication Date
CN101246305A CN101246305A (zh) 2008-08-20
CN101246305B true CN101246305B (zh) 2010-08-11

Family

ID=39946827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100374404A Expired - Fee Related CN101246305B (zh) 2007-02-12 2007-02-12 图形化方法

Country Status (1)

Country Link
CN (1) CN101246305B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102954903B (zh) * 2011-08-22 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅薄膜监控片的制备方法及采用该片进行监控的方法
CN104617079A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
KR102219460B1 (ko) * 2014-09-04 2021-02-24 삼성전자주식회사 반도체 장치의 레이아웃 분리 방법 및 이를 사용한 반도체 장치 제조 방법
CN107785242B (zh) * 2016-08-31 2020-02-07 中芯国际集成电路制造(上海)有限公司 三重图形化的方法
CN108646515A (zh) * 2018-04-27 2018-10-12 深圳市华星光电技术有限公司 一种掩膜板、阵列基板
CN113093476A (zh) * 2020-01-09 2021-07-09 中芯国际集成电路制造(北京)有限公司 光刻工艺的优化方法和光刻方法
US11710642B2 (en) 2021-03-23 2023-07-25 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN113078057B (zh) * 2021-03-23 2022-09-23 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423170A (zh) * 2001-12-05 2003-06-11 旺宏电子股份有限公司 转移图形的方法
US6631307B1 (en) * 1998-03-19 2003-10-07 Taiwan Semiconductor Manufacturing Company Use of logical operations in place of OPC software
US20060019202A1 (en) * 2004-07-20 2006-01-26 Texas Instruments Incorporated Method and system for contiguous proximity correction for semiconductor masks
CN1737694A (zh) * 2004-04-09 2006-02-22 Asml蒙片工具有限公司 在角部利用倒角与修圆的光学邻近校正
US20060222963A1 (en) * 2005-04-01 2006-10-05 Terhune Robert V Methods of forming patterns in substrates
US20070022401A1 (en) * 2005-07-20 2007-01-25 Li-Ming Wang Method of correcting mask pattern and correcting apparatus thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631307B1 (en) * 1998-03-19 2003-10-07 Taiwan Semiconductor Manufacturing Company Use of logical operations in place of OPC software
CN1423170A (zh) * 2001-12-05 2003-06-11 旺宏电子股份有限公司 转移图形的方法
CN1737694A (zh) * 2004-04-09 2006-02-22 Asml蒙片工具有限公司 在角部利用倒角与修圆的光学邻近校正
US20060019202A1 (en) * 2004-07-20 2006-01-26 Texas Instruments Incorporated Method and system for contiguous proximity correction for semiconductor masks
US20060222963A1 (en) * 2005-04-01 2006-10-05 Terhune Robert V Methods of forming patterns in substrates
US20070022401A1 (en) * 2005-07-20 2007-01-25 Li-Ming Wang Method of correcting mask pattern and correcting apparatus thereof

Also Published As

Publication number Publication date
CN101246305A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
CN101246305B (zh) 图形化方法
US6426269B1 (en) Dummy feature reduction using optical proximity effect correction
CN100561340C (zh) 光学近距修正的方法
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
US20130010274A1 (en) Masks for use in lithography including image reversal assist features, lithography systems including such masks, and methods of forming such masks
US7859645B2 (en) Masks and methods of manufacture thereof
US20050064728A1 (en) Methods for forming a photoresist pattern using an anti-optical proximity effect
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US7141338B2 (en) Sub-resolution sized assist features
US20080090157A1 (en) Photo mask with improved contrast and method of fabricating the same
US20050175907A1 (en) Photo mask including scattering bars and method of manufacturing the same
US7455938B2 (en) Methods of forming patterns in substrates
US7074525B2 (en) Critical dimension control of printed features using non-printing fill patterns
TWI753152B (zh) 光罩以及形成圖案的方法
US8765328B2 (en) Exposure mask and method for manufacturing same and method for manufacturing semiconductor device
JP2014102292A (ja) フォトマスク、分割露光方法、および半導体デバイスの製造方法
KR19980080090A (ko) 가변 광 투과율을 가진 광 차폐층을 포함한 마스크
TWI545391B (zh) 光罩及形成圖案的方法
KR100552559B1 (ko) 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법
KR960016312B1 (ko) 패턴 근접 효과를 제어하는 포토마스크
US20030039892A1 (en) Method of optical proximity correction
US6981240B2 (en) Cutting patterns for full phase shifting masks
US6440614B1 (en) Mask and method of manufacturing semiconductor device
CN112255883B (zh) 改善光刻图形垂直度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20190212