CN101243608B - 双端口调制器 - Google Patents

双端口调制器 Download PDF

Info

Publication number
CN101243608B
CN101243608B CN2006800298550A CN200680029855A CN101243608B CN 101243608 B CN101243608 B CN 101243608B CN 2006800298550 A CN2006800298550 A CN 2006800298550A CN 200680029855 A CN200680029855 A CN 200680029855A CN 101243608 B CN101243608 B CN 101243608B
Authority
CN
China
Prior art keywords
frequency
voltage controlled
modulation
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800298550A
Other languages
English (en)
Other versions
CN101243608A (zh
Inventor
伊福林·L.·钱
福德·哈吉·默克塔尔
林安燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN101243608A publication Critical patent/CN101243608A/zh
Application granted granted Critical
Publication of CN101243608B publication Critical patent/CN101243608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/08Modifications of modulator to linearise modulation, e.g. by feedback, and clearly applicable to more than one type of modulator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/10Angle modulation by means of variable impedance
    • H03C3/12Angle modulation by means of variable impedance by means of a variable reactive element
    • H03C3/20Angle modulation by means of variable impedance by means of a variable reactive element the element being a voltage-dependent capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及双端口调制器。提供了一种频率调制器,包括:锁相环电路(108),用于接收载波信号并且根据调制信号的低频分量来调制该载波信号,该锁相环电路包括用于输出经调制的载波信号的压控振荡器(118)以及用于向VCO输出控制电压的环路滤波器(116),该VCO具有包含压控电容(VAR1)的储能电路(120)。该频率调制器还包括外部压控电容(122),该电容被布置成根据调制信号的高频分量来调制其电容,该外部压控电容与储能电路相耦合。该锁相环电路(108)还被布置成使用调制信号的高频份量来调制到VCO(118)的控制电压。

Description

双端口调制器
技术领域
本发明主要涉及频率调制领域,具体地涉及双端口频率调制器。
背景技术
诸如蜂窝、无绳以及数据传输系统的许多数字无线电通信系统使用FSK、GFSK(高斯频移键控)或GMSK(高斯最小频移键控)调制技术。实际上,这些类型的调制技术仅是射频(RF)信号包络恒定的频率调制(FM)。
由于在此类调制技术中不涉及振幅调制(AM),因此发射机的压控振荡器(VCO)频率可以由基带信号直接调制,这在模拟通信系统之类的常规模拟FM发射机中是非常典型的。通过直接调制VCO频率,可以获得显著的成本降低。在低成本是关键因素的数字应用中,这种方案是相当理想的。举个例子,对DECT之类的数字解决方案来说,其总体成本必须非常低,以便与CT0之类的众所周知的模拟系统进行竞争。
为了避免可能破坏眼图(eyes pattern)并且使数字系统中的传输的误码率劣化的任何符号间干扰,在基带信号的整个频谱中,调制路径上的群组延迟以及振幅传递函数必须保持恒定。这要求锁相环(PLL)的传递函数足够高,以便使整个调制频谱通过。此外,为了满足适用的无线电规范,出于对相位噪声和调制精度的考虑,应将RF信号源的要传送的频谱纯度保持成尽可能接近载波信号,并且应将其保持成尽可能远离载波信号以减少谐波、噪声本底(noise floor)以及离散杂散信号。因此,PLL的传递函数必须足够低,以便对噪声进行过滤。
众所周知,一种被称为双端口调制的技术提供了用于产生低端口调制信号以及高端口调制的能力。低端口调制信号通常被用于驱动噪声整形电路,该电路对PLL的分频器进行控制,同时,高端口频率调制信号被用作高端口路径的输入,该高端口路径使用数模转换器(DAC)来直接驱动压控振荡器(VCO)的输入电压。双端口调制的效果是为基准时钟和噪声整形电路所产生的噪声提供低通传递函数,并且为输入频偏提供全通函数。
但是,由于这些电路中的电容器和电感器之类的组件的实际制造容差,因此在一定范围的传输频率上,VCO的调制灵敏度响应可能是高度非线性的。该响应还会受到将高端口信号耦合到VCO的方法的影响。该高端口信号通常是在环路滤波器处与VCO相耦合的,从而它会调制给VCO的控制电压(或称操纵电压,steering voltage),或者另选地用于调制直接耦合到VCO的储能电路中的外部变容二极管的电容。在图1a中示出了仿真的双端口频率调制器的调制灵敏度响应,其中该调制器在环路滤波器处耦合高端口信号。可以看出的是,VCO的调制灵敏度会在一定范围的输出频率上发生变化。对传输设备来说,这是不可接受的,并且通常是通过使用高端口信号的可变增益或衰减来“调谐”所述电路而被解决的。在从制造商那里配送之前,通过调整高端口信号的增益,调制灵敏度可以变平到可接受的等级。
在图1b中显示了仿真的双端口频率调制器的调制灵敏度响应,其中该调制器具有由高端口信号调制并且直接耦合到VCO储能电路中的外部变容二极管。可以看出的是,这个响应同样会在一定范围的传输频率上发生变化,因此这种设备安排同样需要在制造之后通过使用高端口信号的可变增益来进行调谐。
对于调谐处理的需要增加了制造频率调制器单元所需的时间,由此增加了它们的每单元成本。此外,由于调制灵敏度会在所关注的传输频率上显著变化,因此需要对高端口信号的增益进行相当大的调整,为此,在调制器中需要大且昂贵的可变增益组件。
发明内容
概括地说,在一个方面中,本发明提供了一种双端口频率调制器,该调制器以如下方式将高端口信号耦合到锁相环(PLL)电路中:使得与上述高端口耦合方法相比,在调谐之前,VCO的调制灵敏度响应平均而言要更为平坦。这减少了将所述调制响应完全平坦化所需要的调谐时间,并且还降低了对高端口信号的可变增益组件的范围需求,并且由此降低了其大小和成本。
调谐前响应平坦化是通过如下步骤实现的:将用于调制控制电压的高端口信号耦合到VCO储能电路的输入中,此外使用高端口信号来改变耦合到储能电路中的外部可变电容。通过组合这两种将高端口信号耦合到VCO的方法,其反向调制灵敏度响应特性在一定程度上被抵消。由此,这种配置的组合调制灵敏度响应要比其它方式更为平坦,因而导致调谐时间和调谐范围减小,这继而降低了高端口信号路径中的可变增益部件的规格。
在一个实施例中,高端口信号路径之一耦合到环路滤波器的非输入节点中,另一高端口信号路径耦合到变容二极管以改变其电容,而所述变容二极管继而耦合到VCO的储能电路。这样,该储能电路的总电容是通过高端口信号对从环路滤波器输入的控制电压进行调制以及通过调制耦合到储能电路的外部电容而被调制的。
在一个方面中,本发明提供了一种频率调制器,包括:锁相环电路,用于接收载波信号并且根据调制信号的低频分量来调制该载波信号,该锁相环电路包括用于输出经调制的载波信号的压控振荡器(VCO)以及用于向VCO输出控制电压的环路滤波器,该VCO具有包含压控电容的储能电路;外部压控电容,其被布置成根据调制信号的高频分量来调制其电容,该外部压控电容与储能电路相耦合;其中锁相环电路还被布置成使用调制信号的高频分量来调制到VCO的控制电压。
在另一个方面中,本发明提供了一种在锁相环电路中使用调制信号来调制载波信号的方法,该锁相环电路具有压控振荡器,该压控振荡器包含接收控制电压的储能电路,该方法包括:根据调制信号的低频分量来调制锁相环电路的输出频率;根据调制信号的高频分量来调制控制电压;以及根据调制信号的高频分量来调制与储能电路相耦合的外部压控电容的电容。
附图说明
为了使本发明便于理解和实施,现在将参考附图来描述所例示的示例性实施例,其中相同的附图标记在所有附图中指示相同或功能上相似的部件。附图连同下文中的详细描述一起被并入说明书并且构成说明书的一部分,用来进一步说明实施例并且对根据本发明的各种原理和优点进行说明,在附图中:
图1a是将高端口信号耦合在环路滤波器处的VCO的调制灵敏度响应的曲线图;
图1b是将高端口信号耦合以对外部变容二极管进行控制的VCO的调制灵敏度响应的曲线图,其中该外部变容二极管与VCO的储能电路相耦合;
图2是同时将高端口信号耦合在环路滤波器处以及将高端口信号耦合以对外部变容二极管进行控制的VCO的调制灵敏度响应的曲线图,其中该外部变容二极管与VCO的储能电路相耦合;
图3是例示了根据一个实施例的频率调制器设备的电路的示意性电路框图;以及
图4是例示了图3中的频率调制器设备的环路滤波器、储能电路以及双高端口调制电路的电路图。
熟练技术人员将会明白,附图中的部件是出于简明的目的而示出的,并且这些部件不一定是按比例绘制的。例如,为了帮助提高对本发明实施例的理解,附图中的一些部件的尺寸相对于其它部件被放大了。
具体实施方式
在详细描述根据本发明的实施例之前,应该注意的是,这些实施例主要存在于与载波频率的频率调制相关的方法步骤和设备组件的组合之中。相应地,这些设备组件和方法步骤是酌情使用附图中的常规符号表示的,仅显示那些与理解本发明实施例有关的具体细节,以免本公开与易于被得益于这里的描述的本领域普通技术人员所理解的细节相混淆。
在本文中,诸如第一和第二、顶部和底部等相关术语仅用于将一个实体或操作与另一个实体或操作区分开来,而不一定需要或者暗示在此类实体或操作之间存在任何这种实际关联或顺序。术语“包含”、“包括”或是其任何其它变型旨在包含非排他性的包含关系,从而包含一系列元素的方法或设备并不是只包含这些元素,而是还可以包含并未明确列举或是此类方法或设备所固有的其它元素。在没有更多约束的情况下,跟随在“包含一个……”之后的元素并不排除在包含该元素的处理、方法、制品或设备中还存在另外的相同元素。
应该明白,这里描述的本发明实施例可以包括一个或多个常规处理器以及唯一存储的程序指令,这些指令结合某些非处理器电路对一个或多个处理器进行控制,以实现这里描述的载波频率的频率调制的一些、大多数或所有功能。所述非处理器电路可以包括但不局限于:无线电接收机、无线电发射机、信号驱动器、时钟电路、电源电路以及用户输入设备。同样,这些功能可以被解释成是用于执行载波频率的频率调制的方法的步骤。作为替代方案,一些或所有功能可以由没有存储的程序指令的状态机来实现,或者在一个或多个专用集成电路(ASIC)中实现,在该电路中,每个功能或是特定功能的一些组合被实现为定制逻辑。当然,可以使用两种方法的组合。此外,可以预期的是,本领域普通技术人员虽然有可能受到例如可用时间、当前技术以及经济考虑的驱动而花费相当多的劳动并作出很多设计选择,但是在受到这里公开的概念和原理的指引的时候,他们很容易就能够以最少的实验来产生此类软件指令、程序以及IC。
应该明白,这里公开的本发明的实施例还可以包括作为处理器控制代码而实现的一个或多个软件程序,其中举例来说,所述处理器控制代码可以处于磁盘、CD-ROM或DVD-ROM之类的载体介质、诸如只读存储器(固件)的编程存储器、或诸如光或电信号载体的数据载体(例如因特网下载)上。本领域技术人员将会明白,所述代码可以分布在多个相互通信的耦合组件之间。
再次参考图1a和图1b,这些附图分别示出了在将高端口信号耦合到环路滤波器(的非输入节点)或直接与VCO的储能电路相耦合的外部变容二极管时的双端口频率调制器电路中的VCO调制灵敏度响应。这两种类型的电路都使用高端口信号来调制储能电路的总电容,并且由此调制VCO的输出频率。但是,它们是以不同的方式来这样做的,并且这其中的一个效果是可以从调制灵敏度响应存在差异的这两幅图中看出的。
在将高端口信号耦合在环路滤波器并且从而使其对VCO储能电路的驱动电压进行调制时,如图1a所示,VCO的调制灵敏度或每单位控制电压变化的频偏量将会随着输出频率的增大而降低。与之相反,在使用高端口信号来改变与储能电路相耦合的变容二极管的电容时,如图1b所示,VCO的输出电压随着调制灵敏度的增大而增大。
图2显示的是在将高端口信号同时耦合在环路滤波器以及与储能电路相耦合的外部变容二极管时对VCO调制灵敏度响应的影响。可以看出的是,图1a和图1b的反向响应在一定程度上会被抵消,由此组合的响应在所关注的传输频率上要平坦得多。在下面的表1中给出了示例仿真图数字。
  调制方案   F(MHz) 403 410 420 430 440 450 460 470
环路滤波器   Dev(kHz) 6.32 6.2 6 5.74 5.34 4.8 4.12 3.23
  Dev(dB) 0 -.16650 -.45131 -.83610 -1.4635 -2.3895 -3.7163 -5.8302
变容二极管调制   Dev(kHz) 0.72 1.05 1.5 1.78 2.33 3.04 3.67 4.2
Dev(dB) 0 3.27713 6.37517 7.8617 10.2004 12.5108 14.1466 15.3184
  调制方案   F(MHz) 403 410 420 430 440 450 460 470
  环路滤波器+变容二极管调制   Dev(kHz) 7.62 7.84 8.12 8.02 8.1 8.17 8.1 7.58
  Dev(dB) 0 0.24722 0.55202 0.44438 0.53060 0.60534 0.53060 -0.0457
                            表1
可以看出的是,对于高端口信号仅耦合环路滤波器的情况,从低端频率到高端频率的调制灵敏度变化是2:1。使用变容二极管调制方案的话,从低端频率到高端频率的调制灵敏度变化是1:5.5(取决于耦合点)。根据图4的实施例(在下文中将会详细描述)的双高端口调制方案在传输频率上将调制响应变平为小于1dB的偏差。
图3显示的是将两个高端口信号引入频率调制器的锁相环(PLL)电路108并且接收和调制来自基准频率源110的载波信号的电路配置的框图。该锁相环电路108包括相位检测器112、电荷泵114、环路滤波器116、压控振荡器(VCO)118以及可控小数分频器106。VCO 118接收从环路滤波器116输入的控制电压,并且包含具有一个或多个电感器和电容器的储能电路120,其中至少某些电感器或电容器可以根据施加于VCO 118的输入端的控制电压而改变。通常,使用一个或多个压控的电容或变容二极管器件,并且这些器件会根据施加在其两端的电压而改变其电容。因此,在控制电压输入改变时,储能电路120的总电容会改变,并且由此VCO 118的谐振或输出频率会改变。这个VCO输出就是经调制的载波信号。
该电路块还包括:通常在数字信号处理器(DSP)中实现或者受其控制而将调制信号分离成高频(HP)和低频(LP)分量的调制频率分离器102、与高端口相耦合的可变增益电路104、以及与可变增益电路104相耦合的双高端口信号调制电路124。该双高端口调制电路124与环路滤波器116以及外部压控电容122相耦合,该外部压控电容122耦合到储能电路120中。
将PLL 108调整为用调制信号的低端口信号或低频分量来调制载波信号。在本实施例中,这是通过控制PLL反馈环路内的可变分频器106而实现的。该可变分频器106通常用预定标器以及累加器实现,以便实现依赖于低端口信号的小数分频比,这一点是本领域技术人员所公知的。举个例子,低端口信号以数字方式调制该分频器,此外,所述低端口信号采样被映射到累加器的输入比特,从而与来自分频器的频率字相加。
因此,低端口信号的变化改变了分频器106的小数分频比,这将导致在来自分频器106的反馈信号与来自基准频率源110的载波频率之间出现相位差。该相位差是在相位检测器112上检测到的,该检测器112将会根据反馈频率是小于还是大于基准频率而对电荷泵114进行充电或放电。从电荷泵114输出的相应电压信号被环路滤波器116进行低通滤波,以产生VCO控制电压。
调制信号的高端口信号或高频分量是在频率分离器102处与低端口分量分离的,并且是从那里开始被可变增益电路104放大或衰减的。该高端口信号路径还包括一个提供了两个高端口信号的双高端口调制电路124。取决于实施方式,这两个高端口信号可被衰减或者以其它方式进行进一步处理。高端口信号之一被施加于环路滤波器116的非输入节点。这可以包括环路滤波器116的输出节点,从而高端口信号被有效地直接施加于VCO输入端或控制电压信号。在其它实施例中,通过将高端口信号路径连接到环路滤波器116的输入和输出节点之间的一节点,可以用环路滤波器116对高端口信号进行部分滤波。
另一高端口信号被施加于外部压控电容122,以根据调制信号的高频分量来调制其电容。通常,该外部压控电容是使用外部变容二极管实现的,该变容二极管的电容随着施加在其两端的电压而改变。该外部变容二极管122与储能电路120相耦合,由此储能电路120的总电容是根据外部变容二极管122中的电容变化来调制的。这样,调制信号的高频分量将借助外部变容二极管122的电容调制以及借助VCO 118的控制电压调制来调制储能电路的谐振频率。
图4显示的是图3中的环路滤波器116、储能电路120以及双高端口调制电路124的电路图。该环路滤波器包括多个电阻器R1、R2和R3以及多个电容器C5、C6、C7和C8。这些电阻器和电容器被排列成低通滤波器,用于对来自电荷泵的输入执行滤波。来自节点C5-C6-R1的输出即为提供给储能电路120的控制电压。
储能电路120包括多个变容二极管VAR1、VAR2、VAR3和VAR4,多个固定电容器C1、C2、C3和C4,以及多个电感器L1、L2和L3。正如本领域技术人员所知的那样,这些电路组件的确切排列及其值将取决于设计需要。变容二极管VAR1~VAR4的电容随着来自环路滤波器116的输入控制电压而改变,因此储能电路的谐振频率是由该控制电压调制的。这里示出了一个负电阻(-R),该负电阻形成了VCO 118的剩余部分的一部分。
双高端口调制电路124在高端口信号路径中接收来自可变增益电路104的输入,并且具有两个输出,其中一个输出给予环路滤波器116,而另一个输出给予储能电路120。该双高端口调制电路124还包括外部变容二极管122,电阻器R4、R5和R6,以及固定电容器C9和C10。电阻器R5是分压器,它会减小去往环路滤波器116以及储能电路的分离的高端口信号的电压摆动,以便减小其对控制电压以及储能电路电容的调制影响。引入这种配置的原因在于:储能电路现在经受两个高端口信号的影响而不是一个高端口信号的影响,因此,在本实施例中,这两个高端口信号中的每一个信号的“影响”需要被有效地减半。电容器C9是一个耦合电容器,该电容器在主滤波电容器C8与电容器C6之间的节点处将所分离的高端口信号耦合到环路滤波器。通过与环路滤波器116的该非输出节点相耦合,减少了进入储能电路的噪声,或是因为环路滤波器阻抗所导致的其它任何不希望的频率整形。作为替代方案,高端口信号可以更为接近地与环路滤波器116的输入节点相耦合,以便部分过滤该高端口信号。
电阻器R6是一个RF阻挡器,它会阻挡借助外部变容二极管耦合而进入储能电路的射频(RF)信号。高端口信号会改变经由耦合电容器C10而耦合到储能电路120中的外部变容二极管122的电容值。同样,在不脱离本发明的概念的情况下,针对该双高端口调制电路124和/或储能电路120的详细电路,可以进行各种改变。
与具有与环路滤波器或外部变容二极管的常规单端口耦合的调制器相比,根据实施例制造的双高端口频率调制器的调制灵敏度响应要更为平坦。这意味着制造之后每单元的调谐时间减少,由此降低了调制器的每单元成本。此外,由于响应更为平坦,因此,所需调谐范围减小。这意味着与常规的电路配置相比,可变增益电路104的范围或大小也可以减小,这使得能够进一步减少根据实施例的调制器的每单元成本。
本实施例非常适合宽带应用,例如在多个信道上进行发射的对讲机或双向无线电设备之类的UHF设备。由于这些设备需要在宽的传输频率范围上工作,因此,这些设备对使用双端口直接频率调制器所经历的非线性调制灵敏度是特别敏感的。
在先前的说明书中,已对本发明的具体实施例进行了描述。但是,本领域的普通技术人员应该明白的是,在不脱离在所附权利要求中阐述的本发明的范围的情况下,可以进行各种修改和改变。因此,说明书和附图应被视为说明性而不是限制性的,并且所有这些修改都应该包含在本发明的范围内。各种益处、优点、问题解决方案以及会导致产生任何益处、优点或解决方案或者使之更为显著的任何元素不应该被解释成是任一或所有权利要求的重要、必要或关键特征或元素。本发明仅由所附权利要求限定,该权利要求包括在本申请待决期间作出的任何修改以及这些权利要求的所有等同物。

Claims (3)

1.一种频率调制器,包括:
锁相环电路,用于接收载波信号并且根据调制信号的低频分量来调制该载波信号,该锁相环电路包括用于输出经调制的载波信号的压控振荡器以及用于向压控振荡器输出控制电压的环路滤波器,该压控振荡器具有包含压控电容的储能电路;
外部压控电容,其被布置成根据调制信号的高频分量来调制其电容,该外部压控电容与储能电路相耦合;
分压器,其耦合在环路滤波器的非输入节点与用于调制信号的高频分量的输入端口之间;以及
电阻器,其耦合在外部压控电容与用于调制信号的高频分量的输入端口之间;
其中锁相环电路还被布置成使用调制信号的高频分量来调制到压控振荡器的控制电压,和
其中锁相环电路包括耦合到压控振荡器的输出端的可变分频器,该可变分频器被布置成根据调制信号的低频分量来改变其分频比。
2.如权利要求1所述的频率调制器,其中,环路滤波器被布置成在环路滤波器的非输入节点处接收调制信号的高频分量。
3.如权利要求1所述的频率调制器,还包括:耦合在用于调制信号的高频分量的输入端口和环路滤波器的非输入节点以及外部压控电容之间的可变增益电路,该可变增益电路被布置成随着调制信号的高频分量的增益来改变压控振荡器的调制灵敏度响应。
CN2006800298550A 2005-08-15 2006-06-23 双端口调制器 Active CN101243608B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/204,141 US7289004B2 (en) 2005-08-15 2005-08-15 Dual port modulator
US11/204,141 2005-08-15
PCT/US2006/024606 WO2007021369A2 (en) 2005-08-15 2006-06-23 Dual port modulator

Publications (2)

Publication Number Publication Date
CN101243608A CN101243608A (zh) 2008-08-13
CN101243608B true CN101243608B (zh) 2010-11-24

Family

ID=37742012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800298550A Active CN101243608B (zh) 2005-08-15 2006-06-23 双端口调制器

Country Status (6)

Country Link
US (1) US7289004B2 (zh)
EP (1) EP1915817B1 (zh)
CN (1) CN101243608B (zh)
AU (1) AU2006280444B2 (zh)
RU (1) RU2008110047A (zh)
WO (1) WO2007021369A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893788B2 (en) * 2008-02-19 2011-02-22 Mediatek Inc. Charge pump-based frequency modulator
US9350296B1 (en) 2015-01-23 2016-05-24 Freescale Semiconductor, Inc. Systems and methods for calibrating a dual port phase locked loop
US9484936B2 (en) 2015-02-25 2016-11-01 Freescale Semiconductor, Inc. Phase locked loop having fractional VCO modulation
RU185006U1 (ru) * 2018-09-03 2018-11-16 Акционерное общество "Концерн "Созвездие" Частотный модулятор/демодулятор на основе системы импульсно-фазовой автоподстройки частоты

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075644A (en) * 1990-12-03 1991-12-24 Motorola, Inc. Voltage controlled oscillator with filtered and compensated modulation
US5557244A (en) * 1995-04-24 1996-09-17 Motorola, Inc. Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver
US5894592A (en) * 1997-04-17 1999-04-13 Motorala, Inc. Wideband frequency synthesizer for direct conversion transceiver
CN1559104A (zh) * 2001-09-28 2004-12-29 �����ɷ� 根据两点原理动作锁相回路之补偿方法及备有补偿装置之锁相回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172579B1 (en) * 1999-02-02 2001-01-09 Cleveland Medical Devices Inc. Three point modulated phase locked loop frequency synthesis system and method
ATE365397T1 (de) * 2004-01-30 2007-07-15 Freescale Semiconductor Inc Doppelzugriffsmodulator mit einem frequenzsynthetisierer
US7157985B2 (en) * 2004-03-15 2007-01-02 Matsushita Electric Industrial Co., Ltd. PLL modulation circuit and polar modulation apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075644A (en) * 1990-12-03 1991-12-24 Motorola, Inc. Voltage controlled oscillator with filtered and compensated modulation
US5557244A (en) * 1995-04-24 1996-09-17 Motorola, Inc. Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver
US5894592A (en) * 1997-04-17 1999-04-13 Motorala, Inc. Wideband frequency synthesizer for direct conversion transceiver
CN1559104A (zh) * 2001-09-28 2004-12-29 �����ɷ� 根据两点原理动作锁相回路之补偿方法及备有补偿装置之锁相回路

Also Published As

Publication number Publication date
US20070035354A1 (en) 2007-02-15
CN101243608A (zh) 2008-08-13
EP1915817B1 (en) 2013-01-16
AU2006280444A1 (en) 2007-02-22
US7289004B2 (en) 2007-10-30
AU2006280444B2 (en) 2009-06-04
EP1915817A4 (en) 2011-09-07
WO2007021369A3 (en) 2007-04-19
RU2008110047A (ru) 2009-10-10
WO2007021369A2 (en) 2007-02-22
EP1915817A2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
US6873218B2 (en) Frequency modulator using a waveform generator
EP1012963B1 (en) Low noise gilbert multiplier cells and quadrature modulators, and related methods
CN102422526B (zh) 用于压控振荡器频率调谐的重叠二段电容器组
US7142063B2 (en) Two-point modulator comprising a PLL circuit and a simplified digital pre-filtering system
CN101090269B (zh) 锁相环路频率合成器及其调制方法
CN101243608B (zh) 双端口调制器
CN101783679A (zh) 锁相环电路
CN100550873C (zh) 使用偏移锁相环的通信发射机
CN202134018U (zh) 一种射频识别系统
US6784753B2 (en) Method for modulating an output voltage of a RF transmitter circuit, and RF transmitter circuit
US5387883A (en) Quadrature modulator having controlled phase shifter
EP1560336B1 (en) Dual port modulator comprising a frequency synthesiser
US8222965B1 (en) Radio frequency modulator
US7158603B2 (en) Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter
US7894545B1 (en) Time alignment of polar transmitter
CN102545886B (zh) Gfsk调制器、gfsk调制方法及发射机
CN101795251A (zh) 一种反馈信号生成装置及方法
KR20020000895A (ko) 통신 시스템
US11438018B2 (en) Generating a digital modulation signal and an analog modulation signal according to an input signal of the frequency modulation circuit
JP3715335B2 (ja) Pllシンセサイザ回路
CN102693433A (zh) 一种射频识别系统
CN101022265A (zh) 频率调制器及使用其的调频发送电路
SU1084945A1 (ru) Частотно-модулированный кварцевый генератор Ю.Г.Никитенко
Miranda et al. SoftFM: An all-digital stereo FM transmitter with RDS based on software radio architectures
WO2001024373A1 (en) Improvements relating to pll frequency synthesisers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: MOTOROLA SOLUTIONS INC.

Free format text: FORMER NAME: MOTOROLA INC.

CP03 Change of name, title or address

Address after: Illinois State

Patentee after: Motorala Solutions

Address before: Illinois Instrunment

Patentee before: Motorola Inc.