CN101243411A - 分析具有多个执行单元的计算机系统中的进程的方法和设备 - Google Patents
分析具有多个执行单元的计算机系统中的进程的方法和设备 Download PDFInfo
- Publication number
- CN101243411A CN101243411A CNA2006800294530A CN200680029453A CN101243411A CN 101243411 A CN101243411 A CN 101243411A CN A2006800294530 A CNA2006800294530 A CN A2006800294530A CN 200680029453 A CN200680029453 A CN 200680029453A CN 101243411 A CN101243411 A CN 101243411A
- Authority
- CN
- China
- Prior art keywords
- analytic unit
- performance
- under
- pattern
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000008569 process Effects 0.000 title claims abstract description 19
- 230000000694 effects Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 5
- 230000009849 deactivation Effects 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Abstract
用于分析具有多个执行单元的计算机系统中的进程的方法和设备，该多个执行单元在该计算机系统中在至少两种不同模式下是可配置的，其中至少两个执行单元在作为第一模式的性能模式下工作，并且设置有作为比较模式的至少一种第二模式，并且将分析单元、尤其是调试支持单元用于分析和/或影响所有执行单元中的状态和进程，其特征在于，该设备包含比在性能模式下互相独立地工作的执行单元的最大数量更多的至少一个分析单元。
Description
现有技术
由α粒子或宇宙射线引起的瞬时错误对于集成半导体电路来说日益成为一个问题。由于减小的结构宽度、下降的电压和更高的时钟频率，由α粒子或宇宙射线所引起的电荷变化使集成电路中的逻辑值失真的概率增大。错误的计算结果可能是后果。因此在安全性相关系统中、尤其是在汽车中必须可靠地检测这种错误。
在必须可靠地检测电子设备的故障的安全性相关系统、诸如汽车中的ABS调节系统中，通常为了识别错误而在这种系统的相应的控制装置中采用冗余性。因此例如在公开的ABS系统中分别复制完整的微控制器，其中冗余地计算出整个ABS功能并检查一致性。如果出现结果的差异，则关断ABS系统。
微控制器一方面由存储模块(例如RAM、ROM、缓存)、处理器(CPU、核)、和输入/输出接口、所谓的外围设备(例如A/D切换器、CAN接口)组成。由于可以利用校验码(奇偶校验或ECC)来有效地监控存储元件并且外围设备常常以应用特定的方式作为传感器信号路径或执行元件信号路径的一部分被监控，所以在微控制器的核的单独加倍方面存在其它的冗余方案。
这种具有至少两个集成的核的微控制器也称为双核架构。两个核冗余地并且时钟同步地(锁步(Lockstep)模式)执行相同的程序段，比较两个核的结果，并且然后在比较一致性时识别错误。双核系统的该配置可以称为比较模式。
在另外的应用中，也将双核架构用于提高效率，也就是用于提高性能。两个核执行不同的程序、程序段和指令，由此可以实现效率提高，因此可以将双核系统的该配置称为性能模式。该系统也被称为对称多处理器系统(SMP)。这种系统的一种扩展是借助对专门的地址的访问和专门的硬件设备通过软件在这两种模式之间切换。在比较模式下将这些核的输出信号互相比较。在性能模式下，两个核作为对称多处理器系统(SMP)来工作，并且执行不同的程序、程序段或指令。在开发μC的软件时必要的是，能够精确地跟踪某些程序步骤的作用以及使用测试模式，以便在开发期间识别软件的错误。为此使用调试方案。在现有技术中，对于迄今所引入的纯粹以锁步方式或纯粹以SMP运行方式运行的双核架构来说存在用于软件开发的调试方案。
对于可切换的系统来说，从现有技术中没有公开调试方案。但是由于尤其是在测试或错误搜索时特别应考虑切换，所以需要开发用于可切换的系统的专用的调试方案。
本发明的优点
根据权利要求1的优点在于，在具有多个执行单元或组件的计算机系统中，存在比在性能模式下能够互相独立地工作的执行单元或组件更多的分析单元并且因此能够更好地观察和影响系统的不同模式，其中该多个执行单元或组件在该系统中在至少两种不同模式下是可配置的，这些模式的区别在于，在一种模式下至少两个组件通过以下方式在性能模式下工作，即这些组件将不同的输入信号处理成不同的输出信号，而在至少一种第二模式下，这些组件在比较模式下将相同的输入信号处理成相同的输出信号，并且在该比较模式下将分析单元、尤其是调试支持单元用于分析和/或影响所有执行单元或组件中的状态和进程。
系统的另一个优点是，在此在所述计算机系统的至少一种第一模式下不与另外的执行单元或组件在比较模式下合作的所有执行单元或组件分别被分配能够观察和/或影响该执行单元或组件中的状态和进程的分析单元。
附加的优点是，在以下情况下，即在计算机系统的至少一种第二模式下至少两个执行单元或组件作为临时的子系统在比较模式下合作，并且该子系统被分配能够观察和/或影响该子系统中的状态和进程的另外的分析单元。
另一个优点是，能够由分析单元同步地实现在比较模式下合作的子系统的所有执行单元的状态和进程的观察和/或影响。
由以下情况得出另一个优点，即包含有附加的装置，这些装置根据计算机系统的运行模式和/或另外的能预先给定的条件实现分析单元的激活和/或去激活。
此外有利的是，在系统中至少一个模式信号、优选地核模式信号可以促使分析单元中的至少一个的活动的切换。
此外有利的是，通过至少一个分析单元的控制信号能够实现至少一个另外的分析单元的活动的切换。
此外有利的是，在具有子系统的激活的比较模式的系统中，被分配给子系统的分析单元是激活的，而被分配给子系统的执行单元或组件的分析单元是未激活的。此外还有利的是，在系统中附加地能够由至少一个分析单元来影响执行单元或组件和/或比较装置的状态或各个输入信号，并且能够由该分析单元或另外的分析单元观察这些受影响的单元的状态或输出信号。
从权利要求的特征以及说明书中得出其它的优点和有利的扩展方案。
附图
在图1中示出了一种具有两个执行单元G140a和G140b以及所属的分析单元、尤其是调试支持单元G100a和G100b和调试支持单元G110的多处理器系统。
在图2中示出了一种具有两个执行单元G140a和G140b以及所属的分析单元、尤其是调试支持单元G100a和G100b和调试支持单元G110的多处理器系统。进一步包含有调试支持管理单元G170以及切换和比较单元G200。
在图3中示出了一种具有两个执行单元G140a和G140b以及所属的调试支持单元G100a和G100b和调试支持单元G110的多处理器系统。进一步包含有调试支持管理单元G170以及切换和比较单元G200。该系统在这里在性能模式下工作。
在图4中示出了一种具有两个执行单元G140a和G140b以及所属的调试支持单元G100a和G100b和调试支持单元G110的多处理器系统。进一步包含有调试支持管理单元G170以及切换和比较单元G200。该系统在这里在比较模式下工作。
在图5中展示了也用于多于两个的执行单元的切换和比较组件的一般情况。
在图6中示出了模式信号的一般形式。
实施例的说明
在下文中，执行单元不仅可以表示处理器/核/CPU，而且可以表示FPU(Floating Point Unit(浮点单元))、DSP(数字信号处理器)、协处理器或ALU(Arithmetic Logical Unit(算术逻辑单元))。此外还将组件理解为由至少一个执行单元组成的单元，该至少一个执行单元以固定的方式互相连接并且因此在固定的模式下合作。
将调试支持单元理解为这样一种单元，该单元可以通过合适的信号来影响执行单元、组件或由多个执行单元或组件和比较器组成的子系统，并且通过另外的合适的信号来间接或直接回收关于执行单元、组件、比较器或子系统的状态和/或进程的信息，并且因此可以通过调试支持单元观察这些执行单元、组件、比较器或子系统。
在图5中展示了也用于具有多于两个的执行单元的处理器系统中的切换和比较组件的一般情况。n个信号N140，...，N14n从n个要考虑的执行单元到达切换和比较组件N100。该切换和比较组件N100可以根据这些输入信号生成多至n个输出信号N160，...，N16n。在最简单的情况、即“纯性能模式”下，将所有的N14i引导到相应的输出信号N16i上。在相反的极限情况、即“纯比较模式”下，将所有的信号N140，...，N14n仅引导到输出信号N16i中的恰好一个上。
借助该图可以阐述，可以如何产生不同的可设想的模式。为此在该图中包含有切换逻辑(Schaltlogik)N110的逻辑组件。该切换逻辑N110首先确定，究竟存在多少个输出信号。切换逻辑N110进一步确定，输入信号中的哪一些为输出信号中的哪一个作出贡献。在此，一个输入信号可以为恰好一个输出信号作出贡献。另外以数学形式来表达，也就是通过切换逻辑来定义函数，该函数给集合{N140，...，N14n}中的每一个元素分配集合{N160，...，N16n}中的元素。
处理逻辑N120于是针对输出N16i中的每一个确定，输入以何种形式为该输出信号作出贡献。为了示例性地说明不同的变化可能性，在不限制一般性的情况下假设，通过信号N141，...，N14m来生成输出N160。如果m＝1，这简单地相当于信号的连接，如果m＝2，则比较信号N141、N142。该比较可以同步或异步地执行，该比较可以逐位地或仅按照有效位或以某一容差带来执行。如果m＞＝3，则存在多种可能性。
第一种可能性在于，比较所有的信号，并且在存在至少两个不同值的情况下检测错误，可以可选地用信号通知该错误。
第二种可能性在于，进行m选k(k＞m/2)。可以通过使用比较器来实现该选择。当将信号中的一个识别为有偏差时，则可以可选地生成错误信号。当所有三个信号都是不同的时，则可以生成可能不同的错误信号。
第三种可能性在于将这些值输送给一种算法。这可以例如是平均值、中值的形成或容错算法(FTA)的使用。这种FTA基于删去输入值的极值并且对剩余的值进行一种平均。可以对剩余的值的整个集合或优选地对能够以硬件容易地形成的子集进行该平均。在此情况下，并不总是需要实现比较这些值。在求平均值时，例如只须进行加法和除法，FTM、FTA或中值要求部分的排序。必要时这里在足够大的极值的情况下也可以可选地输出错误信号。
将多个信号处理为一个信号的这些所述的不同的可能性为了简短起见被称为比较运算。
处理逻辑的任务因此是，针对每一个输出信号(并且因此也针对所属的输入信号)确定比较运算的精确的构成(Gestalt)。切换逻辑N110(即上述函数)和处理逻辑(即针对每一个输出信息、即针对每一个函数值对比较运算的确定)的信息的组合是模式信息，并且该模式信息确定模式。在一般情况下，该信息当然是多值的，即不能只通过一个逻辑位来表示。在所给定的实施方案中，并不是所有理论上可设想的模式都是有意义的，将优选地限制所允许的模式的数量。要强调的是，在只有两个执行单元的情况下，只存在一种比较模式，整个信息可以被浓缩到仅仅一个逻辑位上。
在一般情况下，从性能模式到比较模式的切换的特征在于，使在性能模式下朝不同的输出被映射的执行单元在比较模式下朝相同的输出进行映射。这优选地通过如下方式来实现，即存在执行单元的子系统，在该子系统中在性能模式下将在该子系统中应考虑的所有的输入信号N14i直接转换为相对应的输出信号N16i，而这些输入信号在比较模式下都朝一个输出被映射。替代地，也可以通过改变配对来实现这种切换。由此示出，在一般情况下不会谈及性能模式和比较模式，尽管在本发明的一种给定的特征方案中可以限制所允许的模式的数量，使得情况如此。但是总是会谈及从性能模式到比较模式的切换(和相反切换)。
错误电路逻辑N130收集错误信号，并且可以可选地通过以下方式无源地转换输出N16i，即例如通过开关来中断该输出N16i。
在图6中以一般形式示出了模式信号。切换和比较组件N200的信号和组件N110、N120、N130、N140、N141、N142、N143、N14n、N160、N161、N162、N163、N16n具有与在图5中的切换和比较组件N100中相同的意义。除此之外，在该图中画出了模式信号N150和错误信号N170。可选的错误信号由收集错误信号的错误电路逻辑N130生成，并且是单个错误信号的直接转发或者是包含在其中的错误信息的捆绑(Buendelung)。模式信号N150是可选的，但是它在该组件之外的使用可以在许多地方有利地被使用。切换逻辑N110(即上述函数)和处理逻辑(即针对每一个输出信号、也即针对每一个函数值对比较运算的确定)的信息的组合是模式信息，并且该模式信息确定模式。该信息在一般情况下当然是多值的，即不能只通过一个逻辑位来表示。在所给定的实施方案中，并不是所有理论上可设想的模式都是有意义的，将优选地限制所允许的模式的数量。于是模式信号向外部提供相关的模式信息。硬件实施方案优选地被示出，使得可以配置外部可见的模式信号。优选地同样可配置地构成处理逻辑和切换逻辑。优选地使这些配置互相协调。替代地，也可以仅仅或者补充地向外部给出模式信号的变化。这尤其是在双配置中具有优点。
以下主要说明具有两个执行单元的系统。在图1中示出了一种双处理器系统。如果双处理器系统处于性能模式下，则在不同的执行单元G140a和G140b上按照该模式计算不同的指令、程序段或程序。在此仅宽松地给出处理器之间的耦合。在此情况下，优选地通过调试支持单元G100a和G100b以及通过调试接口G120a和G120b来“调试”执行单元G140a和G140b。在此，通过调试接口G120a和调试支持单元G100a来“调试”执行单元G140a。通过调试接口G120b和调试支持单元G100b来“调试”执行单元G140b。这意味着，通过这些单元和通过其它没有画出的通信装置给在所谓的主机上执行的外部程序(所谓的“调试程序”)传送内部状态、尤其是执行单元的内部寄存器。这根据“调试”的特性在要“调试的”执行单元G140a、G140b上执行程序期间发生。根据“调试程序”的一般的作用方式，除了观察状态之外，调试程序此外还能够通过接口G120a和G120b以及调试支持单元G100a和G100b来改变要“调试的”执行单元G140a和G140b的内部状态，停止这些执行单元G140a和G140b，或在停止之后也重新启动这些执行单元G140a和G140b。
在比较模式下，执行单元G140a和G140b在一种优选的变型方案中时钟同步地或以所定义的时钟偏移来处理相同的指令。按照比较模式来比较执行单元G140a和G140b的输出信号。在这些信号有差别时识别出错误。如果在该模式下通过调试支持单元G100a和G100b中的一个来实现内部状态的改变或执行单元G140a和G140b的停止，则由(图中没有示出的)比较器识别错误。在此情况下，优选地通过调试支持单元G110和调试接口G130a和G130b来实现执行单元G140a和G140b的调试。在此，由调试支持单元G110通过调试接口G130a来“调试”执行单元G140a，以及通过调试接口G130b来“调试”执行单元G140b。为此调试支持单元G110能够同时显示两个执行单元G140a和G140b的状态。它也可以同时改变状态，停止或重新启动执行单元。在此情况下，执行单元G140a和G140b即使在出于调试原因的干预的情况下也同步地运行，使得不产生比较器所识别的差别。
因此该建议所基于的方案思想在于，在运行中可以在性能模式和比较模式之间进行切换的双处理器系统是三个要分开“调试的”单元。在此，在性能模式下应将执行单元G140a和G140b看作分离的执行单元，在比较模式下应将这两个执行单元的同步的运行作为一个逻辑执行单元G150来对待。按照该方案，将分离的调试支持单元G110用于该逻辑执行单元G150。在此，该调试支持单元G110为此能够同时通过调试接口G130a和G130b来影响两个物理执行单元G140a和G140b，并将这些执行单元G140a和G140b的状态提供给外部程序(“调试程序”)。
在图1的实例的一般化中，也可以将执行单元G140a和G140b中的每一个实施为一个组件，该组件包含多个固定地互相连接并且在某种模式(例如比较模式)下互相合作的执行单元。该组件在输入和输出信号方面原则上与执行单元没有区别，而是必要时仅仅输出附加的信号、例如错误信号或多个状态信号，并且可能具有用于测试目的的附加的输入信号。这种组件在所有以下的变型方案中也可以代替执行单元。
在如在图2、图3、图4中所示出的扩展方案中，除了调试支持单元G110之外，建议一种调试支持管理单元G170。图2在此示出一般情况，在图3中详细示出在性能模式下的特征，在图4中详细示出在比较模式下的特征。
调试支持管理单元G170通过硬件根据系统的工作模式来确保，只使用在该模式下也能够有意义地被使用的调试支持单元。调试支持管理单元G170为此使用由切换和比较单元G200(相当于图6中的N200)所提供的核模式信号G180(相当于图6中的N150)。
在一种优选的实施方案中，调试支持管理单元G170在性能模式下只允许“调试”执行单元G140a和G140b。为此，它使用调试支持单元G100a和G100b以及调试接口G120a、G190a和G120b、G190b。
而在比较模式下调试支持管理单元G170允许只通过调试支持单元G110来“调试”逻辑执行单元G150。逻辑执行单元G150在此由执行单元G140a和G140b组成。调试支持单元G110在此只将调试接口G160和G190a用于调试执行单元G140a，并且它只将调试接口G160和G190b用于调试执行单元G140b。
针对所建议的多处理器系统，建议一种调试机制和一种调试硬件，该硬件能够实现按照由模式(性能模式或比较模式)产生的要求来调试执行单元。已知的是执行单元总是互相分开地执行不同任务的SMP系统的调试解决方案，同样已知的是在纯比较模式下的系统的解决方案。
在此，这里所说明的发明通过以下方式区别于现有技术，即，使调试机制和调试硬件与在运行中执行单元在性能模式和比较模式之间的切换相匹配。
Claims (20)
1.用于分析具有多个执行单元的计算机系统中的进程的设备，该多个执行单元在所述计算机系统中在至少两种不同模式下是可配置的，其中至少两个执行单元在作为第一模式的性能模式下工作，并且设置有作为比较模式的至少一种第二模式，并且将分析单元、尤其是调试支持单元用于分析所有执行单元中的状态和进程，其特征在于，所述设备包含比在性能模式下互相独立地工作的执行单元的最大数量更多的至少一个分析单元。
2.按照权利要求1的设备，其特征在于，在至少一种第一模式下不与另外的执行单元在比较模式下合作的所有执行单元分别被分配分析单元，该分析单元能够观察和/或影响该执行单元中的状态和进程。
3.按照权利要求1的设备，其特征在于，所述设备被构造，使得在所述计算机系统的至少一种第二模式下至少两个执行单元作为临时的子系统在比较模式下合作，并且该子系统被分配另外的分析单元，该另外的分析单元能够观察和/或影响该子系统中的状态和进程。
4.按照权利要求1至3之一的设备，其特征在于，所述设备被构造，使得通过至少一个模式信号、尤其是核模式信号来实现至少一个分析单元的活动的切换。
5.按照权利要求1至3之一的设备，其特征在于，所述设备被构造，使得通过至少一个分析单元的控制信号来实现至少一个另外的分析单元的活动的切换。
6.按照权利要求3的设备，其特征在于，所述设备被构造，使得通过所述分析单元可以同步地观察和影响在比较模式下合作的子系统的所有执行单元的状态和进程。
7.按照权利要求1至3之一的设备，其特征在于，包含有附加的装置，这些装置能够根据所述计算机系统的运行模式和/或另外的能预先给定的条件实现分析单元的激活和/或去激活。
8.按照权利要求3的设备，其特征在于，所述设备被构造，使得在子系统的比较模式下被分配给所述子系统的分析单元是激活的，而被分配给所述子系统的执行单元的分析单元是未激活的。
9.按照权利要求4或5的设备，其特征在于，能够由至少一个分析单元附加地影响执行单元和/或比较装置的状态或各个输入信号，并且能够由该分析单元或另外的分析单元观察这些受影响的单元的状态或输出信号。
10.具有按照权利要求1至9之一的设备的计算机系统。
11.用于分析具有多个执行单元的计算机系统中的进程的方法，该多个执行单元在所述计算机系统中在至少两种不同模式下是可配置的，其中至少两个执行单元在作为第一模式的性能模式下工作，并且设置有作为比较模式的至少一种第二模式，并且将分析单元、尤其是调试支持单元用于观察和/或影响所有执行单元中的状态和进程，其特征在于，所述设备包含比在性能模式下互相独立地工作的执行单元的最大数量更多的至少一个分析单元，其中所述分析单元能够观察和/或影响执行单元中的状态和进程。
12.按照权利要求11的方法，其特征在于，在至少一种第一模式下不与另外的执行单元在比较模式下合作的所有执行单元分别被分配分析单元，该分析单元能够观察和/或影响该执行单元中的状态和进程。
13.按照权利要求11的方法，其特征在于，在所述计算机系统的至少一种第二模式下至少两个执行单元作为临时的子系统在比较模式下合作，并且该子系统被分配另外的分析单元，该另外的分析单元能够观察和/或影响该子系统中的状态和进程。
14.按照权利要求11至13之一的方法，其特征在于，通过至少一个模式信号、尤其是核模式信号来实现至少一个分析单元的活动的切换。
15.按照权利要求11至13之一的方法，其特征在于，通过至少一个分析单元的控制信号来实现至少一个另外的分析单元的活动的切换。
16.按照权利要求13的方法，其特征在于，通过所述分析单元同步地实现在比较模式下合作的子系统的所有执行单元的状态和进程的观察和/或影响。
17.按照权利要求11至13之一的方法，其特征在于，根据所述计算机系统的运行模式和/或另外的能预先给定的条件进行分析单元的激活和/或去激活。
18.按照权利要求17的方法，其特征在于，通过以硬件实施的装置来实现所述激活和/或去激活，其中这些装置是所述计算机系统的部分。
19.按照权利要求13的方法，其特征在于，在子系统的比较模式下，被分配给所述子系统的分析单元是激活的，而被分配给所述子系统的执行单元的分析单元是未激活的。
20.按照权利要求14或15的方法，其特征在于，附加地由至少一个分析单元来影响执行单元和/或比较装置的状态或各个输入信号，并且能够由该分析单元或另外的分析单元来观察这些受影响的单元的状态或输出信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200510037232 DE102005037232A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zur Analyse von Abläufen in einem Rechnersystem mit mehreren Ausführungseinheiten |
| DE102005037232.5 | 2005-08-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101243411A true CN101243411A (zh) | 2008-08-13 |
Family
ID=37114444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800294530A Pending CN101243411A (zh) | 2005-08-08 | 2006-07-26 | 分析具有多个执行单元的计算机系统中的进程的方法和设备 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1917596A1 (zh) |
| JP (1) | JP2009506408A (zh) |
| CN (1) | CN101243411A (zh) |
| DE (1) | DE102005037232A1 (zh) |
| WO (1) | WO2007017388A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012034395A1 (zh) * | 2010-09-15 | 2012-03-22 | 青岛海信移动通信技术股份有限公司 | 一种代码调试的方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010117813A (ja) * | 2008-11-12 | 2010-05-27 | Nec Electronics Corp | デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4129614C2 (de) * | 1990-09-07 | 2002-03-21 | Hitachi Ltd | System und Verfahren zur Datenverarbeitung |
| JPH07113912B2 (ja) * | 1991-05-31 | 1995-12-06 | 富士ゼロックス株式会社 | 分散型情報処理システムのデバッグ方式 |
| JPH05257710A (ja) * | 1991-08-12 | 1993-10-08 | Advanced Micro Devicds Inc | 内部実行パラメータを与えるためのシステムおよびプロセッサによって実行されるべき命令を検証するための配列 |
| JPH0934736A (ja) * | 1995-07-19 | 1997-02-07 | Nec Corp | 動作切替えコントローラ |
| US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
| JP2008518298A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 複数のコンポーネントを有する計算機システムで信号を生成するための方法および装置 |
-
2005
- 2005-08-08 DE DE200510037232 patent/DE102005037232A1/de not_active Withdrawn
-
2006
- 2006-07-26 EP EP06777995A patent/EP1917596A1/de not_active Ceased
- 2006-07-26 JP JP2008525523A patent/JP2009506408A/ja active Pending
- 2006-07-26 WO PCT/EP2006/064694 patent/WO2007017388A1/de active Application Filing
- 2006-07-26 CN CNA2006800294530A patent/CN101243411A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012034395A1 (zh) * | 2010-09-15 | 2012-03-22 | 青岛海信移动通信技术股份有限公司 | 一种代码调试的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005037232A1 (de) | 2007-02-15 |
| EP1917596A1 (de) | 2008-05-07 |
| WO2007017388A1 (de) | 2007-02-15 |
| JP2009506408A (ja) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gizopoulos et al. | Architectures for online error detection and recovery in multicore processors | |
| CN100538654C (zh) | 在具有多个组件的计算机系统中产生模式信号的方法和设备 | |
| CN100520730C (zh) | 在具有至少两个执行单元的计算机系统中对程序代码的执行进行分离的方法和设备 | |
| CN101120320A (zh) | 在具有至少两个执行单元的计算机系统中进行模式转换的设备和方法 | |
| Saxena et al. | Dependable computing and online testing in adaptive and configurable systems | |
| JPH0683663A (ja) | マルチプロセッサ・コンピュータ・システム | |
| CN101048730A (zh) | 在具有至少两个执行单元的计算机系统中进行转换的方法和设备 | |
| Grosso et al. | An on-line fault detection technique based on embedded debug features | |
| Abdel-Majeed et al. | Warped-re: Low-cost error detection and correction in gpus | |
| Di Carlo et al. | Microprocessor fault-tolerance via on-the-fly partial reconfiguration | |
| Ferreira et al. | Low latency reconfiguration mechanism for fine-grained processor internal functional units | |
| Kempf et al. | An adaptive lockstep architecture for mixed-criticality systems | |
| US20070067677A1 (en) | Program-controlled unit and method | |
| CN101243411A (zh) | 分析具有多个执行单元的计算机系统中的进程的方法和设备 | |
| Simevski et al. | Investigating core-level N-modular redundancy in multiprocessors | |
| Rotta et al. | Real-time dynamic hardware reconfiguration for processors with redundant functional units | |
| Condia et al. | A dynamic reconfiguration mechanism to increase the reliability of GPGPUs | |
| Cherezova et al. | Understanding fault-tolerance vulnerabilities in advanced SoC FPGAs for critical applications | |
| CN101048746A (zh) | 用于评价具有至少两个执行单元的计算机系统的信号的方法和设备 | |
| Han et al. | Software-level approaches for tolerating transient faults in a coarse-grainedreconfigurable architecture | |
| Szurman et al. | Coarse-grained TMR soft-core processor fault tolerance methods and state synchronization for run-time fault recovery | |
| CN101048743A (zh) | 在具有至少两个执行单元的计算机系统中进行转换的方法和设备 | |
| Dörflinger et al. | A framework for fault tolerance in RISC-V | |
| Sakata et al. | A cost-effective dependable microcontroller architecture with instruction-level rollback for soft error recovery | |
| dos Santos et al. | Evaluating the efficiency of using TMR in the high-level synthesis design flow of SRAM-based FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |