CN101242195B - 一种扩频码跟踪环路的构成及其运行方法 - Google Patents

Abstract

一种扩频码跟踪环路的构成及其运行方法，属于通信技术领域，该跟踪环路由三部分组成，它们是码鉴相器、环路滤波器以及码环数控振荡器，将本地信号与输入信号在相位上取得同步；所述码鉴相器将输入信号与本地信号进行相乘和累加处理获并取相位延迟量τ的准线性函数值；所述环路滤波器是将码鉴相器得到的相位差进行滤波；所述码环数控振荡器是利用滤波器的输出调整本地码的频率以改变本地码相位，从而使本地信号相位逐渐接近输入信号相位。本发明的扩频码跟踪环路，具有配置灵活，抵抗热噪声测量误差和多径测量误差能力强等特点。

Description

一种扩频码跟踪环路的构成及其运行方法

技术领域

本发明属于通信技术领域，特别涉及到在扩频通信中当扩频符号使用Manchester码时，接收机中的一种扩频码跟踪环路的构成及其运行方法。

背景技术

绝大多数的扩频通信系统使用的信号采用矩形的扩频符号，但在卫星导航领域中，例如在下一代的GPS以及欧洲的全球导航卫星系统——Galileo中，一些信号使用了Manchester码作为扩频符号。因为使用Manchester码作为扩频符号的信号比使用通常的BPSK调制的信号具有更好的频谱分离特性，所以这种信号可以提高频谱利用率，减少对同一频点其它信号的干扰。而且这种信号的均方根带宽比同样码速率的BPSK信号更宽，所以使用这种信号作为测距信号可以获得更高的测量精度。正是这些优异的特性使得该信号被越来越多地用在新一代的卫星导航系统中。

但是，使用Manchester码作为扩频符号的信号在具有上述优势的同时也存在一些缺陷。这种扩频信号的自相关函数的包络呈锯齿状，在正负一个码片的延迟范围内有三个峰值和两个过零点。在理想情况下，码同步过程中应保证码跟踪环锁定在自相关函数的主峰上。如果码跟踪环路使用原来为采用矩形扩频符号的扩频信号所设计的延迟锁定环(DLL)，则在对使用Manchester码作为扩频符号的信号进行跟踪时，有较大的概率使环路锁定在自相关函数的一个幅度较小的边峰上。由于边峰的高度只有主峰的1/2，这会使送入数据解调器的积分值出现3dB的能量损失影响的数据解调的误码率，同时跟踪精度也会下降。不仅如此，误锁在边峰上也会使码测距结果有一个固有的偏差，其长度约为0.5个扩频符号长度，以Galileo系统中使用了Manchester码作为扩频符号的E1公共服务信号为例，这个固有偏差长度为293米，这将严重影响系统最终的定位正确性。由于上述问题的根源在于跟踪环无法判断是锁在主峰上还是边峰上，这个问题被称为多峰模糊问题。

在现有技术中，解决Manchester码符号扩频码跟踪中的多峰模糊问题主要有三类方法：

1.BPSK-like法：将Manchester码作为扩频符号的信号在频域上的上下边带近似看作是两个BPSK调制的扩频信号，对其分别处理，使其相关函数不再具有多峰特性。每个边带的信号经过滤波单独提取出来与本地使用NRZ扩频码形的扩频信号作相关，相关函数没有了多峰模糊度，这种方法最大的优势在于鉴相范围宽，而且减小了处理的带宽，因此采样点数可以减少，抗干扰能力强，当检测到一个边带遭受窄带干扰，可以只使用另一个边带进行处理。这种方法的缺点在于复杂度较高，输入信号与本地信号都需要滤波，而且双边带处理需要6个复相关器(12实)，单边带处理虽然相关器数能减一半，但又有3dB能量损失，降低了性能。更主要的是这样处理实际上减小了相关峰的陡峭程度，对应在频域上是减小了信号的均方根带宽，由TOA测量的理论可知，此时的跟踪精度距信号本身所提供的性能界有所下降。

2.Bump-jumping法：在接收机中增加监控装置，使得码跟踪环一旦误锁在边峰上可以及时发现并改正。这种方法实现简单，最重要的是它直接跟踪信号的主峰，因此在锁定正确峰值的时候其可以发挥出使用Manchester码的扩频信号跟踪精度高的优势。其缺点在于由于采用比较主峰和边峰大小的方法来确定当前跟踪的是哪个峰，因此在低信噪比下其误跟踪的概率很大，并且由于使用了计数器来进行多次判决保证一定的虚警率，这种方法从错误中恢复的速度较慢，在一些对精确测量的连续性要求较高的应用有限制。

3.改变本地信号格式，不再使用与输入信号相同的扩频码形，而是寻找一种新的扩频码形，使得本地信号与输入信号的相关函数不再具有多峰特性。这种思路已有若干方法被提出，但这些现有方法都存在抗多径性能差、能量衰减大等缺点。

发明内容

本发明需要解决的技术问题，是使用Manchester码作为扩频符号的扩频信号码同步中的多峰模糊问题。针对现有的几种方法都存在不同缺陷，或是复杂程度高，能量损耗大，降低了性能；或是虽复杂程度不高，但在低信噪比下，该跟踪的错误概率很大，而且从错误中恢复的速度较慢，不适合要求连续性高的精确测量。为了克服现有几种方法中存在的这些不足之处，就需要重新研究一种解决多峰模糊问题的方法，本发明的目的是提供一种扩频码跟踪环路的构成及其运行方法，即提供一种扩频码同步装置。只要扩频码的码形使用Manchester码，接收机中都可以使用本发明进行伪随机码的同步以及码相位的测量，比传统方法提高测量精度，并且环路的抗多径能力显著增强。

为了实现本发明的目的，所采取的技术方案如下：一种扩频码跟踪环路，其特征在于，该跟踪环路由三部分组成，它们是码鉴相器、环路滤波器以及码环数控振荡器，将本地信号与输入信号在相位上取得同步；所述码鉴相器的构成包含有以下部分，一个扩频序列生成器，它连接有两路分支，一路沿超前序列行进；通过并列的超前支路第一和第二开关连接着超前支路第一至第四个乘法器，再依次分别连接到各对应的超前支路1至4个累加器，然后汇总到伪相关函数生成器1和平方器1，其中所述伪相关函数生成器的结构中含有六个两输入加法器，一个三输入减法器，六个放大器及三个包络运算模块，；另一路沿滞后序列行进：它完全镜像重复于超前序列，通过并列的滞后支路第一和第二开关连接着滞后支路第一至第四个乘法器，再依次分别连接到各对应的滞后支路4个累加器，然后汇总到伪相关函数生成器2和平方器2，最后再由平方器1和平方器2同步进入减法器；该码鉴相器将输入信号与本地信号进行相乘和累加处理获取相位差值τ；所述环路滤波器是将码鉴相器得到的相位差进行滤波；所述码环数控振荡器是利用滤波器的输出调整本地码的频率以改变本地码相位，从而使本地信号相位逐渐接近输入信号相位。

其中，码鉴相器含有：扩频序列生成器，超前支路第一和第二开关，超前支路第一至第四个乘法器，超前支路1至4个累加器，伪相关函数生成器，平方器，滞后支路第一、第二开关，滞后支路第一至第四个乘法器，滞后支路4个累加器，伪相关函数生成器，平方器，减法器；

扩频码信号运行，所经过的途径是输入信号通过与载波数控振荡器所产生的余弦信号相乘，剥去了载波，下变频到基带，成为基带同向支路信号，送入超前支路第一乘法器第一输入端、超前支路第二乘法器第一输入端、滞后支路第一乘法器第一输入端、滞后支路第二乘法器第一输入端；输入信号通过与载波数控振荡器所产生的正弦信号相乘，剥去了载波，下变频到基带，成为基带正交支路信号，与超前支路第三乘法器第一输入端、超前支路第四乘法器第一输入端、滞后支路第三乘法器第一输入端、滞后支路第四乘法器第一输入端相连；

扩频序列生成器产生相位彼此相差ΔT的两路扩频信号，这两个序列的扩频图样与输入信号的扩频图样相同，其中相位较早的称为超前序列，相位较迟的称为滞后序列；

超前序列信号同时送入超前支路第一数字开关的输入端和超前支路第二数字开关的输入端；超前支路第一数字开关的输出端(A)连接超前支路第一乘法器的第二输入端，输出端(B)连接超前支路第二乘法器的第二输入端，超前支路第二数字开关的输出端(A)连接超前支路第三乘法器的第二输入端，输出端(B)连接超前支路第四乘法器的第二输入端；

超前支路第一数字开关和第二数字开关随着扩频序列生成器的输出值切换，在超前序列信号产生一个扩频码片的前1/2的时刻，这两个开关同时将输入端与A输出端导通，而与输出端(B)断开，在超前序列信号产生一个扩频码片的后1/2的时刻，这两个开关同时将输入端与输出端(B)导通，而与输出端(A)断开；

超前支路累加器进行时间长度为T的累加-清零运算，其中T可以取本地生成的扩频序列的周期，累加结果送入伪相关函数生成器的输入端(C)；超前支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器的输入端(D)；超前支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器的输入端(E)；超前支路累加器4进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器的输入端(F)；伪相关函数生成器的输出值经过一个平方器进行平方运算后，送入减法器的被减数输入端；

滞后序列信号同时送入滞后支路第一数字开关的输入端和滞后支路第二数字开关的输入端；滞后支路第一数字开关的输出端(A)连接滞后支路第三乘法器的第二输入端，输出端(B)连接滞后支路第四乘法器的第二输入端，滞后支路第二数字开关的输出端(A)连接滞后支路第一乘法器的第二输入端，输出端(B)连接滞后支路第二乘法器的第二输入端；

滞后支路第一数字开关和第二数字开关随着扩频序列生成器的输出值切换，在滞后序列信号产生一个扩频码片的前1/2的时刻，这两个开关同时将输入端与A输出端导通，而与输出端(B)断开，在滞后序列信号产生一个扩频码片的后1/2的时刻，这两个开关同时将输入端与输出端(B)导通，而与输出端(A)断开；

滞后支路累加器1进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的输入端(C)；滞后支路累加器2进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的输入端(D)；滞后支路累加器3进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的输入端(E)；滞后支路累加器4进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的输入端(F)；伪相关函数生成器2的输出值经过一个平方器进行平方运算后，送入减法器的减数输入端；

减法器的输出送入环路滤波器；经过滤波后控制码环数控振荡器实时改变扩频序列生成器的码速率；

所述伪相关函数生成器所含的六个两输入加法器，分别是第一加法器(D₁)、第二加法器(D₂)、第三加法器(D₃)、第四加法器(D₄)、第五加法器(D₅)、第六加法器(D₆)，一个三输入减法器(D₇)；各加法器交叉连接着六个放大器，及3个包罗运算模块，其中第一放大器(A₁)、第二放大器(A₂)、第四放大器(A₄)、第五放大器(A₅)的放大增益为x，第三放大器(A₃)、第六放大器(A₆)的放大增益为1+x，其中x是0到1之间的实数，包含0在内；所述的三个包络运算模块包含在伪相关函数生成器中，它们分别是第一包络运算模块(M₁)、第二包络运算模块(M₂)、第三包络运算模块(M₃)，包络运算模块将两个输入量各自平方后相加，之后再开方作为输出；

各端口的具体连接方法是：所述第一加法器(D₁)的第一输入端与伪相关函数生成器1的第一输入端(C)相连，同时与第一放大器(A₁)的输入端以及第二加法器(D₂)的第一输入端相连，第一加法器(D₁)的第二输入端与伪相关函数生成器1的第二输入端(D)相连，同时与第二放大器(A₂)的输入端以及第三加法器(D₃)的第二输入端相连，第二加法器(D₂)的第二输入端与第二放大器(A₂)的输出端相连接，第三加法器(D₃)的第一输入端与第一放大器(A₁)的输出端相连接，第一加法器(D₁)的输出端连接到第三放大器(A₃)的输入端，第三放大器(A₃)的输出端连接到第二包络运算模块(M₂)的第一输入端，第一包络运算模块(M₁)的第一输入端与第二加法器(D₂)的输出相连，第三加法器(D₃)的输出端与第三包络运算模块(M₃)的第一输入端相连；第四加法器(D₄)的第一输入端与伪相关函数生成器2的第二输入端(E)相连，同时与第四放大器(A₄)的输入端以及第五加法器(D₅)的第一输入端相连，第四加法器(D₄)的第二输入端与伪相关函数生成器2的第三输入端(F)相连，同时与第五放大器(A₅)的输入端以及第六加法器(D₆)的第二输入端相连，第五加法器(D₅)的第二输入端与第五放大器(A₅)的输出端相连接，第六加法器(D₆)的第一输入端与第四放大器(A₄)的输出端相连接，第四加法器(D₄)的输出端连接到第六放大器(A₆)的输入端，第六放大器(A₆)的输出端连接到第二包络运算模块(M₂)的第二输入端，第三包络运算模块(M₃)的第二输入端与第二加法器(D₂)的输出相连，第五加法器(D₅)的输出端与第一包络运算模块(M₁)的第二输入端相连；在三输入减法器(D₇)中，第一包络运算模块(M₁)的输出和第三包络运算模块(M₃)的输出相加，减去第二包络运算模块(M₂)的输出；三输入减法器(D₇)的输出连接到伪相关函数生成器外的平方器。

本发明的有益效果是，本发明的扩频码跟踪环路，具有配置灵活，抵抗热噪声测量误差和多径测量误差能力强等特点。

附图说明

图1为Manchester扩频符号(a)和矩形扩频符号(b)；

图2为采用矩形扩频符号和Manchester扩频符号的扩频信号波形示意图；

图3为本发明采用的两种扩频符号(a)本地码型1，(b)本地码型2；

图4为本发明的扩频码跟踪环路结构组成图；

图5为本发明的伪相关函数生成器组成图；

图6为本发明与传统方法的多径性能比较；

具体实施方式

参照图1，表示Manchester扩频符号(a)和矩形扩频符号(b)，如图1(b)所示，绝大多数传统的扩频信号使用了矩形的扩频符号。参照图2，表示采用矩形扩频符号和Manchester扩频符号的扩频信号波形示意图，卫星导航领域有些测距信号使用了Manchester码作为扩频符号，Manchester扩频符号的形状如图1(a)所示，是一个周期的方波。这就使得同样的扩频序列，当调制上不同的扩频符号，最终的扩频信号波形有很大差别。图2(b)和(c)给出了针对同一组扩频序列，使用矩形扩频符号和Manchester扩频符号最终的波形。

在本发明中，接收机的扩频序列生成器产生与输入信号相同的扩频序列，但使用的扩频符号既不使用矩形符号也不使用Manchester符号，而是如图3(a)和(b)所示的扩频符号，称为扩频符号1和扩频符号2。这两种扩频符号互相对称，其中扩频符号1在前1/2个码片宽度时幅度为1，而在后1/2个码片宽度时幅度为0，扩频符号2则在前1/2个码片宽度时幅度为0，而在后1/2个码片宽度时幅度为1。

将接收机产生的使用扩频符号1和扩频符号2的扩频信号与输入信号相乘并送入累加器分别计算互相关函数。相干积分器的输出分别为R₁(τ)和R₂(τ)。之后在伪相关函数生成器中对R₁(τ)和R₂(τ)作如下处理：

E_D(τ)＝|xR₁(τ)+R₂(τ)|+|R₁(τ)+xR₂(τ)|-(1+x)|R₁(τ)+R₂(τ)|

这里的E_D(τ)称为伪相关函数。本发明中将使用它代替传统跟踪环中的自相关函数。这个伪相关函数有一个可变参数x。x是0到1之间的实数，取值范围不包括1。在x的有效取值范围内，本发明的扩频码跟踪环路都可以实现Manchester符号调制扩频信号的无模糊跟踪，即解决了多峰模糊问题。改变x的取值，可以改变跟踪环路的抗多径性能与热噪声性能，同时也会改变跟踪环路的动态范围。

与传统的延迟锁定环一样，接收机同时产生超前和滞后两路扩频码，但有所不同的是，本发明是将这两路分别的伪相关函数(而不是自相关函数)平方相减作为反馈信号送入环路滤波器。

参照图4，表示本发明扩频码跟踪环路结构组成图，由3部分组成，图中码鉴相器为1′，环路滤波器2′、码数控振荡器3′的内部结构采用经典实现形式，并非本发明的创新点。

码数控振荡器所驱动的扩频序列发生器内部结构随所处理的扩频序列结构不同而发生变化。接收机内部的扩频序列发生器所产生的扩频序列应与系统中输入信号的扩频序列产生方式相同，具体产生方式由输入信号的设计决定。

扩频符号1与扩频符号2的调制器，可以使用一组双向开关实现。在一个扩频码片的前1/2时间内开关接通A路，断开B路，此时扩频符号1对应的累加器可以对输入信号进行累加，对应于扩频符号1此时值为1，而扩频符号2对应的累加器此时没有数据送入，等同于扩频符号2此时值为0。在扩频码片的后1/2时间内，开关倒向B路，断开A路，实现了扩频符号1和2在后1/2码片内的取值。这样的实现方式易于由逻辑电路完成，相乘和累加的操作可以很容易在一块专用集成电路或FPGA中实现。当计算速度允许的情况下，这部分也可以在微处理器中由软件实现。

参照图5，表示伪相关函数生成器。使用0≤x＜1的全部x取值，可以根据不同的应用环境在测量精度(对热噪声测量误差以及多径测量误差的抵抗能力)与鉴相范围(直接影响到对动态应力误差的容忍能力)之间权衡。在选取x的值的时候要注意的是，超前与滞后序列之间的相位延迟ΔT必须小于(1-x)T_c/(4-2x)，其中T_c是一个扩频码片的时间长度。而码跟踪环的线性范围在±ΔT之间。因此，x取值越接近于1，抗多径和热噪声能力越强，但同时动态范围越窄。当接收机工作在动态不大的环境下，可以增加x值已获得更高的测量精度；当接收机的工作环境动态加剧时，可以减小x值换取更宽的线性范围以抵御动态应力的影响。伪相关函数生成器可由可以在环路运行过程中实时改变x取值，从而有一定的环境适应能力。伪相关函数生成器可以由硬件电路搭建而成，不过推荐的实现方式是在微处理器中由软件实现。由于软件无线电的普及，同一装置由硬件或软件实现的方式已经非常灵活。本发明中的码跟踪环路既可完全由硬件电路构成，也可在通用数字信号处理器上实现，甚至由硬件与软件协作构成。

下面的一个实例说明了本发明优异的抗多径性能。为了比较各种技术的抗多径性能，这里使用一种最为常用的场景，即，一个直达路径与一个反射路径叠加，反射路径具有随机相位，但相对于直达路径的幅度衰减被指定为-5dB。实验对象选取Galileo系统中所使用的BOC(1，1)信号，这是一个扩频符号使用了Manchester码的扩频信号，它的码速率是1.023Mchips/s，该信号在进入接收机后进行了单边带宽6MHz的滤波。

参照图6，给出了采用不同的码跟踪设备对该信号进行跟踪的跟踪误差最大包络值随反射路径的相对延迟的变化。参与比较的设备包括：本发明的码跟踪环路，x分别取0和0.3；采用Bump-jumping技术的跟踪设备；以及采用BPSK-like技术的跟踪设备。在图6中，Bump-jumping技术的跟踪误差最大包络值处于图中BOC(1，1)箭头所指的位置，BPSK-like技术的跟踪误差最大包络值位于图中BPSK-R(1)箭头所指的位置，而本发明取两个不同参数时的跟踪误差最大包络值也在图中予以标注。

可以看到，采用本发明的码跟踪环路，在x＝0时，反射路径如果比直达路径晚到达接收机0.25个码片长度(约为0.244微秒)则对跟踪产生的影响已经可以忽略。而此时采用其它技术跟踪，反射路径造成的影响要剧烈得多。如果增加x，抗多径性能还可以进一步改善。

Claims (3)

1.一种扩频码跟踪环路，其特征在于，该跟踪环路由三部分组成，它们是码鉴相器、环路滤波器以及码环数控振荡器，将本地信号与输入信号在相位上取得同步；所述码鉴相器的构成包含有以下部分，一个扩频序列生成器，它连接有两路分支，一路沿超前序列行进；通过并列的超前支路第一和第二开关连接着超前支路第一至第四个乘法器，再依次分别连接到各对应的超前支路1至4个累加器，然后汇总到伪相关函数生成器1和平方器1，其中所述伪相关函数生成器的结构中含有六个两输入加法器，一个三输入减法器，六个放大器及三个包络运算模块；另一路沿滞后序列行进：它完全镜像重复于超前序列，通过并列的滞后支路第一和第二开关连接着滞后支路第一至第四个乘法器，再依次分别连接到各对应的滞后支路4个累加器，然后汇总到伪相关函数生成器2和平方器2，最后再由平方器1和平方器2同步进入减法器；该码鉴相器将输入信号与本地信号进行相乘和累加处理获取相位差值τ；所述环路滤波器是将码鉴相器得到的相位差进行滤波；所述码环数控振荡器是利用滤波器的输出调整本地码的频率以改变本地码相位，从而使本地信号相位逐渐接近输入信号相位。

2.根据权利要求1所述的扩频码跟踪环路，其特征在于，所述伪相关函数生成器所含的六个两输入加法器，分别是第一加法器(D₁)、第二加法器(D₂)、第三加法器(D₃)、第四加法器(D₄)、第五加法器(D₅)、第六加法器(D₆)，一个三输入减法器(D₇)；各加法器交叉连接着六个放大器，及3个包络运算模块，其中第一放大器(A₁)、第二放大器(A₂)、第四放大器(A₄)、第五放大器(A₅)的放大增益为x，第三放大器(A₃)、第六放大器(A₆)的放大增益为1+x，其中x是0到1之间的实数，包含0在内；所述的三个包络运算模块包含在伪相关函数生成器中，它们分别是第一包络运算模块(M₁)、第二包络运算模块(M₂)、第三包络运算模块(M₃)，包络运算模块将两个输入量各自平方后相加，之后再开方作为输出；各端口的具体连接方法是：所述第一加法器(D₁)的第一输入端与伪相关函数生成器的第一输入端(C)相连，同时与第一放大器(A₁)的输入端以及第二加法器(D₂)的第一输入端相连，第一加法器(D₁)的第二输入端与伪相关函数生成器的第二输入端(D)相连，同时与第二放大器(A₂)的输入端 以及第三加法器(D₃)的第二输入端相连，第二加法器(D₂)的第二输入端与第二放大器(A₂)的输出端相连接，第三加法器(D₃)的第一输入端与第一放大器(A₁)的输出端相连接，第一加法器(D₁)的输出端连接到第三放大器(A₃)的输入端，第三放大器(A₃)的输出端连接到第二包络运算模块(M₂)的第一输入端，第一包络运算模块(M₁)的第一输入端与第二加法器(D₂)的输出相连，第三加法器(D₃)的输出端与第三包络运算模块(M₃)的第一输入端相连；第四加法器(D₄)的第一输入端与伪相关函数生成器的第三输入端(E)相连，同时与第四放大器(A₄)的输入端以及第五加法器(D₅)的第一输入端相连，第四加法器(D₄)的第二输入端与伪相关函数生成器的第四输入端(F)相连，同时与第五放大器(A₅)的输入端以及第六加法器(D₆)的第二输入端相连，第五加法器(D₅)的第二输入端与第五放大器(A₅)的输出端相连接，第六加法器(D₆)的第一输入端与第四放大器(A₄)的输出端相连接，第四加法器(D₄)的输出端连接到第六放大器(A₆)的输入端，第六放大器(A₆)的输出端连接到第二包络运算模块(M₂)的第二输入端，第三包络运算模块(M₃)的第六输入端与第二加法器(D₂)的输出相连，第五加法器(D₅)的输出端与第一包络运算模块(M₁)的第二输入端相连；在三输入减法器(D₇)中，第一包络运算模块(M₁)的输出和第三包络运算模块(M₃)的输出相加，减去第二包络运算模块(M₂)的输出；三输入减法器(D₇)的输出连接到伪相关函数生成器外的平方器。

3.一种扩频码信号在权利要求1所述的跟踪环路中的运行方法，其特征在于，所运行的跟踪环路由码鉴相器、环路滤波器以及码环数控振荡器这三部分组成，该运行方法将本地信号与输入信号在相位上取得同步，所述输入信号通过与载波数控振荡器所产生的余弦信号相乘，剥去了载波，下变频到基带，成为基带同向支路信号，送入超前支路第一乘法器第一输入端、超前支路第二乘法器第一输入端、滞后支路第一乘法器第一输入端、滞后支路第二乘法器第一输入端；输入信号通过与载波数控振荡器所产生的正弦信号相乘，剥去了载波，下变频到基带，成为基带正交支路信号，与超前支路第三乘法器第一输入端、超前支路第四乘法器第一输入端、滞后支路第三乘法器第一输入端、滞后支路第四乘法器第一输入端相连；

扩频序列生成器产生相位彼此相差ΔT的两路扩频信号，这两个序列的扩频 图样与输入信号的扩频图样相同，其中相位较早的称为超前序列，相位较迟的称为滞后序列；

超前序列信号同时送入超前支路第一数字开关的输入端和超前支路第二数字开关的输入端；超前支路第一数字开关的第一输出端(A)连接超前支路第一乘法器的第二输入端，第二输出端(B)连接超前支路第二乘法器的第二输入端，超前支路第二数字开关的第一输出端(A)连接超前支路第三乘法器的第二输入端，第二输出端(B)连接超前支路第四乘法器的第二输入端；

超前支路第一数字开关和第二数字开关随着扩频序列生成器的输出值切换，在超前序列信号产生一个扩频码片的前1/2的时刻，这两个开关同时将输入端与第一输出端(A)导通，而与第二输出端(B)断开，在超前序列信号产生一个扩频码片的后1/2的时刻，这两个开关同时将输入端与第二输出端(B)导通，而与第一输出端(A)断开；

超前支路累加器1进行时间长度为T的累加-清零运算，其中T可以取本地生成的扩频序列的周期，累加结果送入伪相关函数生成器1的第一输入端(C)；超前支路累加器2进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器1的第二输入端(D)；超前支路累加器3进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器1的第三输入端(E)；超前支路累加器4进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器1的第四输入端(F)；伪相关函数生成器1的输出值经过一个平方器进行平方运算后，送入减法器的被减数输入端；

滞后序列信号同时送入滞后支路第一数字开关的输入端和滞后支路第二数字开关的输入端；滞后支路第一数字开关的第一输出端(A)连接滞后支路第三乘法器的第二输入端，第二输出端(B)连接滞后支路第四乘法器的第二输入端，滞后支路第二数字开关的第一输出端(A)连接滞后支路第一乘法器的第二输入端，第二输出端(B)连接滞后支路第二乘法器的第二输入端；

滞后支路第一数字开关和第二数字开关随着扩频序列生成器的输出值切换，在滞后序列信号产生一个扩频码片的前1/2的时刻，这两个开关同时将输入端与第一输出端(A)导通，而与第二输出端(B)断开，在滞后序列信号产生一个扩频码片的后1/2的时刻，这两个开关同时将输入端与第二输出端(B)导通，而与第一输出端(A)断开；

滞后支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函 数生成器2的第一输入端(C)；滞后支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的第二输入端(D)；滞后支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的第三输入端(E)；滞后支路累加器进行时间长度为T的累加-清零运算，累加结果送入伪相关函数生成器2的第四输入端(F)；伪相关函数生成器2的输出值经过一个平方器进行平方运算后，送入减法器的减数输入端。 

Images