CN101228696A - 模数转换器中的增益误差校正 - Google Patents

模数转换器中的增益误差校正 Download PDF

Info

Publication number
CN101228696A
CN101228696A CNA2006800266390A CN200680026639A CN101228696A CN 101228696 A CN101228696 A CN 101228696A CN A2006800266390 A CNA2006800266390 A CN A2006800266390A CN 200680026639 A CN200680026639 A CN 200680026639A CN 101228696 A CN101228696 A CN 101228696A
Authority
CN
China
Prior art keywords
switch
adc
coupled
error correction
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800266390A
Other languages
English (en)
Other versions
CN101228696B (zh
Inventor
M·秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/217,155 external-priority patent/US7106229B1/en
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101228696A publication Critical patent/CN101228696A/zh
Application granted granted Critical
Publication of CN101228696B publication Critical patent/CN101228696B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

一种用于模数转换器(ADC)的误差校正电路，包括：第一开关；并行排列且耦合至第一开关的第二开关和校正电容器。第二开关还被耦合至接地且校正电容器还被耦合至一基准电压，其中，第一开关被设为在ADC的保持模式期间起作用而第二开关被设为在ADC的采样阶段起作用。

Description

模数转换器中的增益误差校正
相关申请
本申请要求提交于2005年6月16日并转让给其受让人的题为“Gain and OffsetError Correction Methods(增益和偏置误差校正方法)”的美国临时申请No.60/691,964号的优先权，该临时申请通过援引被明确包括于此。
技术领域
本公开一般涉及增益误差校正。尤其，本公开涉及诸如模数转换器(ADC)等离散时间电路中的偏置和增益误差校正。
背景技术
通常在任何ADC中，在零标度(zero-code)码处存在系统偏置误差而在全标度码(full-scale-code)处存在系统增益误差。由于这些误差是系统性的，它们可在经过ADC大规模生产之前的第一轮测试之后被校准。
这些误差在以往是通过使用包括校正码的查找表或通过使用相关的二次质量检验(double-sampling)来校正的。这些方法涉及更多的电路并且要求更高的功率。在ADC被用在诸如无线电话、PDA或膝上型计算机等较小的电池供电环境中的情况下，电路最小化和功耗节省以维护电池寿命更加重要。
相应地，提供一种用于校正偏置误差的改善的系统将是有利的。
发明内容
公开了一种包括电容器之间的电荷共享的用于校正增益误差的系统和方法。
在一特定实施例中，一种校正增益误差的系统和方法可包括通过将校正电容器的并联开关转为开在采样阶段期间使该校正电容器放电。然后在保持阶段期间，将其连接至采样-保持电容器从而导致采样-保持电容器与校正电容器之间的电荷共享。
在一个特定实施例中，设置了随模数转换器(ADC)一起使用的误差校正电路，包括：第一开关；以及并行排列且耦合至该第一开关的第二开关和校正电容器。第二开关还被耦合到接地以及校正电容器还被耦合至一基准电压，其中该第一开关被设为在ADC的保持模式期间起作用而第二开关被设为在ADC的采样阶段期间起作用。
这里所公开的一个或多个实施例的一个优点可包括在无高功耗的情况下的有效增益误差校正。
在阅读包括附图简述、具体说明、以及权利要求等以下章节的整个申请之后，本公开的其它方面、优点和特征将是显而易见的。
附图简述
通过参照以下结合附图来理解的具体说明，这里所述的实施例的各方面和伴随的优点将变得更加容易显而易见，附图中：
图1是现有技术的一个示例性逐次近似寄存器ADC(SAR-ADC)的概图；
图2是示出了现有技术的SAR-ADC的示例性操作的示图；
图3是描绘了现有技术的SAR-ADC所引入的示例性偏置误差和增益误差的示图；
图4是示出了增益误差校正电路的一个示例性实施例的示图；
图5是示出了具有图4中增益误差校正电路的ADC的一个示例性实施例的示图。
具体描述
图1示出了现有技术的SAR-ADC 100。ADC 100通过输入多路复用器(mux)110将模拟输入信号采样到采样-保持电路120。然后通过比较器130执行基准电压(来自数模转换器(DAC)170)与所采样的输入信号之间的比较。比较器130的输出被传到锁存器140，后者将锁存的信号提供给可作为数字接口150的一部分的逐次近似寄存器160。数字接口150输出得到的数字位。基于比较器130的该比较结果，DAC 170生成了一新的基准电压并且完成第二次比较以生成第二个位。该操作一直继续到得到所有所需的位。数字接口150通过向输入多路复用器110提供选择信号151以及向采样-保持电路120提供保持信号152来控制该操作。数字接口150还可包括生成比较信号161、比较器时钟162和锁存时钟163的逐次近似寄存器160。比较信号被馈送到DAC 170(用于向比较器130提供基准电压)。比较器时钟162被用于为比较器130定时且锁存时钟163被用于为锁存器140定时。
输入电压和由图1中的SAR-ADC生成的基准电压在图2中被示出。所采样的输入电压由实线200表示，而虚线210表示基准电压。如图2中所示，按从最高有效位开始到最低有效位的顺序从图1中的SAR-ADC提取位直到获得所有的位。如在该图中所表示的，VDD是满标度(full-scale)电压而Vgnd是零标度(zero-scale)电压。
参照图1，有各种可直接造成偏置和增益误差的要素，诸如(比较器130、DAC170、以及采样-保持电路120)。误差的根源可被分类为比较器130的失配、采样-保持电路120开关的电荷注入、从DAC 170到采样-保持电路120的基准耦合(回踢(kickback)噪声)、以及DAC 170上的寄生元件。这些误差是系统性的并且可以在系统表征(characterization)之后来校准。
图3中表示了偏置和增益误差对经转换的码的影响的一个示例的示图。如图所示，线条300表示经转换的码匹配输入信号情形下ADC的理想输出。偏置误差导致该理想的线条偏移，这由线条310表示。如线条320所表示的，增益误差导致线条的斜率变化。可存在这两种类型的误差中的一种或两种。
现在参照图4，与采样-保持电路420一起示出了增益误差校正电路430的一个示例性实施例。
采样-保持电路420包括采样-保持开关422以及采样-保持电容器425(Csh)。采样-保持电路420的其它组件未示出。采样-保持电路420的输出被馈送给误差校正电路430。例如可以是CMOS开关的采样-保持开关422控制采样过程。基本上，当Φ1为有效高态时，采样-保持开关422起作用(闭合)且输入信号被传到采样-保持电容器425以及误差校正电路430的校正电容器435的顶板。当采样-保持开关422被打开时，采样过程结束并开始保持操作。采样-保持电容器425可由多个单位大小的电容器(Cu)，例如两百个Cu组成。
增益误差校正电路430包括第一开关435、第二开关440以及校正电容器435(Ccorr)。如图所示，采样-保持电路420的输出被耦合到第一开关440。当Φ2为有效高态时第一开关440被启用，由此进行保持过程。第一开关440还被耦合到第二开关445与校正电容器435的并行排列。当Φ1为有效高态时第二开关445被启用，由此进行采样过程。校正电容器435的底板被耦合到基准电压Vx。
通过启用第二开关445，校正电容器435在ADC的采样阶段被放电。在保持阶段，它通过第一开关440被连接到采样-保持电容器425。这将导致采样-保持电容器425与校正电容器435之间的电荷共享。顶板上的最终电压将为Vsampled＝VIN*Csh/(Csh+Ccorr)。由于误差校正电路430引入了一被输入电压乘的因子，所以可有效地抵消增益误差。如果需要，可通过开关与Ccorr并联的电容器(未示出)或通过改变Vx上的电压来使Ccorr的有效值可编程。
图5示出了具有图4中误差校正电路的ADC的一个示例性实施例。ADC 500的元件与图1中ADC 100的元件类似，然而在采样-保持电路120与比较器140之间包括误差校正电路430。
使用这里所公开结构的配置，这里所述的系统和方法提供了校正ADC内增益误差的方法。由此避免了增益误差校正的需要。
对所公开的实施例的之前描述被提供用以使得本领域的任何技术人员能够利用或使用本公开。对这些实施例的各种修改对本领域的技术人员将是显而易见的，且这里所述的普遍原理可应用到其它实施例而不会背离本公开的精神实质和范围。由此，本公开无意被限于在此所示的实施例，而与依照如所附权利要求所限定的原理和新颖特征的最宽的范围相一致。

Claims (4)

1.一种可随模数转换器(ADC)一起使用的误差校正电路，包括：
第一开关；
并行排列且耦合至所述第一开关的第二开关和校正电容器，所述第二开关还被耦合至接地且所述校正电容器还被耦合至一基准电压；
其中，所述第一开关被设为在所述ADC的保持模式期间起作用而所述第二开关被设为在所述ADC的采样阶段期间起作用。
2.一种模数转换器(ADC)，包括：
采样-保持电路；
耦合至所述采样-保持电路的比较器；以及
耦合至所述采样-保持电路和所述比较器的误差校正电路，所述误差校正电路包括：
第一开关；
并行排列且耦合至所述第一开关的第二开关和校正电容器，所述第二开关还被耦合至接地且所述校正电容器还被耦合至一基准电压；
其中，所述第一开关被设为在所述ADC的保持模式期间起作用而所述第二开关被设为在所述ADC的采样阶段期间起作用。
3.一种可随具有采样-保持电容器的模数转换器(ADC)一起使用的误差校正电路，包括：
校正电容装置；以及
耦合至所述校正电容装置的开关装置，其中所述开关装置被设成在所述ADC的采样阶段期间使所述校正电容装置放电，并使所述校正电容装置与所述ADC的所述采样-保持电容器之间能够实现电荷共享。
4.一种模数转换器(ADC)，包括：
采样-保持装置，包括采样-保持开关装置和采样-保持电容装置；
用于比较的装置；以及
耦合至所述采样-保持装置和所述用于比较的装置的误差校正装置，所述误差校正装置包括
校正电容装置；以及
耦合至所述校正电容装置的开关装置，其中所述开关装置被设成在所述ADC的采样阶段期间使所述校正电容装置放电，并使所述校正电容装置与所述采样-保持电容装置之间能实现电荷共享。
CN2006800266390A 2005-06-16 2006-06-09 用于增益误差校正的误差校正电路和模数转换器 Expired - Fee Related CN101228696B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US69196405P 2005-06-16 2005-06-16
US60/691,964 2005-06-16
US11/217,155 US7106229B1 (en) 2005-06-16 2005-08-31 Gain error correction in an analog-to-digital converter
US11/217,155 2005-08-31
PCT/US2006/022726 WO2006138204A1 (en) 2005-06-16 2006-06-09 Gain error correction in an analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN101228696A true CN101228696A (zh) 2008-07-23
CN101228696B CN101228696B (zh) 2011-03-23

Family

ID=39859686

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800266846A Expired - Fee Related CN101228697B (zh) 2005-06-16 2006-06-09 误差校正电路及使用其的模数转换器
CN2006800266390A Expired - Fee Related CN101228696B (zh) 2005-06-16 2006-06-09 用于增益误差校正的误差校正电路和模数转换器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2006800266846A Expired - Fee Related CN101228697B (zh) 2005-06-16 2006-06-09 误差校正电路及使用其的模数转换器

Country Status (1)

Country Link
CN (2) CN101228697B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8689805B2 (en) 2009-02-11 2014-04-08 Fontem Holdings 1 B.V. Electronic cigarette
CN104734709A (zh) * 2015-01-28 2015-06-24 广东美的制冷设备有限公司 Ad转换的偏差校准方法及装置
CN105812617A (zh) * 2014-12-30 2016-07-27 深圳艾科创新微电子有限公司 一种视频adc实时校正电路及方法
CN107947794A (zh) * 2017-11-30 2018-04-20 无锡中微爱芯电子有限公司 一种用于模数转换器偏移误差校正的误差校正电路
CN117463643A (zh) * 2023-12-28 2024-01-30 四川帝威能源技术有限公司 退役动力锂电池容量分选方法、系统、电子设备及介质

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820267B (zh) * 2009-02-26 2012-12-26 旺玖科技股份有限公司 电容的自动校正电路与方法
CN102237874B (zh) * 2010-04-27 2014-05-14 原相科技股份有限公司 模拟至数字转换器及其相关的校准比较器
US8847802B2 (en) * 2011-10-06 2014-09-30 Microchip Technology Incorporated Microcontroller ADC with a variable sample and hold capacitor
US8730074B1 (en) * 2013-01-14 2014-05-20 Intel Corporation Successive approximation analog-to-digital conversion with gain control for tuners
US9654131B1 (en) * 2016-02-26 2017-05-16 Texas Instruments Deutschland Gmbh Capacitor order determination in an analog-to-digital converter
JP7026126B2 (ja) 2017-10-18 2022-02-25 日本たばこ産業株式会社 吸引成分生成装置、吸引成分生成装置を制御する方法、及びプログラム
CA3079154C (en) 2017-10-18 2023-03-14 Japan Tobacco Inc. Inhalation component generation device, system, control method, and program
KR102402904B1 (ko) 2017-10-18 2022-05-30 니뽄 다바코 산교 가부시키가이샤 흡인성분 생성 장치, 흡인성분 생성 장치를 제어하는 방법, 및 프로그램
KR102233240B1 (ko) * 2017-10-18 2021-03-26 니뽄 다바코 산교 가부시키가이샤 흡인성분 생성 장치, 흡인성분 생성 장치를 제어하는 방법, 및 프로그램
CN109194333B (zh) * 2018-08-09 2021-06-08 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法
CN113125940B (zh) * 2021-04-16 2022-08-23 桥弘数控科技（上海）有限公司 一种电路板校正方法、装置及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134401A (en) * 1991-03-12 1992-07-28 Analog Device, Inc. Delta sigma modulator having programmable gain/attenuation
TW331679B (en) * 1995-12-22 1998-05-11 Thomson Multimedia Sa Analog-to-digital converter.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8689805B2 (en) 2009-02-11 2014-04-08 Fontem Holdings 1 B.V. Electronic cigarette
CN105812617A (zh) * 2014-12-30 2016-07-27 深圳艾科创新微电子有限公司 一种视频adc实时校正电路及方法
CN104734709A (zh) * 2015-01-28 2015-06-24 广东美的制冷设备有限公司 Ad转换的偏差校准方法及装置
CN104734709B (zh) * 2015-01-28 2018-06-08 广东美的制冷设备有限公司 Ad转换的偏差校准方法及装置
CN107947794A (zh) * 2017-11-30 2018-04-20 无锡中微爱芯电子有限公司 一种用于模数转换器偏移误差校正的误差校正电路
CN117463643A (zh) * 2023-12-28 2024-01-30 四川帝威能源技术有限公司 退役动力锂电池容量分选方法、系统、电子设备及介质
CN117463643B (zh) * 2023-12-28 2024-03-26 四川帝威能源技术有限公司 退役动力锂电池容量分选方法、系统、电子设备及介质

Also Published As

Publication number Publication date
CN101228697A (zh) 2008-07-23
CN101228696B (zh) 2011-03-23
CN101228697B (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
CN101228696B (zh) 用于增益误差校正的误差校正电路和模数转换器
US7161512B1 (en) Gain error correction in an analog-to-digital converter
US8717221B2 (en) Successive approximation register analog-to-digital converter
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
US8159382B2 (en) Low power converter and shutdown SAR ADC architecture
CN108574487B (zh) 逐次逼近寄存器模数转换器
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
EP2401814B1 (en) Capacitive voltage divider
US20090073018A1 (en) High Speed High Resolution ADC Using Successive Approximation Technique
US8508392B2 (en) Pipelined analog digital converter
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
Thirunakkarasu et al. Built-in self-calibration and digital-trim technique for 14-bit SAR ADCs achieving±1 LSB INL
Jun et al. IC Design of 2Ms/s 10-bit SAR ADC with Low Power
TWI739722B (zh) 類比數位轉換器及其操作方法
Li et al. A 12-bit single slope ADC with multi-step structure and ramp calibration technique for image sensors
Faheem et al. Bio-inspired circuitry of bee-bootstrap and Spider-latch comparator for ultra-low power SAR-ADC
EP1891738A1 (en) Gain error correction in an analog-to-digital converter
KR20180041026A (ko) Sar-adc 커패시터 어레이 장치
Bogue et al. A 57 dB SFDR digitally calibrated 500 MS/s folding ADC in 0.18 μm digital CMOS
CN102790619B (zh) 切换式电容电路及流水线式模拟至数字转换器
CN113612482B (zh) 一种单端逐次逼近寄存器型模数转换器电路
TW202249437A (zh) 類比數位轉換器之操作方法
Yang et al. A 14-bit 5 MS/s split non-binary SAR ADC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1119492

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1119492

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20190609