CN101211965A - 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 - Google Patents
极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 Download PDFInfo
- Publication number
- CN101211965A CN101211965A CNA2006101713923A CN200610171392A CN101211965A CN 101211965 A CN101211965 A CN 101211965A CN A2006101713923 A CNA2006101713923 A CN A2006101713923A CN 200610171392 A CN200610171392 A CN 200610171392A CN 101211965 A CN101211965 A CN 101211965A
- Authority
- CN
- China
- Prior art keywords
- groove
- grid
- circular hole
- mosfet device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005260 corrosion Methods 0.000 claims abstract description 13
- 230000007797 corrosion Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 15
- 210000002421 cell wall Anatomy 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 241000208202 Linaceae Species 0.000 claims description 6
- 235000004431 Linum usitatissimum Nutrition 0.000 claims description 6
- 230000029058 respiratory gaseous exchange Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种改进的槽金属氧化物半导体场效应晶体管(MOSFET)器件，该器件包括一个被源区围绕的槽栅，源区被围绕在位于基片底面上的漏区之上的体区中。MOSFET单元进一步包括一个位于槽栅下面且与槽栅绝缘的屏蔽栅槽(SGT)结构，SGT结构基本是由一个旁向膨胀超出槽栅以及被充填有槽栅材料的亚麻介质层覆盖的圆孔组成。圆孔是通过哈同性腐蚀在槽栅底部生成的并通过氧化物绝缘层与槽栅分隔开来。圆孔的旁向膨胀超出槽壁，该旁向膨胀可用作垂直调整的界标，控制槽栅的深度。取决于位于作为槽栅之下一个圆孔的SGT结构之上的槽栅的可控深度，MOSFET器件的栅漏电容Cgd可以减小。
Description
技术领域
本发明一般地涉及半导体功率器件。更具体地，本发明涉及一种改进的新型生产工艺和器件结构，能提供在硅顶面下深度得到精确控制的屏蔽槽栅，准确地减小栅漏电容。
背景技术
使用屏蔽的栅槽(SGT)结构减小DMOS(双扩散金属氧化物半导体)器件中栅漏电容(Cgd)的常规技术仍然面临着技术局限性和困难，特别是沟槽DMOS器件结构中含有槽栅，栅极与漏极之间较大的电容Cgd限制了器件的转换速度。这个电容主要是由耦联在槽栅底部与漏极之间的电场产生的，为了减小栅漏电容，在槽栅底部引入了一个改进的屏蔽栅槽(SGT)结构，使槽栅与漏极隔绝。SGT结构的设计思想是使槽的底部与源极连接，将槽栅与位于基片底部的漏极屏蔽，如图1所示。采用在槽栅底部引入SGT结构的做法可使栅漏电容Cgd比原来的减小约50％，这样，在槽栅底部引入SGT结构的DMOS器件的转换速度和转换效率也得到极大的提高。
但是，为了能够改善Cgd而实现这样的结构，必须十分注意生产工艺，特别是必须严格控制从栅槽底部时间腐蚀多晶硅。正如图1所示，支撑在具有外延层15基片10上的DMOS器件具有一个槽栅20，槽栅20包括一个注入在槽中、具有栅绝缘层45的多晶硅栅极。在槽栅20下面，还有另一个分隔开的屏蔽栅槽(SGT)结构30，它包括多晶硅，多晶硅注入在被绝缘层40与槽栅20分隔开来的槽底部空间。DMOS器件还进一步包括有作为标准DMOS器件的体区和源区50和60，槽栅底部的深度，如图1中的D所示，取决于构成SGT结构30时从槽底部部分多晶硅的腐蚀速率，仔细地控制蚀刻操作可以控制深度D。但是，由于槽顶部部分多晶硅的腐蚀速率差异，槽底部深度D不能精确地控制。
正如以上所述，即使是能够精确地控制蚀刻过程，相对于硅基片顶面的多晶硅栅极的深度也不能得到足够程度的精确控制，因为除了蚀刻时间的长短之外，槽栅底部多晶硅的蚀刻速度还取决于几个均能造成槽栅深度差异的参数，因此栅极深度差异极难控制。可是，栅极底部的深度差异直接影响器件的性能，包括栅漏电容，栅极深度差异还会进一步影响控制器件通道的难度。除非是采取特殊措施控制槽底部多晶硅的蚀刻速度以控制槽栅的深度，否则减小栅漏电容是无法真正实现的。
所以，在功率半导体器件设计和生产领域依然存在着需要提供一种新的生产方法和器件结构的要求，以便构建一种能解决上述所有问题和局限性的功率器件。
发明内容
本发明的目的是提供一种新的、改进的、使用有屏蔽栅槽(SGT)结构的半导体功率器件，SGT结构打开后为圆孔，其旁向膨胀超出槽壁，作为竖向定线的界标。槽栅的深度可用作为垂直调整的旁向膨胀进行精确的控制，从而能够精确地生产出栅漏电容，克服上面所讨论的技术困难和局限性。
具体地，本发明的目的是提供一种改进的器件结构和生产方法，能够减小栅漏电容，同时还能通过控制槽栅的深度精确地控制包括栅漏电容在内的器件参数。槽栅深度是通过生成一个从槽旁向膨胀的圆孔SGT结构，使槽栅深度能够用蚀刻时间精确地控制，而蚀刻时间采用圆孔旁向膨胀作为垂直调整的控制指标。
在一个优选实施例中，本发明公开了一种槽金属氧化物半导体场效应晶体管(MOSFET)。这种MOSFET包括一个由源区围绕的槽栅，源区被围绕在位于基片底面上的漏区上的体区中。MOSFET单元进一步包括一个位于槽栅下面且与槽栅绝缘的屏蔽栅槽(SGT)结构，生成的SGT结构基本是一个圆孔，其旁向膨胀超出槽栅并被一层充填有槽栅材料的亚麻介质层覆盖。圆孔通过哈同性腐蚀生成，位于槽栅底部，通过氧化物绝缘层与槽栅绝缘。圆孔的旁向膨胀超出槽壁，其旁向膨胀用作控制槽栅深度垂直调整的界标。取决于位于槽栅下面作为一个圆孔的SGT结构之上的槽栅的控制深度，MOSFET器件的栅漏电容Cgd被减小。
附图说明
图1显示了背景技术中具有一个常规屏蔽栅槽(SGT)结构的、使用槽栅结构的常规槽MOSFET器件的截面图；
图2显示了在槽栅下使用了根据本发明生产的圆孔SGT结构的槽MOSFET器件的截面图；
图3A～图3L是一组显示根据本发明的工艺生产一个槽MOSFET器件的截面图。
具体实施方式
为更好地理解本发明，以下结合图2和图3，详细说明本发明的较佳实施例，使得本领域的技术人员将会更加清楚地理解本发明的各种技术特征和有效技术效果。
图2是本发明的槽MOSFET器件100的截面图。槽MOSFET器件100支撑在具有外延层110的基片105上，槽MOSFET器件100包括一个屏蔽栅槽(SGT)结构130，SGT结构130打开时是一个位于槽栅150之下的圆孔屏蔽结构，在此充填有多晶硅的圆孔SGT结构130是用来通过绝缘层120将槽栅150与位于基片105之下的漏极屏蔽和绝缘，绝缘层120围绕SGT结构130和SGT结构130与槽栅150之间的氧化物层140。槽栅150包括充填到槽中的多晶硅，槽被覆盖槽壁的栅绝缘层155所围绕。体区160掺杂有第二型传导性，如P型的搀杂物，延伸在槽栅150之间。围绕源区170的P体区160掺杂有第一传导性，如N+的搀杂物，源区170位于围绕槽栅150的外延层顶面附近。半导体基片顶面上也是绝缘层、接触开口和金属层，提供源-体区以及栅极的电接触。由于这些结构业已为本领域技术人员所熟知，为了简洁起见，这些结构特征没有特别地画出，也未特别地进行讨论。
图3A～图3L是一组显示生产MOSFET器件步骤的侧面截面图，具体如图3A～图3D所示。在图3A中，槽掩模208用来在基片205上开多个槽209。在图3B中，氧化物层210生长在槽壁表面上。在图3C中，进行非哈同性氧化物腐蚀(non-isotropic oxide etch)，从槽壁底部清除氧化物层210。然后从事哈异性硅腐蚀，使槽209向下蚀刻到基片，再进行一种独特的硅圆孔腐蚀，例如哈同性硅腐蚀，打开圆孔215将槽底部延伸到图3D所示的侧面方向和垂直方向。槽底部的圆孔旁向延伸，圆孔215要比侧壁氧化物层210保护的顶部槽的宽度宽。在图3E中，进行的第二次槽氧化在底部槽孔215的侧壁上生成氧化物层220，然后多晶硅层230沉淀充填槽209和底部圆孔215。
在图3F中，进行定时的多晶硅腐蚀从槽209顶部清除多晶硅层220。在多晶硅中心进行的多晶硅回蚀(etch back)操作的差异不影响器件的性能或栅漏电容Cgd，栅漏电容是由底部多晶硅层的上边缘和通道深度决定的。在图3G中，氧化物硬掩模208清除后紧接着便是如图3H所示的第三次槽栅氧化物氧化，生成覆盖槽壁和底部圆孔230顶面的栅氧化物层240。在图3I中，多晶硅进行第二次沉淀用多晶硅层250充填槽，如图3J所示，通过第二次多晶硅腐蚀回蚀覆盖基片205顶面的多晶硅层，生成顶部槽多晶硅栅250，这种第二次多晶硅回蚀与当前技术的标准工艺完全相同。然后，进行体植入和扩散工艺的准备过程(stand processes)，生成如图3K所示的P体区260。接下来进行标准源搀杂物植入和扩散工艺，生成如图3L所示的源区270。这些工艺与当前标准的槽MOS工艺相同，剩下的工艺，如接触工艺、金属工艺和钝化工艺也与当前技术相同。
在上述工艺中，由于起始材料是扁平园片，槽209的深度可以更加均匀、精确地控制。下面的非哈同性氧化物腐蚀从槽壁底部清除氧化物层210，氧化物层的清除点可为垂直方向提供一个界标，因为在接下来的哈同性硅腐蚀过程中，底部膨胀槽的上边缘会自动地调整到这一点，这个上边缘而不是多晶硅腐蚀面提供一个能控制底部栅屏蔽效应的参照点。与底部源电极的顶部由腐蚀时间控制的常规工艺比较，本申请公开的工艺提供了一种精确度更高的垂直自动调整结构，因为该结构能通过自动调整过程做到从不太容易控制的依赖时间腐蚀的多晶硅回蚀表面到一个比较精确的参照点，从而精确地得到栅控点的深度。
按照以上所述，本发明进一步公开了一种生产槽金属氧化物半导体场效应晶体管(MOSFET)器件的方法。该方法进一步包括在基片上开槽和使用亚麻层覆盖槽的槽壁以及接下来从槽的底部部分清除部分亚麻层的步骤。该方法还进一步包括利用哈同性基片腐蚀法在槽的底部部分开一个圆孔，使圆孔从槽壁侧面延伸的步骤。该方法还包括用栅材料充填槽和槽底部的圆孔，以及接下来运用时间腐蚀法(time etch)从槽的顶部部分清除栅材料，使栅材料仅充填圆孔和直到圆孔的旁向膨胀点的步骤。该方法还包括采用圆孔的旁向膨胀点作为垂直调整的界标，控制从槽的顶部部分清除栅材料的腐蚀时间，从而达到控制MOSFET器件的槽栅深度的步骤。该方法还进一步包括生成一层绝缘层用来覆盖圆孔顶面，使圆孔与槽栅分隔开来的步骤，该方法还进一步包括将栅材料充填到位于圆孔之上的槽，接下来通过回蚀工艺从基片顶面清除栅材料生成槽栅的步骤。该方法还进一步包括在槽栅周围生成一个体区和一个源区的步骤。
从本质上说，本发明进一步公开了一种生产半导体器件的方法。该方法包括沿基片垂直方向建立一个调整界标的步骤，从而提供一个可测量的控制参数，用来控制生产过程，获得具有预先设定的垂直调整指标的结构特征的步骤。该方法进一步包括开一个具有可控深度的槽的步骤。在一个特定的实施例中，该方法进一步包括沿基片垂直方向建立一个调整界标，从而提供一个可测量的控制参数，用来控制生产过程，获得具有预先设定的垂直调整指标的结构特征的步骤。这个生产方法还包括开一个具有可控深度的槽的步骤。建立一个垂直调整界标的步骤包括在槽中开一个圆孔，使其侧面膨胀超过槽壁，为垂直调整提供界标。在槽中开一个圆孔的步骤还包括在槽底部开一个圆孔以及用栅材料充填圆孔使其扮演屏蔽栅槽(SGT)结构的功能的步骤。开圆孔的步骤是采用哈同性基片腐蚀在槽底部开一个圆孔的步骤。该方法还进一步包括在充填有栅材料的圆孔顶部生成一层绝缘层，从而构建一个SGT结构，作为与槽分隔开来的结构的步骤。该方法还包括用栅材料充填槽以及从槽顶面回蚀栅材料，从而在槽中生成槽栅，使SGT结构位于槽栅之下的圆孔中的步骤。该方法还进一步包括在围绕槽栅的基片中生产一个体区和一个源区，以便生产MOSFET器件的步骤。生产MOSFET器件的步骤包括为垂直调整建立界标的步骤，建立垂直调整界标的步骤包括在槽中开一个圆孔，使其旁向膨胀超出槽壁，从而为垂直调整提供界标的步骤。
尽管本发明是用当前优选的实施例进行介绍的，但必须认识到这种介绍绝不能理解为仅局限于此。本领域技术人员在阅读上述介绍后将清楚到认识到还存在着多种变化和修改。因此，所附的权利要求被认为包括不背离本发明的精神和范围的各种这样的等效变化和修改。
Claims (21)
1.一种槽金属氧化物半导体场效应晶体管器件，所述MOSFET器件包括一个被源区围绕的槽栅，所述源区被围绕在位于基片底面上的漏区之上的体区中，其特征在于，所述MOSFET单元进一步包括：
一个位于所述槽栅下面且与所述槽栅绝缘的屏蔽栅槽结构，其中，所述屏蔽栅槽结构基本由一个旁向膨胀超出所述槽栅的圆孔组成。
2.根据权利要求1所述的MOSFET器件，其特征在于，进一步包括：所述屏蔽栅槽结构的所述圆孔是通过哈同性硅腐蚀在所述槽栅底部部分上生成的。
3.根据权利要求1所述的MOSFET器件，其特征在于，进一步包括：所述屏蔽栅槽结构的所述圆孔被充填有槽栅材料的亚麻介质层覆盖。
4.根据权利要求3所述的MOSFET器件，其特征在于，充填有槽栅材料的所述屏蔽栅槽结构与源电压电路连接。
5.根据权利要求1所述的MOSFET器件，其特征在于，具有垂直调整界标功能的所述圆孔的所述旁向膨胀可以控制所述槽栅的深度。
6.根据权利要求1所述的MOSFET器件，其特征在于，所述槽栅具有一个可控制的深度，所述可控制深度由所述圆孔的所述旁向膨胀提供的垂直调整界标决定。
7.根据权利要求1所述的MOSFET器件，其特征在于，所述MOSFET器件具有减小了的栅漏电容，所述栅漏电容的减小取决于所述屏蔽栅槽结构之上的所述槽栅的深度，生成的所述屏蔽栅槽结构是一个位于所述槽栅之下的一个圆孔。
8.一种生产槽金属氧化物半导体场效应晶体管器件的方法，其特征在于，包括以下步骤：
在基片上开一个槽，使用亚麻层覆盖所述槽的槽壁，以及再从所述槽的底部部分清除部分所述亚麻层；和
利用哈同性基片腐蚀法在所述槽的所述底部部分开一个圆孔，使所述圆孔从所述槽壁侧面延伸。
9.根据权利要求8所述的方法，其特征在于，进一步包括：使用栅材料充填所述槽和所述槽底部的所述圆孔，以及再运用时间腐蚀法从所述槽的顶部部分清除所述栅材料，使所述栅材料仅充填所述圆孔和直到所述圆孔的旁向膨胀点。
10.根据权利要求9所述的方法，其特征在于，进一步包括：采用所述圆孔的所述旁向膨胀点作为垂直调整的界标，控制从所述槽的所述顶部部分清除所述栅材料的所述腐蚀时间，从而达到控制所述MOSFET器件的槽栅深度。
11.根据权利要求10所述的方法，其特征在于，进一步包括：生成一层绝缘层来覆盖所述圆孔的顶面，使所述圆孔与所述槽栅分隔开来。
12.根据权利要求11所述的方法，进一步包括：将所述栅材料充填到位于所述圆孔之上的所述槽，再通过回蚀工艺从所述基片顶面清除所述栅材料生成所述槽栅。
13.根据权利要求12所述的方法，其特征在于，进一步包括：在所述槽栅周围生成一个体区和一个源区。
14.一种生产半导体器件的方法，其特征在于，包括下述步骤：
沿基片垂直方向建立一个调整界标，从而提供一个可测量的控制参数，用来控制生产过程，获得具有预先设定的垂直调整指标的结构特征。
15.根据权利要求14所述的方法，其特征在于，所述的生产工艺包括开一个具有可控深度的槽的步骤。
16.根据权利要求15所述的方法，其特征在于，所述的建立垂直调整界标的步骤包括在所述槽中开一个圆孔，使其旁向膨胀超出槽壁，从而为垂直调整提供所述界标的步骤。
17.根据权利要求16所述的方法，其特征在于，所述的在槽中开圆孔的步骤进一步包括在所述槽开一个圆孔以及用栅材料充填所述圆孔使其具有屏蔽栅槽结构的功能的步骤。
18.根据权利要求17所述的方法，其特征在于，所述开圆孔的步骤是采用哈同性基片腐蚀法在所述槽底部开一个圆孔。
19.根据权利要求18所述的方法，其特征在于，进一步包括：在充填有所述栅材料的所述圆孔顶部生成一层绝缘层，从而构建一个所述屏蔽栅槽结构，作为与所述槽分隔开来的结构。
20.根据权利要求19所述的方法，其特征在于，进一步包括：用所述栅材料充填所述槽以及从所述槽顶面回蚀所述栅材料，从而在所述槽中生成槽栅，使所述屏蔽栅槽结构位于所述槽栅之下的所述圆孔中。
21.根据权利要求20所述的方法，其特征在于，进一步包括：在围绕所述槽栅的所述基片中生成一个体区和一个源区，以生产一个MOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101713923A CN101211965B (zh) | 2006-12-25 | 2006-12-25 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101713923A CN101211965B (zh) | 2006-12-25 | 2006-12-25 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102362511A Division CN101950720B (zh) | 2005-12-28 | 2006-12-25 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211965A true CN101211965A (zh) | 2008-07-02 |
| CN101211965B CN101211965B (zh) | 2011-06-15 |
Family
ID=39611770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101713923A Active CN101211965B (zh) | 2006-12-25 | 2006-12-25 | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101211965B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493251A (zh) * | 2018-04-19 | 2018-09-04 | 张帅 | 屏蔽栅场效应晶体管及其制造方法 |
| CN111834462A (zh) * | 2018-06-28 | 2020-10-27 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| CN112838009A (zh) * | 2021-01-11 | 2021-05-25 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223198B1 (ko) * | 1996-04-11 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 |
| US6312993B1 (en) * | 2000-02-29 | 2001-11-06 | General Semiconductor, Inc. | High speed trench DMOS |
-
2006
- 2006-12-25 CN CN2006101713923A patent/CN101211965B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493251A (zh) * | 2018-04-19 | 2018-09-04 | 张帅 | 屏蔽栅场效应晶体管及其制造方法 |
| CN111834462A (zh) * | 2018-06-28 | 2020-10-27 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| CN111834462B (zh) * | 2018-06-28 | 2024-02-09 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| CN112838009A (zh) * | 2021-01-11 | 2021-05-25 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211965B (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101950720B (zh) | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US6172398B1 (en) | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage | |
| EP1393362B1 (en) | Method of manufacturing a trench-gate semiconductor device | |
| US6929988B2 (en) | Method of making an ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge | |
| JP4388017B2 (ja) | 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス | |
| US7579650B2 (en) | Termination design for deep source electrode MOSFET | |
| JP5649597B2 (ja) | トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法 | |
| US6049104A (en) | MOSFET device to reduce gate-width without increasing JFET resistance | |
| US20040121572A1 (en) | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same | |
| US9960237B2 (en) | Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET | |
| US20010003367A1 (en) | Trenched dmos device with low gate charges | |
| EP1386352A2 (en) | Trench-gate semiconductor devices and their manufacture | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN101211965B (zh) | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| TW201807823A (zh) | 斷閘極金氧半場效電晶體 | |
| CN113594043A (zh) | 沟槽型mosfet器件及其制造方法 | |
| CN101924104A (zh) | 金属氧化物半导体的结构及其制造方法 | |
| EP4261894A1 (en) | Trench-gate semiconductor device and method for manufacturing the same | |
| EP4033542A1 (en) | Trench-gate semiconductor device | |
| KR20040065224A (ko) | 트렌치 게이트 반도체 디바이스 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161010 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Excessive round-hole shielded gate trench (SGT) MOSFET devices and manufacturing processes Effective date of registration: 20191210 Granted publication date: 20110615 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20110615 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |