CN101207825A - 图像处理平台 - Google Patents
图像处理平台 Download PDFInfo
- Publication number
- CN101207825A CN101207825A CNA2007101237211A CN200710123721A CN101207825A CN 101207825 A CN101207825 A CN 101207825A CN A2007101237211 A CNA2007101237211 A CN A2007101237211A CN 200710123721 A CN200710123721 A CN 200710123721A CN 101207825 A CN101207825 A CN 101207825A
- Authority
- CN
- China
- Prior art keywords
- dsp processor
- image
- image processing
- processing platform
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明提供一种图像处理平台,其包括:一视频解码芯片,用于将输入的模拟视频图像转化为数字视频图像;一主DSP(Digital Signal Processor)处理器,与该视频解码芯片相连接,用于对该数字视频图像进行预处理及综合处理;至少一从DSP处理器,用于根据一些预设的算法对该主DSP处理器预处理后的视频图像进行处理,并将处理后的图像返回给该主DSP处理器以进行综合处理;一现场可编程逻辑门整列(Field Programmable Gate Array,FPGA),连接於该主DSP处理器和该从DSP处理器之间,用于实现该主DSP处理器和该从DSP处理器之间的逻辑控制和算法调度。本发明的图像处理平台可对图像进行高速实时处理。
Description
技术领域
本发明涉及图像处理领域,尤其是涉及一种可对图像进行高速实时处理的图像处理平台。
背景技术
随着社会的发展、技术的进步,图像处理技术越来越重要,应用于诸如医学、军事、工业、科研、遥感监测等的方方面面。由于存在各种多变的因素,获得的图像往往不尽如人意。为了取得良好的图像,满足人们观测的需求,必须经过专门的图像处理。DSP(Digital Signal Processor,数字信号处理器)芯片由于对数据处理的快速性和价格上的优势而受到人们的青睐。
例如在医疗上,现有的B超设备未能屏蔽胎儿性别,一定程度上造成了我国人口比例失调,要实现B超胎儿性别屏蔽的算法复杂,运算量大,现有的图像处理系统很难实现实时性。又如在机器智能方面,机器人若处理看到的图像,其算法也是非常复杂,也需要有可靠而高效的处理平台。另外,在遥感信息处理方面,卫星遥感和航空测量有大量的图像需要处理,处理有两部分内容,一是图像校正,由于卫星、飞机是空中运动物体,装载的成像传感器受卫星飞机的姿态、运动、时间和气候条件等影响,摄取的图像存在畸变,需要自动校正。第二个内容是通过分析、处理遥感图像,有效地进行资源、矿藏勘探、国土规划、灾害调查、农作物估产、气象预报以及军事目标监视等。而这些都需要更高处理速度的图像处理平台来满足日益复杂的情况。
在传统的图像处理平台中,一般使用单一的DSP芯片来完成图像处理功能。然而,随着对图像处理要求的不断提高及需处理的图像数据量的增加,一个DSP芯片的处理速度已逐渐不能满足人们对图像处理实时性的需求。
发明内容
有鉴于此,本发明的目的是提供一种可用于对图像进行实时处理的图像处理平台。
为实现上述目的,本发明提出的图像处理平台,其包括:
一视频解码芯片,用于将输入的模拟视频图像转化为数字视频图像;
一主DSP处理器,与该视频解码芯片相连接,用于对该数字视频图像进行预处理及综合处理;
至少一从DSP处理器,用于根据一些预设的算法对该主DSP处理器预处理后的视频图像进行处理,并将处理后的图像返回给该主DSP处理器;
一现场可编程逻辑门整列,连接于该主DSP处理器和该从DSP处理器之间,用于实现该主DSP处理器和该从DSP处理器之间的逻辑控制和算法调度。
与现有技术相比较,本发明的图像处理平台采用多个DSP处理器对图像进行处理,处理速度非常快,运算能力相当强,能够对图像进行实时处理,即在40ms内处理完成,达到实时性(25帧/秒)的要求。
附图说明
图1是本发明的图像处理平台的示意图。
具体实施方式
下面对本发明图像处理平台进行具体说明。
图1是本发明的图像处理平台的示意图。该电路包括1个视频解码芯片10、1个FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)11、1个视频编码芯片12、一主DSP处理器13、7个从DSP处理器14、8个程序存储器15及8个数据存储器16。视频解码芯片10、主DSP处理器13及视频编码芯片12依次连接。主DSP处理器13及从DSP处理器14分别与FPGA 11双向连接。FPGA 11用于实现视频图像信号在主DSP处理器13及从DSP处理器14之间传输,并对主DSP处理器13及从DSP处理器14进行逻辑控制与算法调度。主DSP处理器13及从DSP处理器14都对应连接有一程序存储器15及一数据存储器16。程序存储器15用于存储DSP处理器执行的处理算法程序,数据存储器16用于存储处理过程中的数据。
视频解码芯片10连接于一前端图像采集设备(图未视)与主DSP处理器13之间,其用于接收图像采集设备输出的模拟视频图像并将其转换成数字视频信号,然后输出至主DSP处理器13。主DSP处理器13用于读出该模拟视频图像,并将该图像存入主存储器14中,然后对该模拟视频图像进行预处理。从DSP处理器14通过FPGA 11读取主DSP处理器13处理后的模拟视频图像并对其进行相应的算法处理,然后将运算出的结果通过FPGA 11传送到主DSP处理器13,主DSP处理器13根据从DSP处理器14返回的运算结果和原始图像数据,对图像数据进行处理,然后将处理后的图像传送到视频编码芯片12。视频编码芯片12将主DSP处理器13送入的视频信号转换为模拟视频信号,并输出至一显示装置(图未示)显示。
该图像处理平台的基本工作流程是:系统上电,硬件平台首先复位,然后主DSP处理器13及从DSP处理器14加载存储于程序存储器15中的程序,FPGA11加载存储于其配置芯片中的程序;加载完毕后,系统开始初始化,然后通过视频编码芯片10、主DSP处理器13及从DSP处理器14进行配置;配置完成后系统开始工作。视频解码芯片10将前端图像采集设备输出的模拟视频图像转换成数字视频信号;主DSP处理器13读出该数字视频信号,并放入与其相连之数据存储器,同时,主DSP处理器13对图像进行预处理;预处理后的图像数据经FPGA 11到从DSP处理器14;从DSP处理器14对传来的图像数据进行相应算法处理并运行出结果,并将此结果再由FPGA 11传送到主DSP处理器13;主DSP处理器13根据从DSP处理器14返回的运行结果和原始图像数据,对图像数据进行处理,然后送入到视频编码芯片12;视频编码芯片12将主DSP处理器13送入的视频信号转换为模拟视频CVBS信号输出。
视频解码芯片10采用20/16/10/8-bit兼容设计,以满足软件对图像质量提出的不同要求。主DSP处理器13采用TI公司的DSP芯片TMS320DM642,其主要完成:图像的输入、输出控制,对视频编码芯片12、视频解码芯片10的上电初始化,以及一些简单的图像预处理。从DSP处理器14也采用TI公司的DSP芯片TMS320DM642,其主要要完成:算法代码中运算量大的复杂浮点运算和一些定点算法。FPGA 11采用Altera公司的Cyclone II EP2C70。
下面以对B超胎儿图像进行性别屏蔽为例说明本发明的图像处理平台的处理过程。
首先,视频解码芯片10接收B超机Video Out输出端输出的模拟视频图像并将其转换成数字视频信号,然后输出至主DSP处理器13;该主DSP处理器13读出该模拟视频图像,并将该图像存入与之相连的数据存储器16中,然后对该模拟视频图像进行预处理;从DSP处理器14通过FPGA 11读取该主DSP处理器13处理后的模拟视频图像并对其进行相应的算法处理,然后将运算出的结果通过该FPGA11传送到该主处理器13,该主DSP处理器13根据该从DSP处理器14返回的运算结果和原始图像数据,对图像数据进行综合处理,从而将B超胎儿图像中的性别部分屏蔽,而保持其他部分的图像不变,然后将处理后的图像传送到该视频编码芯片12。该视频编码芯片12将该主处理器送入的视频信号转换为模拟视频信号,并输出至B超显示装置显示。原始B超图像经本发明处理后,不再显示胎儿性别特征,避免了人为堕胎现象发生。
与现有技术相比较,本发明的图像处理平台处理速度非常快,运算能力相当强,能够对一帧需要1843M条处理指令的图像进行实时处理,即在40ms内处理完成,达到实时性(25帧/秒)的要求。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以作出若干改进,这些改进也应视为本发明的保护范围。
Claims (9)
1.一种图像处理平台,其特征在于包括:
一视频解码芯片,用于将输入的模拟视频图像转化为数字视频图像;
一主DSP(Digital Signal Processor)处理器,与该视频解码芯片相连接,用于对该数字视频图像进行预处理及综合处理;
至少一从DSP处理器,用于根据一些预设的算法对该主DSP处理器预处理后的视频图像进行处理,并将处理后的图像返回给该主DSP处理器以进行综合处理;
一现场可编程逻辑门整列(Field Programmable Gate Array,FPGA),连接於该主DSP处理器和该从DSP处理器之间,用于实现该主DSP处理器和该从DSP处理器之间的逻辑控制和算法调度。
2.如权利要求1所述的图像处理平台,其特征在于:进一步包括一视频编码芯片,与该主DSP处理器相连接,用于将该主DSP处理器生成的图像转换为模拟视频图像。
3.如权利要求1所述的图像处理平台,其特征在于:进一步包括一数据存储器,与该主DSP处理器相连接,用于存储原始的视频图像。
4.如权利要求1所述的图像处理平台,其特征在于:进一步包括一程序存储器,与该主DSP处理器相连接,用于存储该主DSP处理器的执行程序。
5.如权利要求1所述的图像处理平台,其特征在于:进一步包括至少一数据存储器,与该从DSP处理器器相连接,用于存储该从DSP处理器产生的中间数据。
6.如权利要求1所述的图像处理平台,其特征在于:进一步包括一程序存储器,与该从DSP处理器相连接,用于存储该从DSP处理器的执行程序。
7.如权利要求1所述的图像处理平台,其特征在于:该主DSP处理器及该从DSP处理器都采用TI公司的芯片TMS320DM642。
8.如权利要求1所述的图像处理平台,其特征在于:该视频解码芯片采用20/16/10/8-bit兼容设计。
9.如权利要求1所述的图像处理平台,其特征在于:该现场可编程逻辑门整列采用Altera公司的Cyclone II EP2C70。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101237211A CN101207825A (zh) | 2007-09-28 | 2007-09-28 | 图像处理平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101237211A CN101207825A (zh) | 2007-09-28 | 2007-09-28 | 图像处理平台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101207825A true CN101207825A (zh) | 2008-06-25 |
Family
ID=39567625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101237211A Pending CN101207825A (zh) | 2007-09-28 | 2007-09-28 | 图像处理平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101207825A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102048542A (zh) * | 2011-01-14 | 2011-05-11 | 山东中医药大学 | 一种小儿指纹采集仪及小儿指纹诊断的方法 |
CN102509254A (zh) * | 2011-10-25 | 2012-06-20 | 河海大学 | 一种基于数字信号处理器的图像处理平台及方法 |
CN109417594A (zh) * | 2017-11-29 | 2019-03-01 | 深圳市大疆创新科技有限公司 | 图像处理方法、拍摄设备、无人机及地面端设备 |
-
2007
- 2007-09-28 CN CNA2007101237211A patent/CN101207825A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102048542A (zh) * | 2011-01-14 | 2011-05-11 | 山东中医药大学 | 一种小儿指纹采集仪及小儿指纹诊断的方法 |
CN102048542B (zh) * | 2011-01-14 | 2012-11-21 | 山东中医药大学 | 一种小儿指纹采集仪 |
CN102509254A (zh) * | 2011-10-25 | 2012-06-20 | 河海大学 | 一种基于数字信号处理器的图像处理平台及方法 |
CN102509254B (zh) * | 2011-10-25 | 2013-10-30 | 河海大学 | 一种基于数字信号处理器的图像处理平台及方法 |
CN109417594A (zh) * | 2017-11-29 | 2019-03-01 | 深圳市大疆创新科技有限公司 | 图像处理方法、拍摄设备、无人机及地面端设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104967783B (zh) | 面向微纳星的多路微图像采集系统 | |
CN106817545B (zh) | 一种快速多分辨率视频图像镜像旋转处理系统 | |
CN109871813B (zh) | 一种实时图像跟踪方法及系统 | |
CN101207825A (zh) | 图像处理平台 | |
CN111062894A (zh) | 人工智能处理器以及人工智能分析设备 | |
Hines et al. | Real-time enhanced vision system | |
CN103294436A (zh) | 多屏幕独立操作显示nvr系统 | |
Fularz et al. | The architecture of an embedded smart camera for intelligent inspection and surveillance | |
CN104869362A (zh) | 一种具备图像增强功能的视频监控与采集系统 | |
US20070046781A1 (en) | Systems and methods for processing digital video data | |
CN211349420U (zh) | 人工智能分析设备以及人工智能处理器 | |
CN111083443A (zh) | 一种基于深度学习的监控中心辅助系统及方法 | |
CN210694184U (zh) | 人工智能分析设备以及人工智能处理器 | |
CN213846868U (zh) | 信号采集系统 | |
RU101556U1 (ru) | Блок обработки видеоизображений | |
CN210804457U (zh) | 一种模式识别平台 | |
Pandey et al. | An embedded architecture for implementation of a video acquisition module of a smart camera system | |
CN108171106B (zh) | 一种用于光测设备的数据整合装置 | |
CN207443037U (zh) | 一种基于fpga的视频监控系统 | |
CN107623834A (zh) | 一种基于fpga的运动目标检测系统 | |
Tian et al. | Design and Implementation of the Image Processing Software Based on the Infrared Image Feature Matching | |
CN108200357A (zh) | 基于多个dsp处理器的视频信号处理系统 | |
CN208461947U (zh) | 基于多个dsp处理器的视频信号处理系统 | |
Yan et al. | Image acquisition and processing for falling objects with line CCD sensor | |
CN105407335A (zh) | 一种视频监控图像处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20080625 |