CN107623834A - 一种基于fpga的运动目标检测系统 - Google Patents

Abstract

针对运动目标检测技术在国防军工领域的广泛应用，发明了一种基于FPGA的运动目标检测系统。利用CCD摄像头采集带有运动目标的视频图像，并将采集后视频图像传输给SAA71 13H进行解码，再将解码后的数字信号供给FPGA实现帧间差分算法以达到运动目标检测的目的，之后将数据传输给SAA7121H芯片进行编码，并将编码后的视频数据在显示单元中显示。实验测试结果表明，该运动目标检测系统能够实时地检测出运动目标，稳定性高，实时性好。

Description

一种基于FPGA的运动目标检测系统

所属技术领域

本发明涉及一种检测系统，尤其涉及一种基于FPGA的运动目标检测系统设。

背景技术

近年来，大规模集成电路的快速发展使其在计算机视觉领域得到了广泛的应用。而运动目标检测技术是计算机视觉的重要组成部分，因此吸引了世界各国科学研究者投入到对这一技术的研究。

PGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

发明内容

本发明的目的是针对运动目标检测技术在国防军工领域的广泛应用，设计了一种基于FPGA的运动目标检测系统设。

本发明解决其技术问题所采用的技术方案是：

基于FPGA的运动目标检测系统设由视频信号采集单元、控制和算法实现单元、数据缓存单元和视频信号显示单元四部分组成。

所述的视频采集单元在FPGA的控制下，对带有运动目标的模拟视频进行采集，并转换为数字视频信号传输到FPGA进一步处理。

所述的FPGA主要负责对其他模块进行功能控制以及对传人的视频信号进行灰度化、帧间差分和阈值分割，以实现运动目标的检测。

所述的数据缓存单元是在FPGA的控制下，完成对视频图像数据的缓存，配合FPGA进行图像处理。

所述的视频信号显示单元是在FPGA的控制下对处理前后拘视频图像进行显示，可以直观地观察检测效果。

所述的系统采用飞利浦公司研制的SAA7113H将PAL制式信号转换为标准的数字视频格式，SAA7113H是一款功能强大的9位视频解码芯片，它可以自动检测视频制式，并且可以输出包含YUV4：2：2在内的不同格式的数字视频。

所述的本系统采用外接DDR SDRAM来进行数据缓存，DDR SDRAM采用Hynix公司研制的存储容量为2 Mx4 Banks×16 bit的HY57V281620FTP—H型号SDRAM。

所述的采用飞利浦公司的视频编码芯片SAA712lH将数字视频信号转换为模拟视频信号进行显示，SAA712lH转换效率高、设计简单、可以将FPGA处理输出的YCbCr格式的数字视频信号编码成可以直接显示的PAL制式的模拟视频信号。

所述的系统软件帧间差分算法是对视频信号中相邻帧或者多帧图像中同一位置的像素点进行差分运算。

本发明的有益效果是：

基于FPGA的运动目标检测系统以FPGA为控制核心和算法实现单元，加上外围的采集和显示电路，可以实时地检测运动目标并显示。在军事公安、工业生产、生物医学等各个领域都有广泛的应用前景。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是系统总体结构。

图2是视频解码模块电路图。

图3是视频编码模块电路图。

图4是帧间差分法的基本流程。

图5是SAA7113H和SAA7121H配置流程图。

图6是运动目标检测模块实现的流程图。

具体实施方式

如图1所示，基于FPGA的运动目标检测系统设由视频信号采集单元、控制和算法实现单元、数据缓存单元和视频信号显示单元四部分组成。视频采集单元在FPGA的控制下，对带有运动目标的模拟视频进行采集，并转换为数字视频信号传输到FPGA进一步处理；FPGA主要负责对其他模块进行功能控制以及对传人的视频信号进行灰度化、帧间差分和阈值分割，以实现运动目标的检测；数据缓存单元是在FPGA的控制下，完成对视频图像数据的缓存，配合FPGA进行图像处理；视频信号显示单元是在FPGA的控制下对处理前后拘视频图像进行显示，可以直观地观察检测效果。

如图2所示，本系统使用的CCD(Charge Coupled Device)相机输出PAL制式视频。而FPGA只能处理数字视频信号，因此需要将PAL制式信号转换为标准的数字视频格式。飞利浦公司研制的SAA7113H是一款功能强大的9位视频解码芯片，它可以自动检测视频制式，并且可以输出包含YUV4：2：2在内的不同格式的数字视频。本设计仅使用4路输入通道中的1路即可，将SAA7113H解码后的数字视频信号传输给FPGA进行下一步处理，片选信号CE接高电平时，芯片选通；像素时钟接口LLC外接27 MHz时钟信号。

在完成运动目标检测的过程中，需要至少缓存一帧图像。为了节省FPGA内部有限的存储资源，缓存数据量巨大的视频图像时，本系统采用外接DDR SDRAM来进行数据缓存。Hynix公司研制的存储容量为2 Mx4 Banks×16 bit的HY57V281620FTP—H型号SDRAM满足本设计要求。其中WE#无效时进行读操作；A0～A1 1为行列地址选择信号，当列有效时，使用A0～A8表示列地址，当行有效时，使用A0～All表示行地址，其中A10还是自动预充的标记。

如图3所示，经过FPGA处理输出的视频信号为数字信号，而一般的显示器只能显示模拟信号，因此需要将数字视频信号转换为模拟视频信号进行显示。飞利浦公司的视频编码芯片SAA712lH转换效率高，设计简单，可以将FPGA处理输出的YCbCr格式的数字视频信号编码成可以直接显示的PAL制式的模拟视频信号，本设计采用此芯片完成视频编码并进行显示。MPO～MP7是8个数字视频数据输入端口；RCVl、RCV2是行、场同步信号接口；LLC是27MHz像素时钟信号接口；SCL、RESET和SDA分别是串行时钟信号线、复位信号以及双向串行数据信号线，设计时这3个接口都要外接一个2．2 kQ的上拉电阻。CVBS是CVBS信号的输出端口，与显示屏连接可显示视频图像。

如图4所示，帧间差分算法是对视频信号中相邻帧或者多帧图像中同一位置的像素点进行差分运算。现在以相邻帧的帧间差分算法为例。设第k一1帧图像中(X，Y)位置处的像素值为五一一(算，Y)，第k帧相同位置处的像素值为．五(z，Y)，先对二者进行差分)，再进行二值化处理。帧间差分算法中两帧图像相差的时间短，使得环境中光线变化等不可控因素对设计的影响较小，因此具有良好的抗干扰性，且对动态环境有很强的适应能力。

如图5所示，系统开始工作后，FPGA先通过12C总线对SAA7113H和SAA712lH进行初始化，使视频采集及视频显示单元能够正常工作。

如图6所示，视频信号采集单元采集的有效视频数据分两路传输：一路直接传输给视频信号显示单元进行显示，用来与处理后的结果进行对比分析；另一路传输给图像预处理模块进行灰度化处理，以备后续处理，经过图像预处理模块后的视频数据仅有Y分量；同时需要设置A、B两个数据通道进行传输。当写信号sd—wr有效，提取的Y分量数据开始写入SDRAM中，当读信号s0一rd有效时，同时将A、B两个数据通道打开；此时A数据通道传输的数据是第n+m帧图像数据的Y分量，而B数据通道的数据却是第n帧图像数据的Y分量：A、B两通道的数据同时传人“数据做差比较器”中进行差分运算，即能得出视频中第rt+m帧图像的像素点与第n帧图像的像素点的差分结果。若差分结果的绝对值大于预先设定的阈值￡(￡值取25)，则判定此像素点发生较大的变化，为运动目标区域的像素点。像头采集的视频环境类似的一段视频进行软件仿真。分别选用“阈值”为10、20、25、30、40、50进行仿真分析。

Claims (9)

1.一种基于FPGA的运动目标检测系统设由视频信号采集单元、控制和算法实现单元、数据缓存单元和视频信号显示单元四部分组成。

2.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的视频采集单元在FPGA的控制下，对带有运动目标的模拟视频进行采集，并转换为数字视频信号传输到FPGA进一步处理。

3.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的FPGA主要负责对其他模块进行功能控制以及对传人的视频信号进行灰度化、帧间差分和阈值分割，以实现运动目标的检测。

4.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的数据缓存单元是在FPGA的控制下，完成对视频图像数据的缓存，配合FPGA进行图像处理。

5.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的视频信号显示单元是在FPGA的控制下对处理前后拘视频图像进行显示，可以直观地观察检测效果。

6.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的系统采用飞利浦公司研制的SAA7113H将PAL制式信号转换为标准的数字视频格式，SAA7113H是一款功能强大的9位视频解码芯片，它可以自动检测视频制式，并且可以输出包含YUV4：2：2在内的不同格式的数字视频。

7.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的本系统采用外接DDR SDRAM来进行数据缓存，DDR SDRAM采用Hynix公司研制的存储容量为2 Mx4 Banks×16 bit的HY57V281620FTP—H型号SDRAM。

8.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的采用飞利浦公司的视频编码芯片SAA712lH将数字视频信号转换为模拟视频信号进行显示，SAA712lH转换效率高、设计简单、可以将FPGA处理输出的YCbCr格式的数字视频信号编码成可以直接显示的PAL制式的模拟视频信号。

9.根据权利要求1所述的基于FPGA的运动目标检测系统，其特征是所述的系统软件帧间差分算法是对视频信号中相邻帧或者多帧图像中同一位置的像素点进行差分运算。