CN101207387A - 涡轮解码器及其终止判断电路及循环迭代操作的停止方法 - Google Patents
涡轮解码器及其终止判断电路及循环迭代操作的停止方法 Download PDFInfo
- Publication number
- CN101207387A CN101207387A CNA2008100049864A CN200810004986A CN101207387A CN 101207387 A CN101207387 A CN 101207387A CN A2008100049864 A CNA2008100049864 A CN A2008100049864A CN 200810004986 A CN200810004986 A CN 200810004986A CN 101207387 A CN101207387 A CN 101207387A
- Authority
- CN
- China
- Prior art keywords
- external information
- information
- decoder
- prior information
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
一种涡轮解码器(Turbo Decoder)包括第一及第二交织处理器(Inverleaver)、第一及第二元件译码器(Component Decoder)及解交织处理器(De-interleaver)。第一交织处理器用以接收系统码(Systematic Code)并对其进行数据处理以得到交织系统码。第一及第二元件译码器分别根据系统码、第一奇偶校验码(Parity Code)及第一先验信息(a-priori Information)来得到第一外部信息(Extrinsic Information),及根据交织系统码、第二奇偶校验码及第二先验信息得到第二解码数据。第二交织处理器用以对第一外部信息进行处理以产生第二先验信息。解交织器用以对第二外部信息进行处理以产生第一先验信息,其中第一及第二外部信息分别与第一与第二先验信息具有实质上相同的数据格式。
Description
技术领域
本发明是有关于一种涡轮解码器(Turbo Decoder),且特别是有关于一种可于每完成涡轮解码的二分之一个循环迭代(Half Iteration)操作时判断对应解码数据为实质上收敛,并于解码数据为实质上收敛时终止循环迭代操作的涡轮解码器。
背景技术
涡轮编码(Turbo Coding)为一种错误更正技术,其应用于数据传输与通讯系统中。涡轮解码器例如具有两个或两个以上平行设置的元件译码器(Component Decoder),及两个或两个以上设置于这些元件译码器间的交织器(interleaver)与解交织器(De-interleaver)。第一元件译码器接收系统码(Systematic Code)及第一奇偶校验码(Parity Code),以执行解码操作。接着第一元件译码器产生第一外部信息(Extrinsic Information)并将其输入至第一交织器。第一交织器用以产生交织外部信息并将其输入至第二元件译码器。第二交织器对系统码进行操作并输出交织系统码。第二元件译码器以交织外部信息做为其先验信息(a-priori Information),接着对交织系统码与第二奇偶校验码执行解码操作。于第二元件译码器的解码操作之后,第二元件更产生对应的外部信息。此时,涡轮解码器完成一个完整的循环迭代操作。第二元件译码器产生的外部信息将被输入至解交织器,而第一元件译码器以解交织操作后的该外部信息作为其先验信息,并开始另一个循环迭代操作。在若干个循环迭代操作后,可得到收敛的正确解码数据。
然而传统涡轮解码系统时常于已经得到收敛的解码数据后仍继续地执行多余的循环迭代操作。由于一次循环迭代操作即需耗费大量的时间及运算能力,如此,将使传统涡轮解码器具有需耗费较多的解码时间与系统运算能力的问题;而对于设置于手持式装置中的传统涡轮解码系统还将造成缩短手持式装置电池续航力的问题。因此如何设计出可于解码数据为收敛时立即停止循环迭代操作的涡轮解码系统为业界不断致力的方向之一。
发明内容
本发明是有关于一种涡轮解码器及其循环迭代操作的停止方法,其可有效地改善传统涡轮解码器需耗费较多的解码时间与系统运算能力,并可有效地克服具有传统涡轮解码器的手持式装置电池续航力较差的缺点,而实质上具有解码时间较短、仅需占用较少的系统运算能力及可使应用本发明的手持式装置的电池续航力较佳的优点。
根据本发明提出一种涡轮解码器,用以经由通讯链路接收系统码、第一及第二奇偶校验码,并执行循环迭代操作以对系统码进行解码。涡轮解码器包括第一及第二交织处理器、第一及第二元件译码器及第一解交织处理器。第一交织处理器用以接收系统码并对系统码进行数据处理以得到交织系统码。第一及第二元件译码器分别用以根据系统码、第一奇偶校验码及第一先验信息来得到第一外部信息,及根据交织系统码、第二奇偶校验码及第二先验信息来得到第二解码数据。第二交织处理器用以对第一外部信息进行处理以产生第二先验信息。第一解交织器用以对第二外部信息进行处理以产生第一先验信息,其中第一及第二外部信息分别与第一与第二先验信息具有实质上相同的数据格式。
根据本发明提出一种循环迭代操作的停止方法,应用于涡轮解码器中,以判断涡轮解码器是否完成解码操作,并停止涡轮解码器的解码操作。停止方法包括下列的步骤:首先,根据系统码、第一奇偶校验码及第一先验信息计算出第一外部信息;接着,根据第一外部信息与第一先验信息的差值计算得到差值数据,并判断差值数据是否小于临界值,其中第一先验信息是对应至第二外部信息,外部信息是根据交织系统码、第二奇偶校验码及第二先验信息计算得到;以及当差值数据小于临界值时,判断涡轮解码器完成解码操作并停止解码操作。
根据本发明提出另一种循环迭代操作的停止方法,应用于涡轮解码器中以判断得到的解码结果是否收敛至解码数据、涡轮解码器是否完成循环迭代操作,以停止涡轮解码器的循环迭代操作。停止方法包括下列的步骤:首先,根据系统码、第一奇偶校验码及第一先验信息计算出第一外部信息;接着,判断停止信号是否为使能;然后,当停止信号为非使能时,判断根据第一外部信息及第一先验信息间的差值得到的差值数据是否小于临界值,其中,第一先验信息与根据交织系统码、第二奇偶校验码及第二先验信息计算出的第二外部信息对应;接着,当差值数据小于临界值时,使能停止信号;然后,根据交织系统码、第二奇偶校验码及第二先验信息再一次计算出第二外部信息;接着,判断停止信号是否为使能;以及当该停止信号为使能时,停止该涡轮解码器的循环迭代操作。
根据本发明提出一种终止判断电路,应用在涡轮解码器中,用以停止涡轮解码器的循环迭代操作。终止判断电路包括:信号选择器、差值检测器及比较器。信号选择器用以响应选择信号的第一电平来以第一外部信息及第一先验信息作为第一及第二输出数据输出,并响应选择信号的第二电平以第二外部信息及第二先验信息作为该第一及第二输出数据输出。差值检测器用以检测第一及第二输出数据间的差值,以得到差值数据。比较器用以判断差值数据是否小于临界值,当差值数据小于临界值时,比较器输出停止信号终止涡轮解码器的循环迭代操作。其中,涡轮解码器包括第一及第二元件译码器,第一及第二外部信息是分别通过第一元件译码器根据系统码、第一奇偶校验码及先验信息运算得到,及通过第二元件译码器根据交织系统码、第二奇偶校验码及第二先验信息运算得到。其中,第一与第二元件译码器还分别接收并参考第一及第二先验信息,并调整新的第一外部信息及第二外部信息以执行循环迭代操作。
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为一方框图,其根据本发明一较佳实施例,阐述了一涡轮解码器示例。
图2A与图2B为一流程图,其根据本发明一较佳实施例,阐述了一循环迭代操作停止方法示例。
图3为一流程图,其根据本发明一较佳实施例,阐述了一循环迭代操作的停止方法的另一示例。
图4为一方框图,其根据本发明一较佳实施例,阐述了图1中信号选择器的详细示例。
图5为一方框图,其根据本发明一较佳实施例,阐述了图1中差值检测器的详细示例。
具体实施方式
请参照图1,图1为依照本发明较佳实施例的涡轮解码器的方块图。涡轮解码器10用以通过未在图中表示的通讯链路来接收系统码sys、奇偶校验码pa1及pa2,并对系统码sys进行解码操作。涡轮解码器10包括元件译码器12、14、数据处理器16、18及终止判断电路20。
数据处理器16接收系统码sys,并对其进行处理以得到交织系统码sys’。在本实施例中,数据处理器16例如包括交织器,其用以对系统码sys进行交织处理得到交织系统码sys’。
元件译码器12接收并根据系统码sys、奇偶校验码pa1及先验信息s4来产生第一外部信息s1,元件译码器12还输出第一外部信息s1。元件译码器14接收并根据交织系统码sys’、奇偶校验码pa2及先验信息s3产生第二外部信息s2,元件译码器14输出第二外部信息s2。
在本实施例中,通过对元件译码器14产生的外部信息s2进行解交织操作得到输入至元件译码器12的先验信息s4。相似地,通过对元件译码器12产生的外部信息s1进行交织操作亦得到输入至元件译码器14的先验信息s3。每一次元件译码器12与14分别产生外部信息s1与s2的操作是被定义为一次完整的循环迭代操作。
数据处理器18用以接收外部信息s1及s2,并对其进行数据处理以分别产生先验信息s3及s4。在本实施例中,数据处理器18包括交织器18a及解交织器18b,其分别用以对解码数据s1进行交织操作及对解码数据s2进行对应的解交织操作,以分别得到解码数据s3与s4。在本实施例中,数据处理器18包括交织器18a及解交织器18b,其分别对外部信息s1与s2进行交织操作与解交织操作,以分别产生先验信息s3与s4。例如外部信息s1与先验信息s4具有原始格式,而外部信息s2与先验信息s3具有交织格式。
终止判断电路20例如包括信号选择器22、差值检测器24及比较器26。信号选择器22用以接收外部信息s1与s2、先验信息s3与s4及选择信号ss,以响应于选择信号ss的第一电平来以外部信息s1与先验信息s4分别作为输出数据so1与so2输出;并响应于选择信号ss的第二电平来以外部信息s2与先验信息s3分别作为输出数据so1与so2输出。
差值检测器24用以接收输出数据so1与so2,并检测输出数据so1与so2间的差值,以得到差值数据sd。本实施例的输出数据so1与so2例如均具有n个位(Bit),而差值检测器24用以经由逻辑运算来比对输出数据so1的n个位与输出数据so2中对应的n个位,并累加n个比对结果以得到差值数据sd。
比较器26接收临界值st与差值数据sd,以判断差值数据sd是否小于临界值st,其中临界值st例如为外部信息与先验信息间的可容许最小差值。当差值数据sd小于临界值st时,表示输出数据so1与so2间的差值小于外部信息与先验信息间的最小可容许差值,亦即是元件译码器12与14得到的外部信息的数值被判断为实质上彼此相近并分别接近解码数据的正确数值。此时,比较器26使能停止信号sc以停止涡轮解码器10的操作。
在本实施例中,元件译码器12与14例如设置有容量较小的动态存储器,来储存元件译码器12与14的外部信息,而不储存解码数据。如此,当停止信号sc使能时,涡轮解码器10需经由例如额外执行二分之一个循环迭代操作,以重新计算出第一或第二解码数据,并以第一解码数据或经由错位处理后的第二解码数据作为系统数据sys的数值输出。
由于本实施例的涡轮解码器10在元件译码器12产生外部信息s1的时间点与元件译码器14产生外部信息s2的时间点,亦即是每完成二分之一(HalfIteration)循环迭代操作均可判断对应的解码数据是否为实质上接近系统码sys的正确数值,并据以终止涡轮解码器10的循环迭代操作。如此,本实施例的涡轮解码器10可于每执行二分之一个循环迭代操作(Half Iteration)后便判断目前产生的解码数据是否相等并接近系统码sys的正确数值,并于解码数据接近系统码sys的正确数值时立即终止其的循环迭代操作。这样一来,本实施例的涡轮解码器10可有效地改善传统涡轮解码器需耗费较多的解码时间、较多的系统运算能力的缺点。
请参照图2A与图2B,图2A与图2B为依照本发明较佳实施例的循环迭代操作的停止方法的流程图。首先,如步骤202,元件译码器12根据系统码sys及奇偶校验码pa1来计算出第一原始解码数据及外部信息s1。接着,如步骤204,涡轮解码器10判断停止信号sc是否为使能。若否,执行步骤206,终止判断电路20判断根据外部信息s1与先验信息s4间的差值得到的差值数据sd是否小于临界值st。终止判断电路20经由信号选择器22来选择解码数据s1与s4,并经由逻辑单元24a与累加器24b来计算出差值数据sd。若是,执行步骤208,终止判断电路20使能停止信号sc。
接着,如步骤210,元件译码器14根据交织系统码sys’、奇偶校验码pa2及先验信息s1来再一次计算出解码数据s2。然后,如步骤212,涡轮解码器10判断停止信号sc是否为使能。若停止信号sc为使能时,执行步骤214,涡轮解码器10判断其完成循环迭代操作并停止循环迭代操作。
于步骤212中,若判断停止信号sc为非使能时,执行步骤214’,终止判断电路20判断根据解码数据s2与s3间的差值计算出的差值数据sd是否小于临界值st。若差值数据sd小于临界值st时,执行步骤216,终止判断电路20使能停止信号sc。接着,如步骤218,元件译码器12根据系统码sys、奇偶校验码pa1及解码数据s4来再一次计算出外部信息s1,并接着执行步骤204。
步骤214’之后,若判断根据外部信息s2与先验信息s3得到的差值数据sd大于临界值st时,跳过步骤216直接执行步骤218。而于步骤206之后,若判断该差值数据sd大于临界值st时,跳过步骤208直接执行步骤210。于步骤204之后,若判断停止信号sc为使能时执行步骤214。
在本实施例中,虽仅以涡轮解码器10包括两个元件译码器12与14来进行循环迭代操作,然,本实施例的涡轮解码器10并不局限于使用两个元件译码器,而更可包括三个或三个以上的元件译码器来进行循环迭代操作。
在本实施例中,虽仅以元件译码器12与14包含容量较小的动态存储器来储存第一及第二元件译码器12与14产生的外部信息,而无法同时储存对应的第一与第二原始解码数据及解码数据s1与s2,使得涡轮解码器10在停止信号sc使能时,仍须额外执行二分之一个循环迭代操作的情形为例做说明,然,本实施例的元件译码器12与14亦可设置容量较高的动态存储器,以同时储存对应的第一与第二原始解码数据及解码数据s1与s2。这样一来,当涡轮解码器10接收到使能的停止信号sc时,其不需额外执行二分之一个循环迭代操作,而可直接终止其循环迭代操作。
而在本实施例中以对应的循环迭代操作的停止方法流程为例做说明,其中包括使能停止信号sc与判断停止信号sc是否为使能的机制,来于第一或第二原始解码数据实质上为正确时控制本实施例的涡轮解码器10额外执行半个循环迭代操作。然,当本实施例的元件译码器12与14均具有充足的动态存储器容量时,本实施例的循环迭代操作的停止方法亦可省去相关于使能停止信号sc与判断停止信号sc是否为使能机制的步骤,而可达到实质上相近的效果。如图3所示,图3为本实施例的循环迭代操作的停止方法的另一流程图。于图3中省略图2中使能停止信号sc与判断停止信号sc是否为使能的机制,而直接以差值数据sd与临界值st的数值判断并终止循环迭代操作。
本实施例的信号选择器22例如可经由多工器(Mux)来实现,如图5所示。多工器22a与22b接收选择信号ss,来响应于其的第一电平来分别输出解码数据s1与s4,并响应于其的第二电平来分别输出解码数据s3与s2。而本实施例的选择信号ss的电平例如受到元件译码器12与14的控制。当元件译码器12产生外部信息s1时,第一电平可以为元件译码器12的控制选择信号ss,以控制多工器22a与22b分别输出外部信息s1与先验信息s4;当元件译码器14产生外部信息s2时,第二电平可以为元件译码器14控制选择信号ss,以控制多工器22a与22b分别输出外部信息s2与先验信息s3。
本实施例的差值检测器24例如具有逻辑单元24a及累加单元24b,如图4所示。逻辑单元24a对输出数据so1与so2进行异或(Exclusive OR,XOR)运算以检测输出数据so1中的n个位与输出数据so2中对应的n个位的差值sd1~sdn。累加单元24b用以对差值sd1~sdn进行累加以得到差值数据sd。在本实施例中,逻辑单元24a例如为异或逻辑门。
本实施例的涡轮解码器通过设置终止判断电路来于每执行二分之一个循环迭代操作后判断目前产生的解码数据是否相等并接近系统码sys的正确数值,并于解码数据接近系统码sys的正确数值时立即终止其的循环迭代操作。如此,本实施例的涡轮解码器可有效地改善传统涡轮解码器需耗费较多的解码时间与系统运算能力,并可有效地改善具有传统涡轮解码器的手持式装置电池续航力较差的缺点,而实质上具有解码时间较短、仅需占用较少的系统运算能力及可使应用其的手持式装置的电池续航力较佳的优点。
综上所述,虽然本发明已以一较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,可作各种的更动与润饰。因此,本发明的保护范围以所附的权利要求范围的界定为准。
Claims (10)
1.一种涡轮解码器,经由通讯链路接收系统码、第一奇偶校验码及第二奇偶校验码,并执行循环迭代操作以对该系统码进行解码,该涡轮解码器包括:
第一交织处理器,用以接收该系统码并对该系统码进行数据处理以得到交织系统码;
第一元件译码器及第二元件译码器,分别用以根据该系统码、该第一奇偶校验码及第一先验信息来得到第一外部信息,及根据该交织系统码、该第二奇偶校验码及第二先验信息来得到第二外部信息;
第二交织处理器,用以对该第一外部信息进行处理以产生该第二先验信息;以及
第一解交织器,用以对该第二外部信息进行处理以产生该第一先验信息,其中该第一外部信息及该第二外部信息分别与该第一先验信息与该第二先验信息具有实质上相同的数据格式。
2.根据权利要求1所述的涡轮解码器,其中还包括终止判断电路,该终止判断电路包括:
信号选择器,用以响应选择信号的第一电平,以该第一外部信息及该第一先验信息作为第一输出数据及第二输出数据输出,并响应该选择信号的第二电平以该第二外部信息及该第二先验信息作为该第一输出数据及该第二输出数据输出;
差值检测器,用以检测该第一及该第二输出数据间的差值,以得到差值数据;以及
比较器,用以判断该差值数据是否小于临界值,当该差值数据小于该临界值时该比较器输出停止信号终止该涡轮解码器的循环迭代操作,
其中,该第一与该第二元件译码器还分别接收并参考该第一及该第二先验信息,并调整新的第一外部信息及第二外部信息以执行循环迭代操作。
3.根据权利要求2所述的涡轮解码器,其中该信号选择器包括:
第一多工器,接收该第一及该第二外部信息,用以响应该选择信号的第一与第二电平以分别提供该第一及该第二外部信息作为该第一输出数据输出;及
第二多工器,接收该第一及该第二先验信息,用以响应该选择信号的第一与第二电平来分别提供该第一及该第二先验信息作为该第二输出数据输出。
4.根据权利要求2所述的涡轮解码器,其中该差值检测器包括:
逻辑单元,用以对该第一及该第二输出数据进行异或逻辑运算以得到运算数据;以及
累加单元,用以对该运算数据中各个位的数值进行累加以得到该差值数据。
5.根据权利要求1所述的涡轮解码器,其中该第二奇偶校验码的错误更正码实质上为对该交织系统码进行处理得到的奇偶校验码。
6.一种循环迭代操作的停止方法,应用于涡轮解码器中以判断该涡轮解码器是否完成解码操作,并停止该涡轮解码器的解码操作,该停止方法包括:
(a)根据系统码、第一奇偶校验码及第一先验信息来计算出第一外部信息;
(b)根据该第一外部信息与该第一先验信息的差值计算得到差值数据,并判断该差值数据是否小于临界值,其中该第一先验信息是对应至第二外部信息,该外部信息是根据交织系统码、第二奇偶校验码及第二先验信息计算得到;以及
(c)当该差值数据小于该临界值时判断该涡轮解码器完成解码操作并停止解码操作。
7.根据权利要求6所述的停止方法,其中于步骤(b)之后还包括:
(c’)当该差值数据大于该临界值时,根据该交织系统码、该第二奇偶校验码及该第二先验信息再一次计算出该第二外部信息;以及
(d)根据该第二外部信息与该第二先验信息的差值计算得到该差值数据,并判断该差值数据是否小于该临界值,并于该差值数据小于该临界值时执行步骤(c),其中该第二先验信息对应至该第一外部信息。
8.一种循环迭代操作的停止方法,应用于涡轮解码器中以判断得到的解码结果是否收敛至解码数据,并停止该涡轮解码器的循环迭代操作,该停止方法包括:
(a)根据系统码、第一奇偶校验码及第一先验信息来计算出第一外部信息;
(b)判断停止信号是否为使能;
(c)当该停止信号为非使能时,判断根据该第一外部信息及该第一先验信息间的差值得到的差值数据是否小于临界值,其中,该第一先验信息根据交织系统码、第二奇偶校验码及第二先验信息计算出的第二外部信息对应;
(d)当该差值数据小于该临界值时,使能该停止信号;
(e)根据该交织系统码、该第二奇偶校验码及该第二先验信息再一次计算出该第二外部信息;
(f)判断该停止信号是否为使能;以及
(g)当该停止信号为使能时,停止该涡轮解码器的循环迭代操作。
9.根据权利要求8所述的停止方法,其中于步骤(f)之后还包括:
(g’)当该停止信号为非使能时判断根据该第二外部信息及该第二先验信息间的差值计算出的该差值数据是否小于该临界值,其中该第二先验信息对应至该第一外部信息;
(h)当该差值数据小于该临界值时使能该停止信号;以及
(i)根据该系统码、该第一奇偶校验码及该第一先验信息来再一次计算出该第一外部信息,并执行步骤(b)。
10.一种终止判断电路,应用在涡轮解码器中,用以停止该涡轮解码器的循环迭代操作,该终止判断电路包括:
信号选择器,用以响应选择信号的第一电平来以第一外部信息及第一先验信息作为第一输出数据及第二输出数据输出,并响应该选择信号的第二电平以第二外部信息及第二先验信息作为该第一输出数据及该第二输出数据输出;
差值检测器,用以检测该第一及该第二输出数据间的差值,以得到差值数据;以及
比较器,用以判断该差值数据是否小于临界值,当该差值数据小于该临界值时该比较器输出停止信号终止该涡轮解码器的循环迭代操作,
其中,该涡轮解码器包括第一元件译码器及第二元件译码器,该第一元件译码器根据系统码、第一奇偶校验码及该先验信息运算得到该第一外部信息,该第二元件译码器根据交织系统码、第二奇偶校验码及该第二先验信息运算得到该第二外部信息,
其中,该第一与该第二元件译码器还分别接收并参考该第一及该第二先验信息并调整新的该第一外部信息及该第二外部信息以执行循环迭代操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/863,301 | 2007-09-28 | ||
US11/863,301 US7917830B2 (en) | 2007-09-28 | 2007-09-28 | Turbo decoder and iteration stopping method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101207387A true CN101207387A (zh) | 2008-06-25 |
CN101207387B CN101207387B (zh) | 2010-11-24 |
Family
ID=39567324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100049864A Active CN101207387B (zh) | 2007-09-28 | 2008-01-31 | 涡轮解码器及其终止判断电路及循环迭代操作的停止方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7917830B2 (zh) |
CN (1) | CN101207387B (zh) |
TW (1) | TWI339026B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106487391A (zh) * | 2015-08-28 | 2017-03-08 | 晨星半导体股份有限公司 | 应用于一卷积编码信号的解码方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200943757A (en) * | 2008-04-08 | 2009-10-16 | Ralink Technology Corp | Iterative signal receiving method and related iterative receiver |
US8983008B2 (en) | 2009-12-23 | 2015-03-17 | Intel Corporation | Methods and apparatus for tail termination of turbo decoding |
US8930791B2 (en) * | 2009-12-23 | 2015-01-06 | Intel Corporation | Early stop method and apparatus for turbo decoding |
US8984377B2 (en) | 2011-04-19 | 2015-03-17 | National Kaohsiung First University Of Science And Technology | Stopping methods for iterative signal processing |
RU2012130778A (ru) | 2012-07-18 | 2014-01-27 | ЭлЭсАй Корпорейшн | Маршрутизатор пакетов, имеющий иерархическую структуру буфера |
US9673840B2 (en) * | 2014-12-08 | 2017-06-06 | SK Hynix Inc. | Turbo product codes for NAND flash |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6161209A (en) * | 1997-03-28 | 2000-12-12 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Joint detector for multiple coded digital signals |
JP3932091B2 (ja) * | 1999-03-01 | 2007-06-20 | 富士通株式会社 | ターボ復号装置 |
US6879648B2 (en) * | 2000-01-31 | 2005-04-12 | Texas Instruments Incorporated | Turbo decoder stopping based on mean and variance of extrinsics |
US6898254B2 (en) * | 2000-01-31 | 2005-05-24 | Texas Instruments Incorporated | Turbo decoder stopping criterion improvement |
FI20000284A (fi) * | 2000-02-10 | 2001-08-11 | Nokia Networks Oy | Häiriönpoistomenetelmä sekä vastaanotin |
US6516437B1 (en) * | 2000-03-07 | 2003-02-04 | General Electric Company | Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates |
US6732327B1 (en) * | 2000-05-05 | 2004-05-04 | Nokia Networks Oy | Scaled-feedback turbo decoder |
US7533320B2 (en) * | 2000-11-14 | 2009-05-12 | Interdigital Technology Corporation | Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method |
KR100713331B1 (ko) * | 2000-12-23 | 2007-05-04 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법 |
US6738948B2 (en) * | 2001-04-09 | 2004-05-18 | Motorola, Inc. | Iteration terminating using quality index criteria of turbo codes |
EP1447936A1 (en) | 2003-02-11 | 2004-08-18 | Motorola Inc. | Data communication unit and method thereof for iterative decoding |
TWI350066B (en) * | 2003-04-17 | 2011-10-01 | Icera Inc | Apparatus and method for turbo decoder termination |
EP1499025A1 (en) * | 2003-07-17 | 2005-01-19 | Evolium S.A.S. | Stop criterion for an iterative data processing method |
US7421041B2 (en) * | 2004-03-01 | 2008-09-02 | Qualcomm, Incorporated | Iterative channel and interference estimation and decoding |
US7383484B2 (en) * | 2004-03-12 | 2008-06-03 | Seagate Technology Llc | Cyclic redundancy check based message passing in turbo product code decoding |
US7266756B2 (en) * | 2004-06-25 | 2007-09-04 | Via Telecom Co., Ltd. | Read enable generator for a turbo decoder deinterleaved symbol memory |
CN1780152A (zh) * | 2004-11-17 | 2006-05-31 | 松下电器产业株式会社 | 迭代译码方法和系统 |
CN100592643C (zh) | 2006-06-21 | 2010-02-24 | 华为技术有限公司 | 一种迭代译码器及迭代译码方法 |
US7580469B2 (en) * | 2006-07-06 | 2009-08-25 | Provigent Ltd | Communication link control using iterative code metrics |
-
2007
- 2007-09-28 US US11/863,301 patent/US7917830B2/en active Active
- 2007-12-04 TW TW096146165A patent/TWI339026B/zh active
-
2008
- 2008-01-31 CN CN2008100049864A patent/CN101207387B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106487391A (zh) * | 2015-08-28 | 2017-03-08 | 晨星半导体股份有限公司 | 应用于一卷积编码信号的解码方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI339026B (en) | 2011-03-11 |
CN101207387B (zh) | 2010-11-24 |
TW200915735A (en) | 2009-04-01 |
US7917830B2 (en) | 2011-03-29 |
US20090089643A1 (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101207387B (zh) | 涡轮解码器及其终止判断电路及循环迭代操作的停止方法 | |
Song et al. | 10-and 40-Gb/s forward error correction devices for optical communications | |
RU2216851C2 (ru) | Итеративный декодер и способ итеративного декодирования для коммуникационной системы | |
US6557139B2 (en) | Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information | |
CN1168237C (zh) | 移动通信系统中的分量解码器及其方法 | |
CA2400469C (en) | Apparatus and method for stopping iterative decoding in a cdma mobile communication system | |
US20090063934A1 (en) | Multi-channel memory system including error correction decoder architecture with efficient area utilization | |
WO2007135657A2 (en) | Error correction decoding by trial and error | |
EP1204211B1 (en) | Butterfly processor for telecommunications | |
CN104052573A (zh) | 解码装置及相关解码方法 | |
US8250448B1 (en) | Method of and apparatus for implementing a decoder | |
EP1204212B1 (en) | Method and apparatus for path metric processing in telecommunications systems | |
CN108233944A (zh) | 一种循环冗余校验方法、设备及存储介质 | |
JPH10150369A (ja) | ビタビデコーダのトレースバック | |
US7571376B2 (en) | Viterbi decoder for executing trace-back work in parallel and decoding method | |
CN116661871A (zh) | 具有动态流水线纠错功能的装置及控制方法 | |
US5887007A (en) | Viterbi decoding method and viterbi decoding circuit | |
CN105790882B (zh) | 一种降低误检率的方法及装置 | |
JP3512176B2 (ja) | ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法 | |
CN101895375A (zh) | 低密度校验码的译码系统 | |
US6912257B1 (en) | Apparatus and method for normalizing metric values in a component decoder in a mobile communication system | |
CN114531161B (zh) | 一种多模列表维特比实现方法及译码器 | |
TWI599182B (zh) | 解碼裝置及方法 | |
CN111817729B (zh) | 一种译码终止方法及装置 | |
US8413033B2 (en) | Device and method for calculating backward state metrics of a trellis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |