CN101206492B - 精密电压参考电路及其方法 - Google Patents

Abstract

本发明公开了一种精密电压参考电路及其形成方法。该电压参考电路包括：第一晶体管，其第一有效面积配置成形成第一Vbe；第二晶体管，其具有小于第一有效面积的第二有效面积，第二有效面积配置成形成大于第一Vbe的第二Vbe；第一电阻器，其耦合成接收第一Vbe和第二Vbe之间的差值，第一电阻器具有第一和第二端子；运算放大器，其具有耦合至第一晶体管的第一载流电极的第一输入、耦合至第二晶体管的第一载流电极的第二输入、输出、和耦合成从第二输入接收信号的第三晶体管；电容器，其具有耦合至运算放大器的输出的第一端子和耦合至第三晶体管的载流电极的第二端子。在一个实施例中，一种电压参考电路配置成利用差分耦合的晶体管来形成电压参考电路的ΔVbe。

Description

精密电压参考电路及其方法

技术领域

本发明一般涉及电子学，更具体地，涉及形成半导体器件的方法和结构。

背景技术

在过去，半导体工业利用各种方法和结构来构建电压参考电路。电压参考电路一般用于提供由其他电路如比较器电路使用的稳定的参考电压。一种形成电压参考电路的、普遍使用的设计技术使用能带隙(bandgap)参考作为电压参考电路的一部分。用于现有电压参考电路的一个设计参数减小参考电压的变化，其由用于运行电压参考电路的输入电压值的变化而产生。这有时称为电源抑制(power supplyrejection)。输入电压变化与参考电压变化的比称为电源抑制比(PSSR)。在2005年12月6日授权给Brass等人的美国专利号6,972,549中公开了现有电压参考电路的一个样例。然而，这样的现有电压参考电路不提供充分的电源抑制。

因此，期望有一种具有提高的电源抑制的电压参考电路。

附图说明

图1简要示出了根据本发明的电压参考电路的一部分的实施例；

图2简要示出了另一电压参考电路的一部分的实施例，其为根据本发明的图1的电压参考电路的可选实施例；以及

图3简要示出了包括根据本发明的图1的电压参考电路的半导体器件的放大的平面视图。

为了说明的简单和明了，图中的元件不一定按照比例，并且在不同的图中相同的参考号代表相同的元件。此外，为了说明的简要，省略了众所周知的步骤和元件的说明和细节。这里使用的载流电极(current carrying electrode)是指器件的元件，例如MOS晶体管的源极或漏极、或双极晶体管的发射极或集电极、或二极管的正极或负极，其承载通过该器件的电流，控制电极是指器件的元件，例如MOS晶体管的栅极或者双极晶体管的基极，其控制通过该器件的电流。虽然这里把器件解释为确定的N沟道或P沟道器件，本领域的普通技术人员应认识到，根据本发明，互补器件也是可能的。本领域的普通技术人员应认识到，这里使用的词汇“在...期间”、“在...的时候”、以及“当...时”不是表示一旦开始操作马上就会出现反应的准确术语，而是可能会在被初始操作激起的反应之间有一些微小但合理的延迟，例如传播延迟。

具体实施方式

图1简要示出了具有提高的电源抑制的电压参考电路10的实施例的一部分。电压参考电路10在输入端子11和公共返回端子12之间接收输入电压以运行电路10，并在电路10的输出13上形成稳定的参考电压。如在下文中将进一步看到的，电路10利用耦合为差分对的两个晶体管，该差分对形成电路10的能带隙参考部分的ΔVbe。电路10包括连接在差分对中的NPN双极晶体管17和28。电流源32和负载电阻器27和29一般连接至晶体管17和28。电路10的控制回路包括运算放大器36和控制晶体管33。除了与电阻器18、24和25串联的二极管耦合晶体管(diode coupled transistor)16之外，电路10还包括串联的电阻器18、24和25。除了电流源42、负载晶体管43和44以及具有帮助形成运算放大器的晶体管47和电阻器46的第二级之外，运算放大器36还包括包含电容器56和可选的电阻器57的信号抑制电路、开环补偿电容器55、差分耦合的晶体管37和39。电容器56和可选的电阻器57的信号抑制电路对大约100Hz至大约100KHz(100Hz-100KHz)之间的频率提高了PSRR。放大器36的输入40将输入信号提供至晶体管39，而输入38将输入信号提供至晶体管37。放大器36的输出41连接至控制晶体管33。

放大器36接收在各个节点14和15上形成的晶体管17和28的集电极电压值。放大器36和晶体管33的控制回路配置成将节点14和15上的电压值调节成基本上相等。在优选实施例中，电阻器27和29具有相等的值，使得通过电阻器27和29的相应电流26和30的值基本上相等。本领域的技术人员应认识到，还选择电阻器27和29的值以便为放大器36和晶体管33提供期望的开环增益。因此，通过各自晶体管28和17的电流26和30的值也相等。

晶体管17和28形成有具有不同尺寸的有效面积，使得晶体管17和28的Vbe不为相同的值。在优选实施例中，晶体管17具有比晶体管28的有效面积大大约8倍的有效面积，使得在运行中晶体管17的Vbe值比晶体管28的Vbe小大约10％。而且，因为晶体管17和28具有基本相等的电流值但是不同的有效面积尺寸，晶体管17的Vbe必须小于晶体管28的Vbe。电流源32使电流26和30的和基本上为常数。电阻器18连接在晶体管28的基极和晶体管17的基极之间以接收大致为晶体管28的Vbe和晶体管17的Vbe之间的差值的电压。该电压差通常称为由晶体管17和28形成的能带隙参考电路的ΔVbe。因此，在电阻器18两端产生的电压21等于ΔVbe。由电阻器18接收的ΔVbe使电流22流过电阻器18。因此，电流22的值表示ΔVbe。晶体管16和17之间的电流镜像结构在节点31上设置电压的极性和值。

电流22流过晶体管16、电阻器24以及电阻器25和18。因此，在输出13上形成的参考电压值基本上等于：

Vref＝16Vbe+ΔVbe+((ΔVbe/R18)(R24+R25))

    ＝16Vbe+((ΔVbe/R18)(R24+R25+R18))

其中：

Vref-输出13上的输出电压；

16Vbe-晶体管16的Vbe；

ΔVbe-ΔVbe；

R18-电阻器18的值；

R24-电阻器24的值；以及

R25-电阻器25的值。

当输入端子11上的输入电压值变化时，配置放大器36以接收形成ΔVbe的晶体管17和28的集电极电压使由放大器36的输入信号的变化产生的ΔVbe的变化最小化。当输入电压变化时，这使输出电压的变化最小化。如果输入电压变化，由放大器36接收的输入信号值的任何变化对ΔVbe值都有很小的影响。此外，将放大器36的输入连接至晶体管17和28的集电极提高了在输出13上形成的参考电压的精确性。举例来说，如果放大器36具有某个输入偏移，该偏移反应在晶体管17和28的集电极上，但是对于在电阻器21两端形成的ΔVbe值有很小的影响。应该相信，该结构优于现有技术而将参考电压值的精确性提高了2至3(2-3)倍。

晶体管39的寄生基极-集电极结电容(junction capacitance)在PSRR传递函数中形成一个零点，这可以在由在输入11上接收的输入电压中的高频变化产生的输出电压中造成很大的变化。当差分放大器36的输出41和输入38以及40接地时，零点与自晶体管39的集电极看到的输出阻抗有关，该阻抗由下式给出：

Z39＝2*Ri47*gm47*Ro47

其中：

Z39-自晶体管39的集电极看到的输出阻抗；

Ro47-晶体管47的输出阻抗；

gm47-晶体管47的跨导；以及

Ri47-向晶体管47的基极看过去的输入阻抗。

零点的频率由下式给出：

Fz＝1/2*Z39*Ccb

其中：

Fz-零点的频率；以及

Ccb-晶体管39的基极-集电极结电容。

电容器56被选择成形成PSRR传递函数中的极点，这消除了由晶体管39的寄生基极-集电极结电容和阻抗Z39形成的零点的影响。当电源11和差分放大器的输入38和40接地时，极点与自晶体管37的集电极看到的输出阻抗有关。该阻抗由下式给出：

P37＝Ri47*gm47*Ro47

其中：

P37-自晶体管37的集电极看到的输出阻抗。

极点的频率由下式给出：

Fp＝1/2*P37*C56

其中：

Fp-极点的频率；以及

C56-电容器56的值。

为了消除零点，极点的频率必须等于零点的频率：

Fz＝Fp

这给出：

C56＝2*Ccb

如由上面等式所示的，电容器56的值被选择成尽可能为晶体管39的寄生集电极-基极电容的值的两倍。电容器56还可以形成为结电容器，使得电容对温度和过程变化进行追踪。电阻器57为可选的，并且可以被省略。对于大约100千赫兹或者高于大约100千赫兹，可以用电阻器57来提高PSRR。如果电阻器57被包括，则电阻器57的值被选择为大约200KOhm。对于大约100Hz至大约100KHz之间(100Hz-100KHz)的频率，电容器56和可选的电阻器57的信号抑制电路将PSRR提高了大约100至1000(100-1000)倍。在一个示例性实施例中，PSRR被提高了大约40分贝(40db)。

电容器55用于在输出13上的参考电压的开环增益传递函数中形成极点。电容器55不出现在PSRR的传递函数中，因为电容器55不影响晶体管37或者39的集电极。电容器54起输出滤波器的作用，这在大于大约100Khz的频率处提高了PSRR。

由晶体管33提供至输出13上的负载(未示出)的电流值取决于晶体管33的尺寸和输入端子11上的输入电压值。连接至输出13的负载可以为无源负载或者有源负载例如为另一电子电路的一部分的晶体管。如果晶体管33很大，晶体管33可以在输入电压的低值处提供大电流。在一个示例性实施例中，晶体管33可以在低达大约2.0伏的输入电压值处提供高达700毫安(700ma)。

为了有利于电路10的这个功能，晶体管17的集电极一般连接至节点15和电阻器29的第一端子，电阻器29具有连接至输出13的第二端子。晶体管17的发射极一般连接至电流源32的第一端子和晶体管28的发射极。晶体管28的集电极一般连接至节点14和晶体管27的第一端子，晶体管27具有连接至输出13的第二端子。晶体管17的基极一般连接至晶体管16的基极和集电极。晶体管16的发射极连接至电阻器24的第一端子，电阻器24具有连接至返回端子12的第二端子。电流源32的第二端子连接至返回端子12。晶体管16的集电极连接至节点19和电阻器18的第一端子。电阻器18的第二端子一般连接至节点20、晶体管28的基极以及电阻器25的第一端子。电阻器25具有连接至输出13的第二端子。放大器36的输入38连接至节点14，而放大器36的输入40连接至节点15。放大器36的输出41连接至晶体管33的栅极。晶体管39的基极连接至输入40和电容器55的第一端子，而发射极连接至电流源42的第一端子。电容器55的第二端子连接至输出41。源42的第二端子连接至返回端子12。晶体管43的集电极和基极连接至晶体管39的集电极，而发射极连接至输入端子11。晶体管37的基极连接至输入38，而发射极连接至电流源42的第一端子。晶体管44的基极连接至晶体管43的基极，集电极连接至晶体管37的集电极，而发射极连接至输入端子11。晶体管47的基极连接至晶体管44的集电极，发射极连接至输入端子11，而集电极连接至输出41和电阻器46的第一端子。电阻器46的第二端子连接至返回端子12。晶体管33的源极连接至输出13，而漏极连接至输入端子11。电阻器57的第一端子连接至输出41，而第二端子连接至电容器56的第一端子。电容器56的第二端子连接至晶体管37的集电极。

图2简要示出了在图1的说明中解释的电路10的可选实施例的电压参考电路70的实施例的一部分。电路70类似于电路10，除了省略了串联的电阻器18、24和25以及晶体管16。此外，晶体管17和28分别由二极管连接晶体管(diode connected transistor)71和72代替。电阻器75被加在串联电阻器29中。

图3简要示出了在管芯(die)61上形成的半导体器件或集成电路60的实施例的一部分的放大的平面视图。电路10在管芯61上形成。电路70还可以代替电路10在管芯61上形成。电路60还可以包括为了简化附图而未在图3中示出的其他电路。电路10和器件或集成电路60通过本领域技术人员公知的半导体制备技术在管芯61上形成。

鉴于上述内容，显然公开了一种新颖的器件和方法。包括其他特征的是利用一对差分耦合的晶体管来形成ΔVbe生成电路。利用差分耦合的晶体管提高了电压参考电路的电源抑制。利用电容器56提高了电压参考电路的PSRR。

尽管用具体的优选实施例对本发明的主题进行了描述，但是显然对于半导体技术领域的技术人员而言很多替换和变更是明显的。例如，每个电流源32和42可以由电阻器代替。此外，电阻器27和29可以由电流源代替。再者，晶体管37和39可以为MOS晶体管，而放大器36可以为MOS或CMOS放大器而不是双极放大器。另外，为了清楚地描述，始终使用词语“连接(connect)”，但是，其被规定为与词语“耦合(couple)”具有相同的意思。因此，应该将“连接”解释为包括直接连接或间接连接。

Claims (9)

1.一种电压参考电路，其包括：

第一晶体管，其具有第一有效面积、第一载流电极、第二载流电极以及控制电极，其中，所述第一有效面积配置成形成第一Vbe；

第二晶体管，其具有第一载流电极、第二载流电极、控制电极以及小于所述第一有效面积的第二有效面积，其中，所述第二有效面积配置成形成大于所述第一Vbe的第二Vbe，并且其中所述第一晶体管和第二晶体管被耦合成差分对结构；

第一电阻器，其耦合成接收所述第一Vbe和所述第二Vbe之间的差值，所述第一电阻器具有第一和第二端子；

运算放大器，其具有耦合至所述第一晶体管的所述第一载流电极的第一输入、耦合至所述第二晶体管的所述第一载流电极的第二输入、输出、和具有耦合成从所述第二输入接收信号的控制电极的第三晶体管；以及

电容器，其具有耦合至所述运算放大器的所述输出的第一端子和耦合至所述第三晶体管的载流电极的第二端子。

2.根据权利要求1所述的电压参考电路，还包括耦合成二极管结构并具有控制电极的第四晶体管，所述第四晶体管的所述控制电极耦合至所述第四晶体管的第一载流电极、所述第一晶体管的所述控制电极以及所述第一电阻器的所述第一端子，所述第四晶体管具有第二载流电极。

3.根据权利要求2所述的电压参考电路，还包括与所述第一电阻器串联的第二电阻器以及与所述第一电阻器串联的第三电阻器。

4.根据权利要求1所述的电压参考电路，其中，所述第一电阻器耦合在所述第一晶体管的所述控制电极和所述第二晶体管的所述控制电极之间。

5.一种形成电压参考电路的方法，其包括：

将第一晶体管和第二晶体管耦合成差分对结构；以及

配置所述第一晶体管具有小于所述第二晶体管的第二Vbe的第一Vbe；

耦合第一电阻器以接收所述第一Vbe和所述第二Vbe，并形成表示所述第一Vbe和所述第二Vbe之间的差值的第一电流；

耦合运算放大器以接收来自所述第一晶体管和所述第二晶体管的信号；以及

将电容器耦合在所述运算放大器的输出和所述运算放大器的差分对的晶体管的载流电极之间。

6.根据权利要求5所述的方法，还包括将第二电阻器与所述第一电阻器串联以接收所述第一电流。

7.根据权利要求6所述的方法，还包括将第三电阻器与所述第一电阻器串联以接收所述第一电流，以及将第三晶体管耦合成二极管结构并与所述第一电阻器串联。

8.根据权利要求5所述的方法，还包括将第三晶体管的控制电极耦合至所述第一晶体管的控制电极。

9.一种形成电压参考电路的方法，其包括：

将第一晶体管和第二晶体管耦合成差分对结构；以及

配置所述第一晶体管具有大于所述第二晶体管的第二有效面积的第一有效面积；

耦合第一电阻器以从所述第一晶体管接收第一Vbe和从所述第二晶体管接收第二Vbe，并形成表示所述第一Vbe和所述第二Vbe之间的差值的第一电流；

耦合运算放大器以接收来自所述第一晶体管和所述第二晶体管的信号；以及

将电容器耦合在所述运算放大器的输出和所述运算放大器的差分对的晶体管的载流电极之间。

Images