CN101203956A - 集成电路的供电设备 - Google Patents

集成电路的供电设备 Download PDF

Info

Publication number
CN101203956A
CN101203956A CNA2005800489765A CN200580048976A CN101203956A CN 101203956 A CN101203956 A CN 101203956A CN A2005800489765 A CNA2005800489765 A CN A2005800489765A CN 200580048976 A CN200580048976 A CN 200580048976A CN 101203956 A CN101203956 A CN 101203956A
Authority
CN
China
Prior art keywords
power supply
supply unit
integrated circuit
circuit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800489765A
Other languages
English (en)
Other versions
CN101203956B (zh
Inventor
格拉恩·舒伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies Germany GmbH
Original Assignee
Conti Temic Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conti Temic Microelectronic GmbH filed Critical Conti Temic Microelectronic GmbH
Publication of CN101203956A publication Critical patent/CN101203956A/zh
Application granted granted Critical
Publication of CN101203956B publication Critical patent/CN101203956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

设备(12)用于向快速计时集成电路和/或者被快速定时的集成电路(13)供电，前一种集成电路表现为被供电的电路负载(17)，后一种表现为与电路负载(17)并联的内部电容(15)。集成电路(13；51；52)的计时频率(f1)很高，特别是至少位于兆赫兹区域。特别作为电流源构成的供电单元(14)直接连接在内部电容(15)上。供电单元(14；6；61)有个内电阻，它的阻抗值在计时频率(f1)时很高，以至于向电路负载(17)供应的电流(ID2)更多地来自内部电容(15)，而不是来自供电单元(14)。

Description

集成电路的供电设备
技术领域
本发明涉及一种向快速计时集成电路和/或者被快速定时的集成电路供电的设备，其中集成电路包括要被供电的电路负载和与电路负载并联的内电容。
背景技术
和当今其他技术领域一样，汽车技术领域中诸如微处理器或微控制器等集成电路的应用不断增多。它们的运行都需要有供电设备。现有的此类设备通常包含并行连接于集成电路供电输入端和地之间的外部隔直流电容以及与之并联的电压源。电压源给隔直流电容充电，输入集成电路的能量借助于放电电流而被从隔直流电容中提取出来。这样就尽可能实现了理想电压源。然而，目前已知的供电设备会产生不利的高电磁能辐射，特别是当集成电路的计时频率大于10MHz时。这样，可能也就不再能达到汽车行业的电磁兼容性(EMV)的要求了。
发明内容
因此，本发明的任务是提出一种开头所述的设备，借助这种设备即使在高时钟速度下，特别是兆赫兹区域也可以向集成电路供电，同时也能满足汽车行业的电磁兼容性(EMV)的要求。
这个任务通过具有权利要求1中所述特征的快速计时集成电路供电设备可以得到解决。本发明主要建立在两种措施的基础上：一种是放弃外部接入额外的隔直流电容，相反利用集成电路内现有的内部总线电容；另一种是，不象已知的采用低欧姆电压源的设备，而是采用一种内部电阻最大可能高的供电装置。
这两种措施的组合影响总线电容充放电的频率去耦。当总线电容仍在高计时频率下放电时，充电相反却明显处于较低的频率下。后者是总线电容和供电单元高欧姆内电阻组合而形成的低通特性的结果。随充电产生的充电频率比随放电产生的放电频率低至少一个数量级，这个放电频率主要由集成电路的时钟速度的基波(计时频率)及其谐波决定。副干扰常常通过内部通讯而产生，它的基本频率大多数以半时钟速度来推动。高频率的放电信号在空间上被紧密地限制住，主要只存在于集成电路内。相反，低频率的充电信号还流经集成电路所在的电路板。两部分信号都不会引起严重的电磁能辐射，因为放电信号被紧密地限制在集成电路内，而充电信号的频率低。
总之，借助本发明的设备也可以向高时钟速度的集成电路供应电能，而不会产生值得一提的电磁能辐射。而且计时频率在高兆赫兹区域也能满足电磁兼容性(EMV)的要求。
按照本发明方法的典型设计见与权利要求1相关的各权利要求。
按照权利要求2的设计也很容易实现。在理想状态下内电阻为无限大的电流源，是由一个低欧姆电压源和阻值随场合变化的内电阻串联来构成的。电压源可以用简单的方式来构成。这一点也特别适用于由电压控制的电压源。
按照权利要求3的设计保证供电量符合当前的主要需求。
按照权利要求4的措施保证调节单元具有有利的低调节速度。即使内部电容上的电压发生突然变化，因为低通效应，也只会导致慢慢补充电能。
按照权利要求5的设计会阻止高频信号在集成电路以外相当大的范围内，例如在电路板的输入线和输出线上也出现，并在那里形成辐射。
按照权利要求6的措施会阻止形成内电阻所采用的单个元件的并联电容造成强大影响。并联电容是不利的，因为它们在高频时的阻抗值小。电阻和铁氧体元件的串联降低了铁氧体元件的并联电容产生的不利影响。如果数个电阻串联时，电阻的寄生并联电容的影响也同样会减小。特别是四个低电容电阻相互串联是一个兼顾消耗和效果的良好的妥协方案。最少一个低电容的电阻可以降低总体排布的分流电容，提供有效的基本阻尼，相反地，铁氧体元件正是在高时钟频率区域内表现出所希望的高损耗。
上面所提到的结构方式可以任意组合。
附图说明
借助所附的图纸通过下面的描述和实施例详细说明本发明的其它特征、优点和细节。附图中，
图1和2示出根据现有技术水平制备的电路的供电设备，
图3和4示出按照本发明的电路供电设备的实施例，
图5示出按照图3和4的供电调节方框图，
图6示出按照本发明的电路的受控供电设备实施例，
图7示出按照图6的供电内电阻实施例。
相同的部件在图1至图7中用相同的符号来表示。
具体实施方式
图1和图2为根据现有技术状况制备的集成电路2的供电设备1。集成电路2的供电输入端3与外部隔直流电容4和用作电压源的供电单元5并行相连。集成电路2、隔直流电容4和供电单元5排布在连接有电缆束7的双层电路板6上。图2的等效电路图中，用复杂的阻抗8来表示例如被构造为快速计时微处理器或微控制器、或被构造为被快速定时的储存器模块的集成电路2。此外，在接地回线中排布有两个共模电感9和10，它们和天线电容(Antennendach-Kapazitaet)11并联。
目前已知的供电设备1的工作原理如下。供电单元5提供源电压UQ1。借助并联的电容值例如为大约100nF的隔直流电容4，形成理想的电压源。供电单元5提供充电电流IC1，借助它给隔直流电容4充电。从隔直流电容4中提取的放电电流ID1向集成电路2供应能量。充电电路在图1中用实线表示，放电电路用虚线表示。在集成电路2的每个接通过程中，还从隔直流电容4中提取其充电的一部分。由此产生的电势差通过借助供电单元5立刻充电而又得到补偿。
充电电流IC1和放电电流ID1包含相同频率分量，这些频率分量主要由被快速定时的集成电路2，特别是由其计时频率f1决定。从而产生磁场HCM1和HCM2，作为集中元件它们表示为充电和放电电路的馈线/回线中的共模电感9和10(图2)，并形成具有相同计时频率f1的电压降。在电路板6的馈线/回线内形成共模电压UCM，它与电场ECM1(图1)相连，并且由于电感9和10(图2)的储能性而驱动共模电流ICM。
从本发明中可以看出，由电路板6和电缆束7组成的整体结构具有双极天线特性。因此共模电流ICM至少一部分分量被辐射掉。其中，辐射程度主要取决于计时频率f1。因为双极特性，辐射随计时频率f1的平方而升高。例如位于n×10MHz区域内的高计时频率f1因此导致很高的辐射。其中，被辐射出的能量大部分来自天线电容11(图2)的位移电流，即来自共模电流ICM。
这里所描述的目前已知设备1的辐射性能导致，特别是在汽车工业中的使用所规定的电磁兼容性(EMV)的要求在计时频率f1升高时不再能被满足。
图3至7中描述的按照本发明的供电设备的实施例避免了现有已知设备1的上述缺点。它们的辐射性能大大降低，以至于汽车行业所提出的电磁兼容性(EMV)要求即使在高计时频率f1时也被满足。
图3和图4是按照本发明的、借助于供电单元14向集成电路13供电的设备12的第一实施例。与设备1不同，设备12不包括独立的外部隔直流电容4。相反却转而利用内部总线电容15，它作为集成电路13的供电总线的组成部分而与供电输入端16并行排布，其电容值例如为大约5nF。通过转而利用本来存在的总线电容15，实施费用得以降低。此外，供电单元14不是如设备1中那样构造为低欧姆电压源，而是构造为高欧姆电流源。
根据图4，集成电路13除了总线电容15以及其接地回线中本来被供电、被标志成阻抗的电路负载17外，还包括共模电感18和与之平行排布的天线电容19。相应地，主要流经电路板6的充电电路在其接地回线中还有由共模电感20与天线电容21构成的并联电路。
下面详细描述按照本发明的设备12的工作原理。充电电路和放电电路不仅在空间上，而且在频率上被去耦。放电电路局限于集成电路13的表面上，而充电电路主要流经电路板6。借助放电电流ID2从总线电容15中提取能量、并输入到电路负载17中，这个放电电流ID2含有主要由高计时频率f1决定的频率。相反，总线电容15借助充电电流IC2充电，这个充电电流IC2的充电频率f2基本较低，并由供电单元14作为源电流IQ提供。
总线电容15和供电单元14的高欧姆内电阻形成低通滤波器，它决定充电电流IC2的基本较低的频率。在内电阻无限大的理想状态下，充电电流IC2只包含直流分量。但是即使在实际的实施过程中，充电频率f2也比计时频率f1至少低一个数量级。充电频率f2典型地在千赫兹区域，计时频率f1通常在50MHz和300MHz之间。在如此低的充电频率f2下，与充电电流IC2相连的磁场HCM4产生与频率降低成比例降低的共模电压UCM2。整体结构的双极形式的有效性甚至以f1相对于f2的频率降低的平方降低，以至于如果必要的话，在电路板6内只形成非常低的共模电流ICM2，而不会发生明显的辐射。因此，在下面的图6中省略了共模电感20和天线电容21。
在集成电路13内，因较高频率分量而随放电电流ID2产生的磁场HCM3导致形成电场ECM2和共模电压UCM1。相应地，在接地回线中也形成共模电流ICM1。因为电流ID2环流的集成电路13的面积明显小于设备1中ID1环流的电路板6的面积，从而造成与设备1相比辐射明显降低。以理想供电单元14为前提，对设备1和12分别确定的，即由高频电流IC1和ID1或ID2环流的面积进行的对比估计表明辐射降低了大约为10000的因子。
图5是设备13的供电调节方框图。图6中所描述的集成电路13的供电设备22的另一个实施例包含这个调节方案的实现。这个调节保证向电路负载17提供恒定的负载电压UL用于供电。因为主要只取决于使总线电容15上的电压的平均值保持恒定，所以可以在供电输入端16上直接测量负载电压UL，其中不管是共模电感18还是可能存在的附加耦合电感(Bond-Induktivitaet)都可以忽略。
调节单元22a包括为连结到供电输入端16的、借助于低通电阻24和低通电容25构成的低通滤波器23，比较点26，调节器27以及电流/电压转换器28。按照图6的实施例中，比较点26和调节器27集成于电压控制的电压源29中。电流/电压转换器28被实现为特别是在计时频率f1区域内高欧姆的内电阻30。电压源29和高欧姆内电阻30的串联电路构成被构造为调节单元22a的组成部分的供电单元14。该串联电路是电流源的等效电路。
参照图5和图6，下面介绍设备22中所采用的受控供电的工作原理。最接近的供电输入端16上的负载电压UL在低通电容25上被确定为所测得的负载电压ULM，并被输入集成在电压源29内的比较点26。根据与预定的参考电压UR的偏差，控制调节器27，使得在其输出端上，从而也在电压源29的输出端上产生源电压UQ2。源电压借助于高欧姆内电阻30被转换成充电电流IC2，这个电流被输入集成电路13用于供电。在图5的方框图中，通过用干扰量ΔI供给充电电流IC2来考虑由于负载变化或其它偶然因素造成的偏差。
通过相应地确定低通滤波器23的大小来限制调节速度，从而使调节的传送频率(Transitfrequenz)低于电路13计时的基波(＝计时频率f1)。特别地，该传送频率至少低于计时频率f1一个数量级。例如，当计时频率f1为50MHz时，能以典型方式产生或通过调节的最大频率小于或者等于1MHz。从而保证实际中在电路板6中不出现对辐射至关重要的高频信号分量。
准确地来说，最后的说明只适用于无限内电阻30的情况。然而在实践中，内电阻30是一个有限值，从而充电电流IC2由第一低频充电电流分量IC21和第二高频充电电流分量IC22组成。第一充电电流分量IC21用于给总线电容15充电，第二充电电流分量IC22和电路负载17的同样为高频的放电电流ID2一起被用于供电。在此，从内部总线电容15中提取的充电电流ID2明显大于从充电电路中提取的第二高频充电电流分量IC22。相应的阻尼a(f)由此得出：
a ( f ) = | I C 22 I D 2 | = | 1 j 2 πf R I C B | ,
其中，RI表示内电阻30的值，CB表示总线电容15的值，f表示频率。其前提是可以理想化地把内电阻30描述为纯欧姆电阻。然而，在更精确地观察时，应把寄生并联电容一并考虑进去。
并联电容是不希望得到的，因为它尤其在高频时是内电阻30的欧姆分量的低欧姆分路。为了将这种影响减小到最小，优先借助数个电阻的串联来实现内电阻30。
图7中示出了一个相应的内电阻30的实施例。它包括由一共4个低电容分电阻31、32、33和34以及铁氧体元件(Ferrit-Element)35组成的串联电路。分电阻31至34分别具有电阻36、37、38或39，以及并联电容40、41、42或43。串联的分电阻31至34的数量越多，不希望得到的寄生并联电容40至43的影响就越小，例如寄生并联电容的值为小于0.5pF。总共4个分电阻31至34串联时，在消耗和使用之间达到良好的平衡。
同样包含在内电阻30的串联电路中的铁氧体元件35包括由铁氧体电阻(Ferrit-Widerstand)44和铁氧体电感(Ferrit-Induktivitaet)45构成的串联电路和与之并行设置的铁氧体电容(Ferrit-Kapazitaet)46。与铁氧体元件35串联的分电阻31至34还减小并行排列的铁氧体电容46的影响。
当铁氧体元件35的直流电阻在实际中为0欧姆时，特别是铁氧体电感45的欧姆分量在高频分量，即主要在载波频率f1及其谐波时，造成千欧姆区域内预期的高损耗电阻，并且通过转换成热能，从电路中吸取高频能量。欧姆电阻36至39具有大约100Ω的总和值。它们降低整体结构的分路电容，并提供有效的基本阻尼。根据图7的内电阻30还具有与频率相关的总阻抗值，它尤其随频率增大而增大。
分电阻31至34将分流铁氧体电容46减小到大约原始值的1/24。此外，它们还将设备22、电路板6和电缆束7构成的整个结构的谐振频率提高到大约5倍的频率。
在确定内电阻30的大小时，最大可能的欧姆电阻值RI以及源电压UQ2的可用现有消耗实现的值之间进行权衡。随着电阻RI增大，也就相应地需要更大的源电压UQ2，以便保持具有必要电流强度的充电电流IC2，其中电流强度典型地可以位于n×100mA区域。例如被构造为向上/向下转换调节器的调节器27是为测得的负载电压ULM和源电压UQ2设计的，它们的典型值在几伏至几十伏的区域内变化。但是，内电阻30的大小确定为使得它的阻抗值在计时频率f1时要足够高，从而使向电路负载17供电的高频电流中来自总线电容15的分量比来自供电单元14的分量大。

Claims (6)

1.一种向快速计时集成电路和/或被快速定时的集成电路(13；51；52)供电的设备，所述集成电路包括要被供电的电路负载(17)和与所述电路负载(17)并联的内部电容(15)，其中
a)集成电路(13；51；52)的计时频率(f1)很高，尤其是至少位于兆赫兹区域，
b)尤其被构造为电流源的供电单元(14；56；61)直接连接到内部电容(15)，其中
c)供电单元(14；56；61)具有内电阻(30)，所述内电阻的阻抗值在计时频率(f1)，特别是在其谐波时很高，以至于向电路负载(17)供应的电流(ID2，IC22)中来自内部电容(15)的分量大于来自供电单元(14；56；61)的分量。
2.按照权利要求1的设备，其特征在于，供电单元(14；56；61)包括用作电流源的串联电路，所述串联电路由电压源(29)和内电阻(30)构成。
3.按照权利要求1的设备，其特征在于，设置了用于调节由供电单元(14；56；61)向集成电路(13；51；52)供应的能量的调节单元(22a)。
4.按照权利要求3的设备，其特征在于，调节单元(22a)包括与内部电容(15)相连接的低通滤波器(23)，用于测量电路负载(17)上的电压(UL，ULM)。
5.按照权利要求1的设备，其特征在于，借助供电单元(14；56；61)供电包括具有传送频率的低通特性，所述传送频率低于计时频率(f1)。
6.按照权利要求1的设备，其特征在于，内电阻(30)包括至少一个低电容电阻(31、32、33、34)，并且尤其包括串联的铁氧体元件(35)。
CN2005800489765A 2005-03-10 2005-03-10 集成电路的供电设备 Active CN101203956B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2005/000433 WO2006094469A1 (de) 2005-03-10 2005-03-10 Einrichtung zur energieversorgung eines integrierten schaltkreises

Publications (2)

Publication Number Publication Date
CN101203956A true CN101203956A (zh) 2008-06-18
CN101203956B CN101203956B (zh) 2010-10-06

Family

ID=35781333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800489765A Active CN101203956B (zh) 2005-03-10 2005-03-10 集成电路的供电设备

Country Status (7)

Country Link
US (1) US8008965B2 (zh)
EP (1) EP1856739B1 (zh)
JP (1) JP4930862B2 (zh)
KR (1) KR101122940B1 (zh)
CN (1) CN101203956B (zh)
DE (1) DE112005003364A5 (zh)
WO (1) WO2006094469A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006042800A1 (de) * 2006-09-08 2008-03-27 Conti Temic Microelectronic Gmbh Geregelte Energieversorgung eines Schaltkreises
DE102007032092A1 (de) * 2006-11-27 2008-05-29 Conti Temic Microelectronic Gmbh Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551668A (en) 1982-07-28 1985-11-05 Reliance Electric Company Voltage sensing at loads remotely connected to power supplies
JP2833522B2 (ja) * 1995-04-27 1998-12-09 日本電気株式会社 半導体装置
JP2002305248A (ja) * 1996-10-08 2002-10-18 Matsushita Electric Ind Co Ltd 半導体集積回路
JPH10124159A (ja) 1996-10-18 1998-05-15 Advantest Corp 電圧印加回路
JPH10135336A (ja) * 1996-10-25 1998-05-22 Toshiba Corp 半導体集積回路装置、半導体集積回路装置が発するノイズの低減方法、半導体集積回路装置の内部電源システム
US6445039B1 (en) 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
JP3252827B2 (ja) 1999-04-21 2002-02-04 日本電気株式会社 電源電圧変動抑制回路
JP2003045978A (ja) * 2001-07-30 2003-02-14 Niigata Seimitsu Kk 半導体装置
JP3697184B2 (ja) 2001-08-27 2005-09-21 株式会社ルネサステクノロジ 電圧調整モジュール（ｖｒｍ）
US7123083B2 (en) 2001-10-15 2006-10-17 Micronas Gmbh Active filter circuit with operational amplifier
DE10224451A1 (de) 2002-05-29 2003-12-18 Celon Ag Medical Instruments Hochfrequenzapplikationsvorrichtung
US7061142B1 (en) 2003-05-28 2006-06-13 Cisco Technology, Inc. Inline power device detection
DE102006042800A1 (de) * 2006-09-08 2008-03-27 Conti Temic Microelectronic Gmbh Geregelte Energieversorgung eines Schaltkreises

Also Published As

Publication number Publication date
JP2008537324A (ja) 2008-09-11
DE112005003364A5 (de) 2007-10-04
US20080197820A1 (en) 2008-08-21
KR101122940B1 (ko) 2012-03-22
CN101203956B (zh) 2010-10-06
WO2006094469A1 (de) 2006-09-14
EP1856739A1 (de) 2007-11-21
KR20070110027A (ko) 2007-11-15
JP4930862B2 (ja) 2012-05-16
EP1856739B1 (de) 2012-02-01
US8008965B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
US10819155B2 (en) Power supply device, integrated circuit, energy transmitter and impedance matching method
EP1073187A2 (en) Switching regulator
CN101369808B (zh) 开关调整控制电路
US20040135559A1 (en) DC to DC converter producing output voltage exhibit rise and fall charactristics independet of load thereon
CN106685214B (zh) 带电流估计器的前馈控制系统
US7728717B2 (en) Switching regulator, transceiver circuit, and keyless access control system
CN103376811A (zh) 功率模块
CN108572276B (zh) 无线谐振功率发射器及其中的峰峰值电压检测的方法
CN107370468A (zh) 一种用于磁谐振耦合无线电能传输的功放源
CN101203956B (zh) 集成电路的供电设备
CN107656124A (zh) 无需外部采样电阻的Boost负载电流检测电路及方法
CN113983882A (zh) 一种电子雷管组网和电子雷管组网方法
CN104281120B (zh) 传感器接口系统和方法
CN104396128B (zh) 功率因数校正电路、用于照明用具的操作装置和用于控制功率因数校正电路的方法
CN101388596B (zh) 低通滤波器
CN107710582B (zh) 电力转换装置
CN113348614A (zh) 使用单连接点和负阻抗转换器降低电磁干扰(emi)的有源滤波器
US11374433B2 (en) Method for operating a circuit for generating an electromagnetic field, and circuit
CN208369546U (zh) 脉冲波发生电路
CN202486645U (zh) 一种适用于电源模块的输出电压调节电路
US6995583B2 (en) Structure and method for dynamic control of output driver voltage
US8093759B2 (en) Regulated energy supply for a rapidly cycling integrated circuit with reduced electromagnetic radiation
CN100392967C (zh) 开关电源装置的控制电路及采用该控制电路的开关电源装置
KR102328809B1 (ko) 무선 전력 송신 장치 및 그의 제어 방법
CN110299843A (zh) 一种复合dcdc电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230613

Address after: Regensburg, Germany

Patentee after: WeiPai technology Germany Co.,Ltd.

Address before: Nuremberg, Germany

Patentee before: CONTI TEMIC MICROELECTRONIC GmbH

TR01 Transfer of patent right