CN101192372A - 显示面板及其结构 - Google Patents

Abstract

本发明公开了一种显示面板及其结构，其包括了多数条扫描线，以及多数条数据线。而在每一条扫描线与数据线的交错处，则配置有一像素电路。另外，本发明所提供的显示面板还配置有多数条阴极线，平行于扫描线。其中，同一扫描线上所有的像素电路，都耦接相同的阴极线。而每一阴极线都通过一开关电路而耦接至一阴极电压，而各开关电路都依据一控制信号而决定是否将阴极电压导通至对应的阴极线。由于单一像素电路内的元件的减少，因而可减低布线的困难度，增加显示面板的开口率。并可增加有机发光二极管元件的寿命，保持显示面板的画面的品质。使像素电路内的工作电流稳定，增加了像素电路的使用寿命。

Description

显示面板及其结构

技术领域

本发明是有关于一种显示面板的结构，且特别是有关于一种共用阴极线的显示面板及其结构。

背景技术

由于多媒体社会的急速进步，半导体元件及显示装置的技术也随的具有飞跃性的进步。就显示器而言，由于有机发光显示器具有无视角限制、低制造成本、高应答速度(约为液晶的百倍以上)、省电、可使用于可携式机器的直流驱动、工作温度范围大以及重量轻且可随硬体设备小型化及薄型化等等，符合多媒体时代显示器的特性要求。因此，有机电激发光二极管显示器(OLED)具有极大的发展潜力，可望成为下一世代的新颖平面显示器。

然而，当有机电激发光二极管显示器在长时间工作后，会造成显示器中的薄膜晶体管的临界电压(threshold voltage)随时间而上升，进而造成了流过有机激发光二极管的工作电流下降，使得需要更高的操作电压以得到相同的亮度表现，这将会缩短有机激发光二极管显示器的使用寿命。

为了解决上述的问题，由道森(Robin Mark Adrian Dawson)等人，于美国专利公告第6229506号专利中提出一种可以补偿晶体管的临界电压的有机激发光二极管显示器。请参照图1，其绘示了此种有机激发光二极管显示器的像素结构。其中，晶体管101的源极端耦接数据线11，晶体管101的栅极端耦接扫描线13，而电容C1则耦接晶体管101的漏极端与晶体管103的栅极端之间；晶体管103的源极端耦接直流电源Vdd，电容C2耦接于晶体管103的栅极端与其源极端之间；晶体管105的栅极端耦接至控制线15，晶体管105的源极端耦接至晶体管103的栅极端，而晶体管105的漏极端则耦接至晶体管103的漏极端与晶体管107的源极端；晶体管107的栅极端耦接控制线17，而晶体管107的漏极端则耦接至有机电激发光二极管111的阳极端；此外，有机电激发光二极管111的阴极端则接地。

虽然图1中的像素电路可以使得流过有机发光二极管111的电流不受晶体管103的临界电压影响(详情请参照美国专利公告第6229506号专利)，然而此种像素电路还是存在有以下缺点：

1.由于一个像素内配置有四个晶体管，因此会造成布线(Layout)上的困难度增加，且其耗电量亦会因此增加。

2.由于一个像素内的元件太多，也会造成显示面板的开口率的低落。

发明内容

因此，本发明的目的就是在提供一种显示面板和像素电路，可以使得像素电路内的工作电流不受晶体管的临界电压的影响。

本发明的另一目的就是在提供一种显示面板和像素电路，可以增加像素电路的开口率。

本发明提供一种显示面板，其包括了多数条沿一第一方向平行排列的扫描线，以及多数条沿第二方向彼平行排列的数据线。另外，在本发明所提供的显示面板中，还包括了平行于扫描线的多数条阴极线。在每一条扫描线与数据线的交错处，则配置有一像素电路。而每一扫描线上所耦接的像素电路，都耦接相同的阴极线。特别的是，在本发明中，每一条阴极线都通过一开关电路而耦接至一阴极电压，并且每一开关电路都依据一控制信号而决定是否将阴极电压导通至对应的阴极线。

本发明也提供一种像素电路，其适用于一显示面板，并且可以通过一外部开关而耦接至一阴极电压。其中，外部开关会依据一控制信号而决定是否将阴极电压导通至像素电路。而在本发明中，包括了发光二极管，其阴极端通过外部开关而耦接至该阴极电压，而其阴极端则耦接了一第一晶体管的漏极端。同时，第一晶体管的栅极端通过一电容而耦接一大于阴极电压的阳极电压。另外，本发明也包括了第二晶体管、第三晶体管、第四晶体管和第五晶体管。其中，第二晶体管的栅极端耦接一扫描线，以接收一扫描信号，而第二晶体管的源极端和漏极端则分别耦接第一晶体管的栅极端和漏极端。此外，第三晶体管的栅极端和源极端分别耦接上述的扫描线和一数据线，以接收扫描信号和一数据信号，而第三晶体管的漏极端则耦接第一晶体管的源极端。除此的外，第四晶体管的漏极端耦接第一晶体管的源极端，而第四晶体管的栅极端和源极端则分别耦接控制信号和阳极电压，其中控制信号与扫描信号为反相。而第五晶体管的漏极端则是耦接至第一晶体管的栅极端，其栅极端和源极端则彼此互相耦接，并耦接至显示面板中的前一条扫描线。

本发明又提供一种像素电路，其可以通过一外部开关而耦接至一阴极电压。其中，外部开关会依据一第一控制信号而决定是否将阴极电压导通至像素电路。本发明包括了一发光二极管，其阴极端通过外部开关而耦接至阴极电压，而其阳极端则耦接第一晶体管的漏极端，并且第一晶体管的漏极端与栅极端还通过一第一电容互相耦接。同时，第一晶体管的源极端则耦接了一大于阴极电压的阳极电压。另外，本发明也包括了第二晶体管和第三晶体管。其中，第二晶体管的源极端和栅极端分别耦接一数据线和一扫描线，以接收一数据信号和一扫描信号，并且第二晶体管的漏极端则是通过一第二电容而耦接至第一晶体管的栅极端。而第三晶体管的源极端和漏极端分别耦接第一晶体管的栅极端和漏极端，其栅极端则耦接一第二控制信号。

本发明还提供一种像素电路，同样也适用于显示面板，并且可以通过一第一外部开关而耦接至一阴极电压。其中第一外部开关会依据一控制信号而决定是否将阴极电压导通至像素电路。同样地，本发明包括了一发光二极管，其阴极端通过第一外部开关而耦接至阴极电压，而其阳极端则耦接一第一晶体管的漏极端。同时，第一晶体管的源极端则耦接一大于阴极电压的阳极电压。另外，本发明也包括了一第二晶体管和第三晶体管。其中，第二晶体管的栅极端和源极端分别耦接一扫描线和一数据线，以接收一扫描信号和一数据信号，而第二晶体管的漏极端则耦接第三晶体管的源极端。此外，第三晶体管的栅极端与漏极端彼此互相耦接，并且共同耦接至第一晶体管的栅极端。除此的外，在第一晶体管的源极端和栅极端之间，还跨接了一电容。而此电容相对于耦接第一晶体管的源极端的另一端，则依据一重置信号，而决定是否耦接至一重置电压。

本发明还提供了一种显示面板，其包括了一基底，而在基底上则配置了多数个像素结构，并且各该像素结构都包括了一薄膜晶体管元件。在薄膜晶体管元件上形成了一第一绝缘层，并且在第一绝缘层的表面具有一孔洞。还有一阳极电极，以第二方向延伸而形成在第一绝缘层上，并且借由连接至薄膜晶体管。另外，在本发明中，还包括一第二绝缘层，覆盖住孔洞以及第一绝缘层的曝露部份。而在第二绝缘层上，则配置了至少两个间隔壁结构。这些间隔壁结构延伸向第一方向，并配置在阳极电极的延伸方向的两侧。在两个间隔壁结构之间的区域，还配置有一有机层，延伸向第一方向，并且形成在第二绝缘层与阳极电极的上，以用来发光。而在有机层的上方以及见隔壁结构之间的区域，又覆盖了一层阴极电极，同样也是延伸向第一方向。而阴极电极则耦接了一开关元件，而此开关元件则依据一控制信号而决定是否将一直流电压传送至该阴极电极。

由上可知，在本发明所提供的显示面板内的像素电路中，由于具有补偿电路，因此能够稳定像素电路内的工作电流。而补偿电路内仅具有两个晶体管和电容，因此整个像素电路内的元件只有三个晶体管、两个电容外加一个例如是有机发光二极管的发光二极管元件。由于本发明内的像素电路的元件较少，因此本发明所提供的显示面板的开口率就可以提升，而且较少的元件亦减少功率的消耗。

附图说明

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

图1绘示了一种现有的平面显示器的像素结构的电路图。

图2绘示了依照本发明的-较佳实施例的一种显示面板的电路图。

图3绘示了依照本发明第一实施例的一种像素电路的电路图。

图4绘示图3的像素电路的信号时序图。

图5绘示了依照本发明第二实施例的一种像素电路的电路图。

图6绘示了图5的像素电路的信号时序图。

图7绘示了依照本发明第三实施例的一种像素电路的电路图。

图8绘示了图7的像素电路的信号时序图。

图9绘示了依照本发明的一较佳实施例的一种显示面板的结构示意图。

图10绘示了沿图9的9a-9a’的剖面图。

图中主要元件符号说明如下：

11、212、334、534、734：数据线；

13、202、204、332、532、732：扫描线；

15、17、538、Az0：控制线；

101、103、105、107、302、312、314、、316、318、352、502、512、514、542、702、712、714：晶体管；

111、304、504、704：有机发光二极管；

200、900：显示面板；

222、336、536、736：阴极线；

232、350、540、744：开关电路；

242、244、300、500、700：像素电路；

310、510、710：补偿电路；

322、516、518、716：电容；

902：阳极电极；

904：阴极接触端；

912：开关电路；

1011：基板；

1013：薄膜晶体管元件；

1015、1021：绝缘层；

1019：阳极电极；

1023：间隔壁结构；

1027：有机层；

VDD：阳极电压；

VSS：阴极电压；

具体实施方式

以下将参考所附绘图，详细说明本发明的较佳实施例。其中所附绘图绘示为本发明各种较佳实施例。而以下所叙述的晶体管的类型，例如PMOS晶体管，均为本发明较佳的实施例。然而，熟悉此技术的人员可以依据实际的状况将其改换为其他类型的晶体管，而并不会对本发明主要的精神造成影响。

此外，以下各段所叙述的阳极电压的电压值，都会大于以下所叙述的阴极电压，而在以下各段中将不会再特别加以解释。

图2绘示了依照本发明的一较佳实施例的一种显示面板的电路图。请参照图2，在本发明所提供的显示面板200中，配置了数条沿第一方向平行排列的扫描线(例如扫描线202和204)，并且配置了数条沿第二方向平行排列的数据线(例如数据线212)。其中，第一方向和第二方向大致上互相垂直，并且扫描线与数据线彼此交错但互不接触而排列。另外，在显示面板200中还包括了数条阴极线(例如阴极线222)，而这些阴极线与扫描线是彼此平行排列。其中，每一条阴极线都通过一开关而耦接至阴极电压VSS，并且每一开关都依据一控制信号而决定是否将阴极电压VSS导通至对应的阴极线。

例如，阴极线222通过开关电路232而耦接至阴极电压VSS，并且开关电路232会依据控制信号CE1而决定是否将阴极电压VSS导通至阴极线222。

在每一扫描线和数据线的交会处，都配置有一像素电路。例如，在扫描线202与数据线212的交会处，配置有像素电路242。其中，同一扫描线上的像素电路会耦接同一条阴极线。例如，扫描线202上耦接的所有像素电路都共同耦接阴极线222。

图3绘示了依照本发明第一实施例的一种像素电路的电路图。请参照图3，像素电路300耦接了扫描线332和数据线334。另外，像素电路300还借由阴极线336，并且通过开关电路350而耦接至阴极电压VSS。其中，开关电路350依据控制信号CE而决定是否导通，并且控制信号CE与扫描线332上的扫描信号Sn_N彼此为反相。

请继续参照图3，像素电路300包括了PMOS晶体管302、发光二极管304和补偿电路310。在本发明的实施例中，发光二极管304可以是有机发光二极管，其阴极端耦接阴极线336，而其阳极端则耦接PMOS晶体管302的漏极端。

在补偿电路310中，包括了PMOS晶体管312、314、316和318，以及电容322。其中，PMOS晶体管312的源极端和漏极端分别耦接PMOS晶体管302的栅极端和漏极端，而PMOS晶体管312的栅极端则通过扫描线332而耦接至PMOS晶体管314的栅极端。PMOS晶体管314的源极端耦接数据线334，而其漏极端则耦接PMOS晶体管316的漏极端，并且也耦接至PMOS晶体管302的源极端。

此外，PMOS晶体管316的源极端耦接至阳极电压VDD，并且通过电容322而耦接至PMOS晶体管302的栅极端和PMOS晶体管312的源极端，而PMOS晶体管316的栅极端则接收控制信号CE。另外，PMOS晶体管318的漏极端也耦接至PMOS晶体管302的栅极端和PMOS晶体管312的源极端，而PMOS晶体管318的源极端和栅极端则是彼此互相耦接，并且接收前一条扫描线上的扫描信号Sn_N-1。例如，图1中的像素电路244除了接收扫描线204所传送的扫描信号的外，还会接收前一条扫描线202所传输的扫描信号。

在本实施例中，开关电路350包括PMOS晶体管352。其中，PMOS晶体管352的源极端和栅极端分别耦接阴极电压VSS和控制信号CE，而其漏极端则通过阴极线336而耦接至发光二极管304的阴极端。

图4绘示图3的像素电路的信号时序图。请合并参照图3和图4，在T0时，扫描信号Sn_N-1和Sn_N都为高电位VH的状态。而由于控制信号CE与扫描信号Sn_N彼此反相，因此在T0时，控制信号CE为低电位VL的状态。

在T1时，扫描信号Sn_N-1下拉至低电位VL状态，因此PMOS晶体管318会导通(Turn On)。同时间，PMOS晶体管312、314和316为关闭(Turn Off)状态，另外，PMOS晶体管352也是导通的状态。此时，节点A1的电压为VL-Vth，而节点B1的电压则是VDD。其中，Vth为PMOS晶体管302的临界电压。

在T2时，扫描信号Sn_N-1回复至高电位VH的状态，而轮到扫描信号Sn_N下拉至低电位VL的状态。而由于控制信号CE和扫描信号Sn_N彼此反相，因此控制信号CE会上升至高电位状态VH。因此，PMOS晶体管316、318和352会关闭，而PMOS晶体管312和314则是导通。此时，像素数据会从数据线334送入像素电路300内。也就是说，在数据线上会产生一个数据电压Vdata，以致于节点B1的电压位准会等于数据电压Vdata，而使得节点A1的电压位准会等于Vdata-Vth，并且会对电容322充电。

在T3时，扫描信号Sn_N会回到高电位VH的状态，以致于控制信号CE会回到低电位VL的状态。此时，PMOS晶体管302和352会导通，并将阴极电压VSS导通至发光二极管304的阴极端，使得PMOS晶体管302会产生工作电流I1流经发光二极管304。借此，发光二极管304就会被驱动而发光。同时间，PMOS晶体管314会关闭，而由于电容322所储存的能量，节点A1的电压位准还是维持为Vdata-Vth，但是节点B1的电压则会等于阳极电压VDD。

众所皆知的，工作电流I1可以用以下的方程式来求出：

Ioled＝β/2(Vsg-Vth)²            (1)

其中，Ioled为驱动发光二极管304的工作电流，在本实施例中就是I1，而Vsg则是PMOS晶体管302源极端到栅极端之间的电压，也就是等于节点B1的电压位准减去节点A1的电压位准。由于节点A1的电压位准等于Vdata-Vth，而节点B1的电压位准等于VDD，因此第(1)式又可以写成：

Ioled＝β/2(VDD-Vdata+Vth-Vth)²  (2)

     ＝β/2(VDD-Vdata)²

由第(2)式可知，驱动发光二极管304的工作电流I1大小与PMOS晶体管302的临界电压无关。因此，本发明提供的像素电路的亮度不会随PMOS晶体管302的临界电压飘移而有所影响，并且进而增加发光二极管304的使用寿命。

虽然图3所提供的像素电路能够解决临界电压的问题，但是由于在像素电路内具有5个晶体管，因此还是无法有效地提升开口率。图5绘示了依照本发明第二实施例的一种像素电路的放大电路图。请参照图5，同样地，像素电路500耦接了扫描线532、数据线534和阴极线536。较特别的是，像素电路500还耦接了控制线538，以用来接收控制信号AZ。在本实施例中，控制线538在例如图2的面板上，可以以和扫描线平行排列。

请继续参照图5，在像素电路500中，包括了PMOS晶体管502，其源极端耦接阳极电压VDD，其漏极端则耦接例如是有机发光二极管的发光二极管元件504的阳极端，而发光二极管504的阳极端则借由阴极线536而耦接至对应的开关电路340。另外，在像素电路500中还包括了补偿电路510。

在补偿电路310中，配置有PMOS晶体管512和514。其中，PMOS晶体管512的源极端和栅极端分别耦接数据线534和扫描线532，以分别接收数据电压Vdata和扫描信号Sn_N，而PMOS晶体管512的漏极端则通过电容516耦接至PMOS晶体管502的栅极端。另外，PMOS晶体管514的源极端耦接至PMOS晶体管502的栅极端，并且通过电容518而耦接至晶体管502的源极端。此外，PMOS晶体管514的栅极端耦接至控制线538，以接收控制信号AZ，而PMOS晶体管514的漏极端则耦接PMOS晶体管502的漏极端。

与图3相同，开关电路540可以利用PMOS晶体管542来实现，其源极端耦接阴极电压VSS，其栅极端耦接控制信号CE，而其漏极端则耦接阴极线536。

图6绘示了图5的像素电路的信号时序图。请合并参照图3和图4，在T0时，扫描信号Sn_N、控制信号AZ和CE都为高电位，以致于PMOS晶体管512、514和542都是关闭的状态。

在T1时，扫描信号Sn_N由高电位转为低电位，此时，PMOS晶体管512会导通。

随即在T2时，控制信号AZ也由高电位转为低电位，因此PMOS晶体管514就会导通，使得PMOS晶体管502的栅极端和漏极端可以看作短路。此时，PMOS晶体管502可以看作是一个二极管，而其栅极电压就可以表示为VDD-Vth，在此称此栅极电压为偏移临界电压Vth1，也可以被看作PMOS晶体管502最新的临界电压。以上的步骤，是要对PMOS晶体管502的临界电压进行程式化(Programming)，以得到所需要的临界电压，也就是偏移临界电压Vth1。

接着，在T3时，控制信号AZ又会回到高电位，使得PMOS晶体管514关闭。

在T4时，像素数据会从数据线534送入像素电路500内。也就是说，在数据线534上会产生数据电压Vdata。此时，节点B2和A2的电压差(Vsg)可以表示为：

Vsg＝VDD-Vth+(C1/C2+C1))Vdata    (3)

其中，C1为电容516的电容值，而C2则为电容518的电容值。

在T5时，扫描信号Sn_N会转为高电位，并且像素数据也传送完毕，因而使得PMOS晶体管512关闭。而在T6时，控制信号CE会变为低电位，以致于PMOS晶体管542导通，而将电压VSS导通至发光二极管504的阴极端。此时，PMOS晶体管502会导通，而产生工作电流I2来驱动发光二极管504，而工作电流I2也就等于第(1)式中的Ioled。而将第(1)式中的Vgs用第(3)式代入，则工作电流I2就可以表示为：

I2＝β/2((C2/(C1+C2)Vdata)²  (4)

由第(4)式可知，驱动发光二极管504的工作电流I2大小与PMOS晶体管502的临界电压Vth没有关。同时，在像素电路500内也仅有三个晶体管，因此本实施例所提供的像素电路500能够有效地提升开口率。

图7绘示了依照本发明第三实施例的一种像素电路的电路图。请参照图7，在像素电路700中，同样还是包括有PMOS晶体管702、例如是有机发光二极管的发光二极管704和补偿电路710。另外，像素电路700也耦接了扫描线732、数据线734和阴极线736。其中，阴极线736是通过开关电路740而耦接至阴极电压VSS。

请继续参照图7，在像素电路700中，发光二极管704的阴极端耦接至阴极线736，而阳极端则是耦接至PMOS晶体管702的漏极端。而PMOS晶体管702的源极端耦接至阳极电压VDD，其栅极端则是耦接至补偿电路710。

在补偿电路710中，包括了PMOS晶体管712和714。其中，PMOS晶体管712的源极端和栅极端分别耦接数据线734和扫描线732，以分别接收数据电压Vdata和扫描信号Sn_N。此外，PMOS晶体管712的漏极端则是耦接至PMOS晶体管714的源极端，而PMOS晶体管714的栅极端和漏极端是彼此互相耦接。另外，PMOS晶体管714的漏极端还耦接至PMOS晶体管702的栅极端，并且通过电容716而耦接至PMOS晶体管702的源极端。

在本实施例中，电容716的一端耦接至PMOS晶体管702的源极端，而另一端除了耦接至PMOS晶体管702的栅极端和PMOS晶体管714的漏极端的外，还通过开关电路744而耦接至一重置电压VR。其中开关电路744会依据一重置信号RST，而决定是否将重置电压VR导通至PMOS晶体管702的栅极端。

另外，开关电路740同样也可以包括PMOS晶体管742，其源极端耦接阴极电压VSS，栅极端接收控制信号CE，而漏极端则耦接阴极线736。

图8绘示了图7的像素电路的信号时序图。请合并参照图7和图8，在T0时，扫描信号Sn_N和重置信号RST都为高电位，而控制信号CE则是低电位。

在T1时，重置信号RST会从高电位下拉至低电位，而控制信号CE则是从低电位上拉至高电位，以致于PMOS晶体管710会导通。反的，PMOS晶体管712和742则是关闭的状态。此时，节点A3和B3的电压位准都是VR。

在T2时，重置信号会回复为高电位，而扫描信号Sn_N则是被下拉至低电位，以致于PMOS晶体管712会导通。同时，像素数据会从数据线736送至像素电路700内。也就是说，在数据线736上会产生数据电压Vdata。此时，节点A3的电压位准会是Vdata，而节点B3的电压则是Vdata-Vth。其中，Vth为PMOS晶体管702的临界电压。

在T3时，扫描信号Sn_N会回复至高电位，并且像素数据也传送完毕。此时，控制信号CE会下拉至低电位，以致于PMOS晶体管702和742会导通，而产生一工作电流I3来驱动发光二极管704，其中驱动电压I3就是第(1)式中的Ioled。此时，由于节点B3的电压位准为Vdata-Vth，因此PMOS晶体管702的源极端和栅极端之间的电压差(Vsg)可以表示为：

Vsg＝VDD-Vdata+Vth               (5)

将第(5)式代入第(1)式后，就可以将第(1)式改写如下：

Ioled＝β/2(VDD-Vdata+Vth-Vth)²  (6)

     ＝β/2(VDD-Vdata)²

同样地，从第(6)式中可以很清楚的看到，用来驱动发光二极管704的工作电流I3(Ioled)的大小，会与PMOS晶体管702的临界电压无关。另外，将像素电路700与像素电路500相比发现，像素电路700比像素电路500少了一个电容，因此其布线更为简单。是以，本实施例所提供的像素电路能够有效地提升开口率。

在本发明的另外一些实施例中，开关电路744和重置电压VR的功能，可以借由前一条扫描线来实现。也就是说，节点B3改耦接至前一条扫描线。当前一条扫描线的扫描信号被下拉至低电位时，节点B3的电位就和前一条扫描线的电位相同。如此，图7的实施例又可以减少一个开关电路，而使得电路的实现更为简单。

图9绘示了依照本发明的一较佳实施例的一种显示面板的结构示意图。请参照图9，显示面板900可以利用图2的显示面板200的电路来实现。在显示面板900中，具有多数个像素结构，各个像素中包含一阳极电极1019，而这些像素结构以阵列方式排列在显示面板900上，用以显示一画面。其中，每一阳极电极1019都是朝向Y方向延伸。而每一列上的像素结构，则共用一条阴极电极(图未示)，并且每一列像素结构的阴极电极都通过阴极接触端904耦接至一开关电路，而每一列上的阴极电极则借由间隔壁结构1023区隔开来。例如，在R0列上的像素结构共用一条阴极电极，而这条阴极电极通过阴极接触端904耦接开关电路912。注意的是，每一阴极电极都会朝向X方向延伸。此外，开关电路912可以利用上述的晶体管342或任何可作为开关用途的电子元件来实现。而每一开关电路都会依据一控制信号(图未示)，而决定是否将直流电压VSS导通至对应的阴极电极上。

图10绘示了沿图9的9a-9a’的剖面图。请参照图10，在基板1011上，配置有薄膜晶体管元件1013。而在薄膜晶体管元件1013上，形成有一绝缘层1015，并且绝缘层1015的表面具有孔洞1017。

在绝缘层1015上，形成一层阳极电极1019，而其材质可以包括铟锡氧化物、铟锌氧化物及铝锌氧化物三者至少其中之一。阳极电极1019借由孔洞1017连接至薄膜晶体管元件1013。同时，阳极电极1019也覆盖了部分的绝缘层1015，以在显示面板上形成像素结构。

在阳极电极1019的部分上，形成绝缘层1021，其用来覆盖孔洞1017，以及没有被阳极电极1019覆盖的绝缘层1015的部份。其中，绝缘层1015和1021的材质可以包括二氧化硅。

在绝缘层1021的上，形成间隔壁结构1023，位于阳极电极1019的延伸方向的两端，并且朝向图5的X方向延伸。因此，从图10的剖面上来看，间隔壁结构1023呈现倒梯形的形状。

在间隔壁结构1023之间的区域，沉积有有机层1027。其中，有机层1027具有发光的特性，其材质包括了小分子的有机材料或是高分子的有机材料。而在有机层1027的上方则形成阴极电极629，其材质包括了铝、钙、镁银合金三者至少其中之一。

承上述，有机层1027和阴极电极1029都是朝向图9的X方向延伸，且阴极电极1029通过阴极接触端904耦接对应的开关电路。由于间隔壁结构1023可使用例如负光阻形成，因此在图9形成一倒梯形。借由间隔壁结构1023，显示面板900上各列像素所沉积的有机层1027和阴极电极1029将可被分隔开来，即每一列均有其相对应的有机层1027与阴极电极1029，因此也可以简化制程步骤。

综上所述，本发明至少有以下优点：

1.由于单一像素电路内的元件的减少，因而可以减低布线的困难度。

2.由于单一像素电路内的元件个数较少，因而增加了本发明的显示面板的开口率。

3.由于开口率的增加，因此本发明的显示面板的亮度需求可以降低，进而增加了有机发光二极管元件的寿命。

4.由于显示面板的亮度可以降低，因此也减少了电源的消耗。

5.由于本发明可以使流过发光二极管元件的工作电流维持稳定，因此可以保持显示面板的画面的品质。

6.由于像素电路内的工作电流稳定，因此也可以增加像素电路的寿命。

7.由于上述的电压Vss可以依据实际情况来设定，因此可以增加本发明的应用性和实用性。

8.由于本发明在显示面板结构内使用了负光阻来形成间隔壁结构，因此可以简化制程。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明的精神和范围内，当可将此发明应用于不同的电路上并可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (21)

1.一种显示面板，其特征在于，包括：

多数个扫描线，沿一第一方向彼此平行排列；

多数个数据线，沿一第二方向彼此平行排列；

多数个阴极线，沿该第一方向彼此平行排列；

多数个像素电路，分别对应耦接该些扫描线与该些数据线其中之一，且每一扫描线上耦接的所有像素电路耦接相同的阴极线；以及

多数个开关电路，分别耦接该些阴极线其中之一，且每一开关电路分别依据一控制信号而决定是否将一阴极电压导通至对应的阴极线。

2.如权利要求1所述的显示面板，其特征在于，每一像素电路包括：

一第一PMOS晶体管；

一发光二极管，其阳极端耦接该第一PMOS晶体管的漏极端，而阴极端则耦接该些阴极线其中之一；以及

一补偿电路，耦接对应的数据线和扫描线，并耦接该第一PMOS晶体管，以稳定流过该第一PMOS晶体管的工作电流。

3.如权利要求2所述的显示面板，其特征在于，每一补偿电路包括：

一第二PMOS晶体管，其第一源/漏极端与栅极端互相耦接，并耦接至前一条扫描线，而该第二PMOS晶体管的第二源/漏极端耦接至该第一PMOS晶体管的栅极端；

一第三PMOS晶体管，其第一源/漏极端和第二源/漏极端分别耦接该第一PMOS晶体管的漏极端和栅极端，而该第二PMOS晶体管的栅极端则耦接对应的扫描线；

一电容，其中之一端耦接该第一PMOS晶体管的栅极端，而该电容的另一端则耦接一阳极电压，其中该阳极电压大于该阴极电压；

一第四PMOS晶体管，其栅极端接收对应的控制信号，其第一源/漏极端耦接该第二电压，而该第四PMOS晶体管的第二源/漏极端则耦接至该第一PMOS晶体管的源极端，其中每一控制信号与对应的扫描线上的信号彼此反相；以及

一第五PMOS晶体管，其第一源/漏极端和栅极端分别耦接对应的数据线与扫描线，而其第二源/漏极端则耦接该第一PMOS晶体管的源极端。

4.如权利要求2所述的显示面板，其特征在于，还包括多数个控制线，朝该第二方向平行排列，且每两条扫描线之间配置有该些控制线其中之一。

5.如权利要求4所述的显示面板，其特征在于，该驱动晶体管的源极端耦接一阳极电压，且该阳极电压大于该阴极电压，而每一补偿电路包括：

一第二PMOS晶体管，其第一源/漏极端耦接对应的数据线，其栅极端则耦接对应的扫描线；

一第一电容，用以将该第二PMOS晶体管的第二源/漏极端耦接至该第一PMOS晶体管的栅极端；

一第二电容，用以将该第一PMOS晶体管的栅极端与源极端耦接在一起；以及

一第三PMOS晶体管，其第一源/漏极端和第二源/漏极端分别耦接至该第一PMOS晶体管的漏极端和栅极端，而该第三PMOS晶体管的栅极端则耦接对应的控制线。

6.如权利要求2所述的显示面板，其特征在于，该驱动晶体管的源极端耦接一阳极电压，且该阳极电压大于该阴极电压，其中每一补偿电路包括：

一第二PMOS晶体管，其第一源/漏极端和栅极端，分别耦接对应的数据线和扫描线；

一第三PMOS晶体管，其第一源/漏极端耦接该第二PMOS晶体管的第二源/漏极端，而该第三PMOS晶体管的栅极端和第二源/漏极端彼此互相耦接，并共同耦接至该第一PMOS晶体管的栅极端；以及

一电容，一端耦接该阳极电压，另一端则耦接该第一PMOS晶体管的栅极端，并依据一重置信号而决定是否耦接至一重置电压。

7.如权利要求6所述的显示面板，其特征在于，该电容通过一重置开关而耦接至该重置电压，而该重置开关依据该重置信号而决定是否将该重置电压导通至该电容的一端。

8.如权利要求6所述的显示面板，其特征在于，该电容相对于耦接该阳极电压的另一端，耦接前一条扫描线。

9.如权利要求1所述的显示面板，其特征在于，每一开关电路包括一开关晶体管，其第一源/漏极端耦接该阴极电压，其第二源/漏极端耦接该些阴极线其中之一，而其栅极端则耦接该控制信号。

10.一种像素电路，适用于一显示面板，并通过一外部开关而耦接至一阴极电压，其中该外部开关依据一控制信号而决定是否将该阴极电压导通至该像素电路，其特征在于，该像素电路包括：

一发光二极管，其阴极端通过该外部开关而耦接至该阴极电压；

一第一晶体管，其漏极端耦接至该发光二极管的阳极端；

一第二晶体管，其栅极端耦接一扫描线，以接收一扫描信号，而该第二晶体管的源极端和漏极端则分别耦接该第一晶体管的栅极端和漏极端；

一第三晶体管，其栅极端和源极端分别耦接该扫描线和一数据线，以接收该扫描信号和一数据信号，而该第三晶体管的漏极端则耦接该第一晶体管的源极端；

一电容，其中之一端耦接一阳极电压，另一端则耦接该第一晶体管的栅极端，其中该阳极电压大于该阴极电压；

一第四晶体管，其漏极端耦接该第一晶体管的源极端，而该第四晶体管的栅极端和源极端分别耦接该控制信号和该阳极电压，其中该控制信号与该控制信号反相；以及

一第五晶体管，其漏极端耦接至该第一晶体管的栅极端，而该第五晶体管的栅极端和源极端则彼此互相耦接，并耦接至该显示面板中的另一条扫描线。

11.如权利要求10所述的像素电路，其特征在于，该第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管皆为PMOS晶体管。

12.如权利要求10所述的像素电路，其特征在于，该发光二极管为一有机发光二极管。

13.一种像素电路，适于通过一外部开关而耦接至一阴极电压，其中该外部开关依据一第一控制信号而决定是否将该阴极电压导通至该像素电路，其特征在于，而该像素电路包括：

一发光二极管，其阴极端通过该外部开关而耦接至该阴极电压；

一第一晶体管，其漏极端耦接至该发光二极管的阳极端，其源极端则耦接一阳极电压，其中该阳极电压大于该阴极电压；

一第一电容，用以将该第一晶体管的栅极端和源极端耦接在一起；

一第二晶体管，其源极端和栅极端分别耦接一数据线和一扫描线，用以接收一数据信号和一扫描信号；

一第二电容，用以将该第二晶体管的漏极端耦接至该第一晶体管的栅极端；以及

一第三晶体管，其源极端和漏极端分别耦接该第一晶体管的栅极端和漏极端，而该第三晶体管的栅极端则耦接一第二控制信号。

14.如权利要求13所述的像素电路，其特征在于，该第一晶体管、第二晶体管和第三晶体管皆为PMOS晶体管。

15.如权利要求13所述的像素电路，其特征在于，该发光二极管为一有机发光二极管。

16.一种像素电路，适用于一显示面板，并通过一第一外部开关而耦接至一阴极电压，其中该第一外部开关依据一控制信号而决定是否将该阴极电压导通至该像素电路，其特征在于，该像素电路包括：

一发光二极管，其阴极端通过该第一外部开关而耦接至该阴极电压；

一第一晶体管，其漏极端耦接至该发光二极管的阳极端，其源极端则耦接一阳极电压，其中该阳极电压大于该阴极电压；

一第二晶体管，其栅极端和源极端分别耦接一扫描线和一数据线，用以接收一扫描信号和一数据信号；

一第三晶体管，其源极端耦接该第二晶体管的漏极端，而该第三晶体管的栅极端与漏极端彼此互相耦接，且共同耦接至该第一晶体管的栅极端；以及

一电容，其中之一端接收该阳极电压，而另一端则耦接至该第一晶体管的栅极端，并依据一重置信号而决定是否接收一重置电压，其中该重置信号领先该该扫描信号。

17.如权利要求16所述的像素电路，其特征在于，该电容相对于耦接该阳极电压的另一端通过一第二外部开关而耦接至该重置电压，其中该第二外部开关的导通与否决定于该重置信号。

18.如权利要求16所述的像素电路，其特征在于，该电容相对于耦接该阳极电压的另一端耦接至该显示面板中的前一条扫描线，其中将前一条扫描线上的扫描信号作为该重置信号，而该重置电压的电位等于前一条扫描线上的扫描信号的电位。

19.如权利要求16所述的像素电路，其特征在于，该第一晶体管、第二晶体管和第三晶体管皆为PMOS晶体管。

20.如权利要求16所述的像素电路，其特征在于，该发光二极管为一有机发光二极管。

21.一种显示面板，其特征在于，包括：

一基底；

多数个像素结构，形成于该基底上，各该些像素结构包括：

一薄膜晶体管元件，配置在该基底上；

一第一绝缘层，形成在该薄膜晶体管元件上，且该第一绝缘层表面具有一孔洞；

一阳极电极，以一第二方向延伸而形成在该第一绝缘层上，并借由该孔洞连接至该薄膜晶体管元件，且该阳极电极覆盖该第一绝缘层的部分；

一第二绝缘层，覆盖住该孔洞与该第一绝缘层的曝露部份；

至少两个间隔壁结构，分别形成在该第二绝缘层上，且该些各壁结构以该第一方向延伸配置在各像素结构的两侧；

一有机层，形成于该第二绝缘层与该阳极电极之上，且以该第一方向延伸覆盖住该两个间隔壁结构之间的区域，用以发光；

一阴极电极，形成于该有机层上，且以该第一方向延伸配置在该两个间隔壁结构之间；以及

一开关元件，耦接该阴极电极，用以依据一控制信号而决定是否将一直流电压传送至该阴极电极。

Images