CN101180841B - 通信资源分配的电子设备及方法 - Google Patents

通信资源分配的电子设备及方法 Download PDF

Info

Publication number
CN101180841B
CN101180841B CN2006800178597A CN200680017859A CN101180841B CN 101180841 B CN101180841 B CN 101180841B CN 2006800178597 A CN2006800178597 A CN 2006800178597A CN 200680017859 A CN200680017859 A CN 200680017859A CN 101180841 B CN101180841 B CN 101180841B
Authority
CN
China
Prior art keywords
time slot
network
slot table
subclauses
clauses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800178597A
Other languages
English (en)
Other versions
CN101180841A (zh
Inventor
艾德文·瑞吉科马
约翰·迪里森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italy wireless Ltd.
ST Ericsson SA
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101180841A publication Critical patent/CN101180841A/zh
Application granted granted Critical
Publication of CN101180841B publication Critical patent/CN101180841B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13098—Mobile subscriber
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供了一种电子设备，包括互连装置(N)，用于耦合多个处理模块(IP1-IP5)以使能处理模块(IP1-IP5)之间的通信。所述电子设备还包括多个网络接口(NI)，用于将互连装置(N)耦合到处理模块(IP1-IP5)之一。而且，还提供了至少一个时隙分配单元(SA)，用于将时隙分配给互连装置(N)的信道。时隙分配单元(SA)包括具有多个条目的多个时隙表(T0-T4)。每个条目与互连装置(N)的可用带宽的一部分对应。所述多个时隙表(T0-T4)的第一时隙表包括所述多个条目的至少一个第一条目，其与所述多个时隙表(T0-T4)的第二时隙表相关。

Description

通信资源分配的电子设备及方法
技术领域
本发明涉及具有多个处理模块和用于耦合所述多个处理模块的互连装置的电子设备，还涉及这种电子设备内部的通信资源分配的方法。
背景技术
由于对实施新特性和改进现有功能的不断增长的需求，基于硅的系统的复杂性持续增长。这是通过不断增加集成电路上可以集成的组件的密度来实现的。同时操作电路的时钟速度也趋于增加。与增大的组件密度相结合的较高时钟速度减少了可以在同一时域内同步操作的区域。这产生了对模块式方法的需求。根据这种方法，处理系统包括多个相对独立的复杂模块。在传统的处理系统中，系统模块通常经由总线互相通信。但是随着模块的数量增加，由于以下原因这种通信方式不再适用。一方面大量的模块形成了过高的总线负载，由于总线仅使能一个设备向总线发送数据，因此总线构成了通信瓶颈。
通信网络形成了克服这些缺点的有效方式。作为高度复杂的芯片中的互连问题的解决方案，近来片上网络(NoC)已经受到相当多的关注。其原因是两方面的。首先，由于NoC组织和管理全局电线，因此NoC帮助解决新的深亚微米技术中的电气问题。同时，NoC共享电线，降低了NoC的数量并且增加了对NoC的利用。NoC还可以是能量有效的和可靠的，并且与总线相比是可缩放的。其次，NoC还将计算与通信解耦合，这在管理十亿晶体管级芯片的设计中十分重要。NoC实现这种解耦合是因为传统上是使用协议栈来设计NoC，这提供了将通信服务使用与服务实现相分离的适当定义的接口。
与直接互连(例如总线或开关)相比，引入网络作为片上互连从根本上改变了通信。这是由于网络的多跳特性，其中不直接连接通信模块，而是通过一个或多个网络节点来远程地分离通信模块。这与直接连接模块的普遍现有的互连(也即总线)相反。这种变化的本质在于仲裁(必须从集中式变为分布式)以及必须通过知识产权块(IP)或网络来处理的通信特性(例如排序或流控制)。
片上网络(NoC)典型地包括多个路由器和网络接口。路由器用作网络节点，用于通过基于静态地(也即路由是预定的并且不变化)或者基于动态地(也即路由可以取决于诸如NoC负载而变化，以避免热点)将正确路径上的数据路由至目的地，来从源网络接口向目的网络接口传输数据。路由器还可以实现时间保证(例如基于速率的、基于截止期限的、或者以TDMA方式使用流水线型电路)。可以在EdwinRijpkema、Kees Goossens和Paul Wielage的A router architecture fornetworks on silicon，In PROGRESS，2001年10月中获得关于路由器体系结构的更多细节。
将网络接口连接到(可以表示任何种类的数据处理单元或者还可以是存储器、网桥等等的)IP(知识产权)块。具体地，网络接口构成IP块与网络之间的通信接口。所述接口通常与现有的总线接口兼容。因此所述网络接口被设计用于处理数据顺序化(符合所提供的关于定宽(例如32比特)信号组的命令、标记、地址和数据)和打包(添加网络内部所需要的分组报头和报尾)。所述网络接口还可以实现可以包括时间保证和接纳控制的分组调度。
片上系统通常需要针对其互连通信的时间保证。因此，提供了通信类别，其中保证吞吐量、延迟和抖动。使用连接来标识不同的业务量类别并将特性与之相关联。
提供与时间相关的保证(也即吞吐量、延迟和抖动)的成本有效的方式是以TDMA(时分多址)方式使用管线电路，由于其与关于具有紧同步的片上系统(SoC)的基于速率的和基于截止期限的方案相比需要较少的缓冲器空间，因此是有益的。
典型地，网络接口包括时隙表，循环地读取时隙表的条目。如果条目被保留用于信道，则允许针对该信道的数据进入网络。执行对时隙表中的条目的分配以使数据元素不冲突，也即应用无竞争路由方案。
在每个时隙，将数据项从一个网络组件移到下一个网络组件(也即在路由器之间或者在路由器与网络接口之间)。因此，当在输出端口处保留时隙时，必须在沿着主模块和从模块之间的路径的随后的输出端口上保留下一个时隙，等等。
当建立了具有时间保证的多个连接时，必须执行时隙分配以使得没有碰撞(也即没有时隙被分配给多于一个的连接)。针对给定的网络拓扑(也即给定数量的路由器和网络接口)找到最优的时隙分配以及IP块之间的一组连接的任务是高度计算密集的问题，这是因为其涉及找到最优方案，这需要极长的计算时间。
图6示出了根据现有技术的片上网络的一部分的框图。这里，示出了三个网络接口NI1-NI3和两个路由器R1、R2。将网络接口NI1-NI3与两个路由器R1、R2连接。该系统包括七个信道，其中四个信道a、b、c和d从第一网络接口NI1延伸至第三网络接口NI3，三个信道k、l和m从第二网络接口NI2延伸至第三网络接口NI3。
网络接口与路由器之间的链路L1-L4的每个与两个时隙表相关。时隙表ST11、ST21、ST31和ST41每个包括九个时隙，而时隙表ST12、ST22、ST32和ST42每个包括十六个时隙。
假设在用于信道的链路容量一部分方面的带宽需求是Ba＝5/16，Bb＝Bc＝Bd＝Bk＝Bl＝Bm＝1/16。由于从第二路由器R2至第三网络接口NI3的链路L2需要容纳所有七个连接，在与网络接口和路由器相关的时隙表ST21、ST22中需要至少七个时隙。如果时隙表ST1-ST32每个包括S个时隙，这些时隙中的六个需要被保留用于六个信道b-m。因此，为信道A留下的时隙的数量是S-6，以使得为信道a保留的带宽的一部分是S-6/S，其应该大于或等于5/16带宽的特定需求。因此，S必须至少是9。将s个时隙保留在具有S个时隙的时隙表中导致了链路总带宽容量的一部分s/S。
如果选择具有九个时隙的时隙表，可以分配最小数量的时隙。由于占用了所有时隙而浪费了一些可用带宽，但是实际上仅需要链路带宽的11/16，也即带宽的浪费大于30％。但是，如果选择具有16个时隙的时隙表，将避免带宽的浪费，但由于时隙表较大而需要较高成本用于时隙表。
发明内容
本发明的目的是提供一种通信资源分配的电子设备及方法，具有对通信资源的改进的和成本有效的分配。
通过根据权利要求1的电子设备和根据权利要求8的通信资源分配的方法来实现该目的。
因此，提供了一种电子设备，其包括用于耦合多个处理模块以使能所述处理模块之间的通信的互连装置。所述电子设备还包括多个网络接口，用于将互连装置耦合到所述处理模块之一。而且，提供了至少一个时隙分配单元，用于将时隙分配给互连装置的信道。时隙分配单元包括具有多个条目的多个时隙表。每个条目与互连装置的可用带宽的一部分对应。所述多个时隙表的第一时隙表包括所述多个条目的至少一个第一条目，其与所述多个时隙表的第二时隙表关联。
通过在时隙表中引入层次，可以将不同数量的带宽分配给时隙。因此，可以大大减少对带宽的浪费。
根据本发明的一方面，可以在与第一条目相关的带宽的一部分的范围内分配通过第一条目所指示的第二时隙表的所有条目。
根据本发明的另一方面，可以将时隙分配单元布置于网络接口中，以提供有效的时隙分配机制。
根据本发明的另一方面，互连装置包括多个路由器。这些路由器的至少一个可以包括时隙表分配单元，以进一步改进所述时隙分配机制。
本发明涉及在布置于片上系统的时隙表中引入层次的思想。这可以通过嵌套时隙表来执行，以使得不同数量的带宽可以被分配或者与时隙表中的时隙相关。因此，可以通过使用具有不同带宽的时隙来分配信道所需要的带宽。
在从属权利要求中定义了本发明的其它方面。
附图说明
现在参照附图更详细地描述本发明。
图1示出了根据本发明的片上网络的基本结构的框图；
图2示出了用于根据图1的网络中的连接的基本时隙分配的框图；
图3示出了根据第一实施例的时隙表的基本图示；
图4示出了根据第二实施例的时隙表单元的图示；
图5示出了根据第三实施例的时隙表单元的图示；以及
图6示出了根据现有技术的片上网络的一部分的框图。
具体实施方式
以下实施例涉及片上系统，也即在同一电路小片、多个电路小片(例如封装中的系统)、或者多个芯片上的多个模块经由某种互连互相通信。将所述互连实施为片上网络NOC。所述片上网络可以包括电线、总线、时分复用、开关和/或网络内的路由器。在所述网络的传输层，通过连接来执行模块之间的通信。连接被认为是在第一模块和至少一个第二模块之间的一组信道，每个信道具有一组连接特性。对于第一模块与单个第二模块之间的连接，所述连接可以包括两个信道，也即从第一模块至第二模块的一个信道(也即请求信道)，从第二模块至第一模块的第二信道(也即响应信道)。因此，连接或者穿过网络的连接的路径(也即连接路径)包括至少一个信道。换言之，如果仅使用一个信道，则信道与连接的连接路径对应。如果如上文所述使用两个信道，则一个信道将提供诸如从主模块至从模块的连接路径，而第二信道将提供从模块至主模块的连接路径。因此，对于典型连接，连接路径将包括两个信道。连接特性可以包括排序(按顺序的数据传输)、流控制(为连接保留远程缓冲器，并且仅在保证空间可用于所产生的数据时才允许数据产生器发送数据)、吞吐量(保证关于吞吐量的下限)、延迟(保证针对延迟的上限)、损耗(数据丢弃)、传输终止、事务处理完成、数据修正、优先级或数据传送。
图1示出了根据本发明的一般片上网络体系结构的框图。该系统包括数个所谓的知识产权块IP IP1-IP5(可以在内部包含互连模块的计算元件、存储器或子系统)，每个知识产权块分别经由网络接口NI与网络N连接。网络N包括经由相应的网络链路与相邻的路由器连接的多个路由器R1-R5。
网络接口NI1-NI5用作IP块IP1-IP5与网络N之间的接口。网络接口NI1-NI5被提供用于管理相应的IP块IP1-IP5与网络N的通信，以使得IP块IP1-IP5可以在不必处理与网络N或其它IP块的通信的情况下执行其专用操作。IP块IP1-IP5可以作为主IP块(也即发起请求)或作为从IP块(也即接收来自主IP块的请求从而处理该请求)。
图2示出了根据图1的片上网络中的连接和基本时隙分配的框图。具体地，示出了IP块IP4与IP2之间的连接。通过与IP块IP4相关的网络接口NI4、两个路由器R4、R2、以及与IP块IP2相关的网络接口NI2来实现该连接。网络接口NI4包括时隙分配单元SA。可选地或者此外，网络接口NI2以及路由器R2和R4也可包括时隙分配单元SA。在网络接口NI4与路由器R4之间存在第一链路L1，在两个路由器R4、R2之间存在第二链路L2，在路由器R2与网络接口NI2之间存在第三链路L3。还示出了用于相应网络组件的输出端口的三个时隙表ST1-ST3。优选地，在诸如网络接口和路由器的网络元件的输出侧(也即数据产生侧)实现这些时隙表。对于每个所请求的时隙，在沿着连接路径的链路的每个时隙表中保留一个时隙。所有这些时隙必须是空闲的，也即未被其它信道保留。由于从时隙s＝1开始，在每个时隙，数据均从一个网络组件推进至另一网络组件，所以必须在时隙s＝2处(然后在时隙s＝3处)保留沿着该连接的下一时隙。
通过时隙分配单元SA执行的用于时隙分配判定的输入是具有互连的网络拓扑(例如网络组件)、时隙表大小以及连接集合。对于每个连接，给定其路径和带宽、延迟、抖动和/或时隙需求。连接包括至少两个信道或连接路径(从主至从的请求信道以及从从至主的响应信道)。将这些信道的每一个设置在单独的路径上，并且这些信道的每一个可以包括具有不同的带宽、延迟、抖动和/或时隙需求的不同链路。为了提供与时间相关的保证，必须为链路保留时隙。可以通过TDMA方式为不同的连接保留不同的时隙。然后通过连续的时隙在沿着连接的连续链路上传输针对该连接的数据。
图3示出了根据第一实施例的时隙表的基本图示。这里，时隙表单元STU可以布置于时隙分配单元SA中并包括嵌套或交织的两个时隙表T1、T2。这两个时隙表T1、T2的每一个包括四个时隙。i1指示第一时隙表T1中的第i1个时隙T1(i1)，其中i1＝0、1、2、3。i2指示第二时隙表T2中的时隙。
时隙表T1、T2中的时隙与终点时隙或嵌套的另一时隙表相关。循环地遍历第一时隙表T1的时隙(处于最高级别)，也即第一时隙表T1中的每个时隙与相同的时间量相关联，并因此和带宽相关联。如果时隙与终点时隙对应，则(与该时隙相关联的)相应的信道(或指示信道的信道条目)可以访问该网络。但是，如果当前的时隙与时隙表(这里是第二时隙表T2)相关联，则在每次第一时隙表T1(在上文中是嵌套结构)完成了一个循环时，循环地遍历第二时隙表T2的时隙。因此，具有嵌套深度n的时隙表中的时隙以嵌套深度n-1划分单个时隙的带宽。
第一时隙表T1包括四个时隙，其中每个时隙表示1/4的总可用链路带宽。(与自身相关的)终点时隙T1(1)、T2(2)和T1(3)被分配给信道a、b和c或者与信道a、b和c相关联，也即这些信道的每个具有1/4的总链路带宽可用。时隙T1(0)与第二时隙表T2相关联，也即将该时隙表与第二时隙表S2嵌套。因此，总时隙表T2具有1/4的链路带宽可用，从而每个时隙T2(i2)(i＝0、1、2、3)具有1/4的总第二时隙表T2的带宽可用。因而，信道d、f和g每个具有1/16的链路带宽可用。
通过以下分配给信道的可能的序列来描述作为时间函数的链路带宽的分配：
时间：0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15  ...
信道：d a b c e a b c f  a  b  c g  a  b  c  ...
第一次从第一条目T1(0)和第二表T2的第一条目T2(0)引用第二时隙表T2(选择了信道d)。然后顺序地选择信道a、b和c。下次在第一时隙表T1的第二循环时，再次从第一表T1的第一条目(T1(0))引用第二时隙表T2。现在判定器选择第二条目T2(1)，也即第二表T2的信道e。
因此，时隙表单元STU(由嵌套的表构成)具有与单个时隙表相同行为。因此，可以如同对于不具有嵌套时隙表的时隙表单元一样执行时隙分配，其中仅存在对时隙的位置的额外约束。如果例如要以1/16的带宽分配时隙，则在如上文所述的折叠的(onfolded)时隙表中需要时隙0、4、8或12。而且，如果需要具有1/4链路带宽的时隙，需要在时隙表中周期性地(周期为4)分配时隙
此外或可选地，针对同一下级时隙表的多个时隙点是可能的。这些时隙不必在同一表中或者甚至在同一级别。
图4示出了根据第二实施例的时隙表单元STU的图示。时隙表单元STU包括以嵌套方式互连的五个时隙表T0、T1、T2、T3和T4。换言之，每个时隙表利用物理存储器固定嵌套结构。通过存储器M的地址addr来对其寻址，并且通过M(addr)来指示信道。通过“大小”来表示存储器的大小。每个时隙表包括指示该时隙表从其父时隙表嵌套的地址的指针“parent to-addr”。
在图4的左手侧，示出了五个时隙表T0-T4的逻辑图示和逻辑嵌套结构。在图4的右手侧，示出了实现该嵌套结构的时隙表单元STU的体系结构。每个时隙表包括两个输入(也即active_in和addr_in)以及三个输出(也即active_out、addr_out和channel_id)。active_in/active_out指示嵌套结构，而addr_in/addr_out in-和输出与时隙表中的地址对应。输出channel_id与相应信道的ID对应。第一时隙表T0中的时隙T0(0)与第二时隙表T1相关联。第一时隙表T1的时隙T0(1)与第三时隙表T2相关联。时隙T2(0)与第四时隙表T3相关联。时隙T2(2)与第五时隙表T4相关联。
如果表的父时隙表是活跃的并且当父时隙表指向嵌套的时隙表时，该表成为活跃的。输出channel_ID＝0可以指示时隙表中的时隙与另一嵌套的时隙表相关联。优选地，存在活跃时隙表的从路由表至叶子表的单个路径，但是不必始终下至叶子表。路径中除最后的时隙表之外的活跃时隙表包括为零的输出channel_ID。因此，总是存在一个具有不等于零的输出channel_ID的活跃的时隙表。
以下示出了用于实现根据第二实施例的时隙表单元的伪码：
SlotTable(parent_addr)：
        IN active_in
        IN addr_in
        OUT active_out
        OUT addr_out
        OUT channel_id
        addr_out＝0；
        foreach(slot_tick)
                active_out＜＝active_in_and(addr_in＝parent_addr)；
                channel_d＜＝M(addr)*active_out；
                addr_out＝addr_out+active_out(mod size)；
时隙表单元的输入是在addr_in处的active_in，输出是active_out、addr_out和channel_id。而且，将addr_out设为零。如果active_out小于或等于active_in，addr_in与parent_addr对应，并且channel_id小于或等于M(addr)*active_out，则addr_out与addr_out+active_out的模大小对应。
如果以小的存储器大小来要求小的编程粒度，则针对每个时隙表使用专用的随机访问存储器并非最优的解决方案。
根据可以基于第二实施例的第三实施例，使用循环移位存储器实现时隙表单元。因此，移位存储器的内容被移位一个位置。将被移出移位存储器的数据在该存储器的另一端移入。通过这种移位存储器，可以避免随机访问存储器所需要的寻址逻辑。因此，根据第三实施例的时隙表单元的体系结构与根据第二实施例的时隙表单元的体系结构对应。可以通过以下伪码实现根据第三实施例的时隙表单元：
SlotTable(parent_addr)：
        IN active_in
        IN addr_in
        OUT active_out
        OUT addr_out
        OUT channel_id
        addr_out＝0
        foreach(slot_tick)
                active_out＜＝active_in and(addr_in＝parent_addr)；
                channel_id＜＝M(0)+active:out；
                M＜＝shift(M)；
                M(size-1)＜＝channel_id；
                addr_out＝addr_out+active_out(mod size)；
尽管输出addr_out仍然存在，其并不用于寻址存储器，而是用于时隙表中的比较。可选地，为了对移位存储器中的数据进行移位，这还可以通过专用于升序寻址的存储器来实现。
根据可以基于第二或第三实施例的第四实施例，可以使用附加的比特来实现存储器。这种额外或附加的比特可以指示时隙表中的时隙是叶子或终点时隙、还是另一时隙表的指针。根据额外比特值，这种时隙表中的其他比特可以与channel_ID或时隙表ID相对应。然后，时隙表ID可以用于子表或嵌套表以进行比较。因此，这种方案将允许多个时隙引用相同的子表。
图5示出了根据第五实施例的时隙表单元的图示。第五实施例基于第二实施例而仅使用单个随机访问存储器。对于包含连接ID的每个时隙表，在时隙表中将不同的物理存储器替换为矢量V，该矢量V指示时隙表中的当前时隙是(0)否(1)是嵌套的。状态(块内的矢量V的局部地址)与图4的第二实施例中的那些对应。通过在存储器中在时隙表T0-T4彼此的顶部堆叠时隙表T0-T4来实现单个存储器。这在图6的左手侧示出。时隙表T0-T4中的每个条目与从零至17的地址addr对应。值cumulative_table_size与在当前表之前嵌入单个存储器的时隙表的大小的和对应。用于时隙表T0-T4的cumulative_table_size的值分别对应于0、4、8、11和14。具有值“the_address”为一的唯一时隙表是局部输出地址addr_out为一的第三时隙表。因此，地址addr等于九。该地址与连接ID 7对应。
可以通过以下伪码来实现时隙表单元：
    AddressUnit(parent_adr)：
           IN active_in
           IN addr_in
           OUT active_out
           OUT addr_out
           OUT the_address
           addr_out＝0；
           foreach(slot_tick)
                   active_out＜＝active_in and(addr_in＝parent_addr)；
the_address＜＝(cumulative_table_size+addr_out)*(v(addr_out)and active_out)；
                         addr_out＝addr_out+active_out(mod size)；
‘或’操作的输出地址addr_out与单个存储器的地址对应。
根据第二至第五实施例的时隙表单元基于固定的结构，这是有益的，因为其允许对地址的快速计算，以使得甚至以高速率也可以容易地计算新连接ID。
根据本发明的第六实施例，时隙表单元基于时隙表的嵌套的可编程结构。例如，如果存储器包括十六个位置，可以将这种存储器划分为两个八时隙的表、四个四时隙的表，等等。如果要对时隙表单元的结构进行编程，则为了寻址单个存储器而对地址进行计算更为困难。
值cumulative_cable_size是硬连线的或编码的，并且这些单元之间的互连是固定的。第一再索引指向表1，第二再索引指向表2，等等。优选地，没有指向表的灵活指针。指针是硬连线的。
通常，不必在单个时钟循环中执行对所需要的地址的计算，而是在可以是数个时钟循环的时隙的持续期间内执行对所需要的地址的计算。
上述的时隙表单元的原理可以应用于具体具有片上网络集成架构的片上系统。根据上述实施例的时隙表单元大大有助于实现具有各种带宽需求并且需要以低成本实现的片上系统。这种系统的一个示例是移动设备中的音频/视频处理。
尽管在上述实施例中已经描述了作为互连的片上网络，本发明的原理还可以应用于诸如总线或开关的其它互连。而且，尽管上述实施例中已经描述了基于时分多址(TDMA)的通信，诸如基于速率的通信或其它可能性的其它通信也可能用于在相应通信或连接之间划分可用带宽。
本发明涉及提供嵌套的时隙表。在嵌套的时隙表中，表条目可以是时隙或者可以指示下一个或随后的时隙表。嵌套的表之一中的所分配的条目的带宽将取决于这种条目的嵌套深度。因此，可以在仅需要适当数量的时隙的情况下获得精细粒度，以使得可以为同一时隙表成本节省带宽或者可以为相同数量的所分配的带宽降低时隙表成本。
应该注意的是，上述的实施例描述而非限定本发明，本领域的技术人员可以在不背离所附的权利要求的范围的情况下设计诸多可选的实施例。在权利要求中，不应将任何括号中的附图标记解释为限定权利要求。单词“包括”不排除除了权利要求中所列出的元件或步骤之外的元件或步骤的存在。在元件之前的单词“一”或“一个”不排除多个这种元件的存在。在列举数个装置的设备权利要求中，可以通过一个装置和同样的硬件零件来实现这些装置的数个。在互不相同的从属权利要求中描述的某些手段并非指示不能使用这些手段的组合以获得良好效果。
而且，不应将权利要求中的任何附图标记解释为限定权利要求的范围。

Claims (8)

1.一种电子设备，包括：
片上网络(NOC)，用于耦合多个处理模块(IP1-IP5)以使能处理模块(IP1-IP5)之间的通信；
多个网络接口(NI)，用于将片上网络(NOC)耦合到处理模块(IP1-IP5)之一，以及
至少一个时隙分配单元(SA)，用于将时隙分配到片上网络(NOC)的信道，其中所述时隙分配单元(SA)包括多个时隙表(T0-T4)，每个时隙表包括多个条目，其中每个条目与片上网络(NOC)的可用带宽的一部分对应，
其特征在于，所述多个时隙表的第一时隙表包括与所述多个时隙表的第二时隙表相关的所述多个条目的至少一个第一条目，并且
所述第一时隙表的多个条目的第一条目与第二时隙表相关，以使得在与第一条目相关联的带宽的一部分的范围内分配第二时隙表中的所有条目。
2.根据权利要求1所述的电子设备，其中所述时隙分配单元(SA)的至少一个布置于所述多个网络接口(NI)的至少一个中。
3.根据权利要求1所述的电子设备，其中片上网络(NOC)包括多个路由器(R)，其中所述时隙分配单元(SA)的至少一个布置于所述路由器(R)的至少一个中。
4.根据权利要求1所述的电子设备，其中所述多个时隙表(T0-T4)实现为循环移位存储器。
5.根据权利要求1所述的电子设备，其中所述多个时隙表(T0-T4)的至少一个包括附加比特，用于指示时隙表中的条目是否与同第二时隙表相关的第一条目对应、或者与作为终点时隙的第二条目对应。
6.根据权利要求1所述的电子设备，其中通过将所述时隙表堆叠在彼此的顶部上来将所述时隙表布置于存储器中。
7.一种在电子设备中分配通信资源的方法，所述电子设备具有多个网络接口，所述网络接口与用于使能处理模块(IP1-IP5)之间的通信的片上网络(NOC)耦合，所述方法包括以下步骤：
-使用多个时隙表(T0-T4)，将时隙分配到片上网络(NOC)的信道，其中每个时隙表包括多个条目，每个条目与片上网络(NOC)的可用带宽的一部分对应，
其特征在于，
-所述多个时隙表的第一时隙表包括与所述多个时隙表的第二时隙表相关的所述多个条目的至少一个第一条目，并且
-所述第一时隙表的多个条目的第一条目与第二时隙表相关，以使得在与第一条目相关联的带宽的一部分的范围内分配第二时隙表中的所有条目。
8.一种数据处理系统，包括：
-多个处理模块(IP1-IP5)，以及
-根据权利要求1-6之一所述的电子设备。
CN2006800178597A 2005-05-26 2006-05-11 通信资源分配的电子设备及方法 Expired - Fee Related CN101180841B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05104512.8 2005-05-26
EP05104512 2005-05-26
PCT/IB2006/051487 WO2006126127A2 (en) 2005-05-26 2006-05-11 Electronic device and method of communication resource allocation

Publications (2)

Publication Number Publication Date
CN101180841A CN101180841A (zh) 2008-05-14
CN101180841B true CN101180841B (zh) 2011-11-30

Family

ID=37258890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800178597A Expired - Fee Related CN101180841B (zh) 2005-05-26 2006-05-11 通信资源分配的电子设备及方法

Country Status (6)

Country Link
US (1) US7809024B2 (zh)
EP (1) EP1889412B1 (zh)
JP (1) JP4756158B2 (zh)
CN (1) CN101180841B (zh)
AT (1) ATE528889T1 (zh)
WO (1) WO2006126127A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9021156B2 (en) * 2011-08-31 2015-04-28 Prashanth Nimmala Integrating intellectual property (IP) blocks into a processor
US8930602B2 (en) 2011-08-31 2015-01-06 Intel Corporation Providing adaptive bandwidth allocation for a fixed priority arbiter
US8713234B2 (en) 2011-09-29 2014-04-29 Intel Corporation Supporting multiple channels of a single interface
US8775700B2 (en) 2011-09-29 2014-07-08 Intel Corporation Issuing requests to a fabric
US8713240B2 (en) 2011-09-29 2014-04-29 Intel Corporation Providing multiple decode options for a system-on-chip (SoC) fabric
US8805926B2 (en) 2011-09-29 2014-08-12 Intel Corporation Common idle state, active state and credit management for an interface
US8711875B2 (en) 2011-09-29 2014-04-29 Intel Corporation Aggregating completion messages in a sideband interface
US8874976B2 (en) 2011-09-29 2014-10-28 Intel Corporation Providing error handling support to legacy devices
US8929373B2 (en) 2011-09-29 2015-01-06 Intel Corporation Sending packets with expanded headers
US9053251B2 (en) 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US9571402B2 (en) * 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
CN107566074B (zh) * 2016-06-30 2019-06-11 华为技术有限公司 光传送网中传送客户信号的方法及传送设备
US10666578B2 (en) * 2016-09-06 2020-05-26 Taiwan Semiconductor Manufacturing Company Limited Network-on-chip system and a method of generating the same
US10911261B2 (en) 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10846126B2 (en) 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
US11264361B2 (en) 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099187A1 (en) * 2004-04-05 2005-10-20 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation
EP1605727A1 (en) * 2004-06-09 2005-12-14 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875309A (en) * 1997-04-18 1999-02-23 3Com Corporation Arbitration system using linked table
JP3970467B2 (ja) * 1999-03-18 2007-09-05 富士通株式会社 無線通信システム
US6665495B1 (en) * 2000-10-27 2003-12-16 Yotta Networks, Inc. Non-blocking, scalable optical router architecture and method for routing optical traffic
JP2007500985A (ja) * 2003-05-14 2007-01-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 時分割多重化回路切り換えルータ
CN101053225A (zh) * 2004-11-09 2007-10-10 皇家飞利浦电子股份有限公司 通信资源分配的电子设备和方法
WO2006085353A1 (ja) * 2005-02-08 2006-08-17 Fujitsu Limited セルラー無線通信システムにおけるスロット割り当て方法及び同システムに用いられる基地局
EP1869844A1 (en) 2005-04-06 2007-12-26 Koninklijke Philips Electronics N.V. Network-on-chip environment and method for reduction of latency

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099187A1 (en) * 2004-04-05 2005-10-20 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation
EP1605727A1 (en) * 2004-06-09 2005-12-14 Koninklijke Philips Electronics N.V. Integrated circuit and method for time slot allocation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
E.Rijpkema et al.Trade-offs in the design of a router with both guaranteed and best- effort services for networks on chip.《Computers and Digital Techniques
E.Rijpkema,et al.Trade-offs in the design of a router with both guaranteed and best- effort services for networks on chip.《Computers and Digital Techniques, IEE Proceedings-》.2003,第150卷294-302. *

Also Published As

Publication number Publication date
JP2008543151A (ja) 2008-11-27
US7809024B2 (en) 2010-10-05
WO2006126127A2 (en) 2006-11-30
EP1889412A2 (en) 2008-02-20
ATE528889T1 (de) 2011-10-15
US20080310458A1 (en) 2008-12-18
WO2006126127A3 (en) 2007-03-29
JP4756158B2 (ja) 2011-08-24
CN101180841A (zh) 2008-05-14
EP1889412B1 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
CN101180841B (zh) 通信资源分配的电子设备及方法
US7564865B2 (en) Weight factor based allocation of time slot to use link in connection path in network on chip IC
US20080232387A1 (en) Electronic Device and Method of Communication Resource Allocation
JP3455257B2 (ja) 非同期スイッチングノ−ドとそこで使用されるスイッチング素子用論理手段
EP1759559B1 (en) Data processing system and method for time slot allocation
EP1552669B1 (en) Integrated circuit and method for establishing transactions
CN1874313B (zh) 处理数据包的方法和网络设备
US20080186998A1 (en) Network-On-Chip Environment and Method for Reduction of Latency
CN1788500A (zh) 时分多路复用电路交换路由器
US20080123666A1 (en) Electronic Device And Method Of Communication Resource Allocation
CN101069434B (zh) 用于转换及同步数据通信量的数据处理系统和方法
Liu et al. A circuit-switched network architecture for network-on-chip
Bjerregaard et al. Packetizing ocp transactions in the mango network-on-chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ST WIRELESS SA

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20111208

Owner name: USST-ERICSSON CO., LTD.

Free format text: FORMER OWNER: ST WIRELESS SA

Effective date: 20111208

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111208

Address after: Geneva, Switzerland

Patentee after: ST-ERICSSON S.A.

Address before: Geneva, Switzerland

Patentee before: Italy wireless Ltd.

Effective date of registration: 20111208

Address after: Geneva, Switzerland

Patentee after: Italy wireless Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

Termination date: 20180511