CN101170417A - 用于最小系统的程序下载、测试和调试的多功能装置 - Google Patents
用于最小系统的程序下载、测试和调试的多功能装置 Download PDFInfo
- Publication number
- CN101170417A CN101170417A CNA200710164058XA CN200710164058A CN101170417A CN 101170417 A CN101170417 A CN 101170417A CN A200710164058X A CNA200710164058X A CN A200710164058XA CN 200710164058 A CN200710164058 A CN 200710164058A CN 101170417 A CN101170417 A CN 101170417A
- Authority
- CN
- China
- Prior art keywords
- unit
- function device
- programmable logic
- target
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提出了一种多功能装置,该装置包括:微处理单元,用于管理可编程逻辑单元和以太网交换单元,将不同的逻辑下载到可编程逻辑单元中,并与上位机进行通信;上位机,用于下命令给微处理器单元和目标应用单元上承载的应用目标;可编程逻辑单元,用于加载不同的逻辑以对应用目标进行不同处理;以太网交换单元,用于为微处理单元、可编程逻辑单元、以及上位机提供以太网通信;以及目标应用单元,与微处理单元、可编程逻辑单元、以及以太网交换单元连接,用于承载应用目标以提供应用目标与各个单元之间的连接。
Description
技术领域
本发明涉及通信领域,尤其涉及一种适用于嵌入式CPU最小系统模块程序下载、最小系统模块测试以及子系统调试的多功能装置。
背景技术
嵌入式CPU最小系统被广泛应用于信息通信类产品中,一般用于对各种功能系统或子系统进行控制、信息采集及转发。应用程序在CPU最小系统上运行来对线路板卡等功能子系统进行管理。为了加快开发速度,嵌入式CPU最小系统经常会被模块化。在信息通信类产品的工业化生产中,需要快速、大批量地给嵌入式CPU最小系统模块下载程序并对模块的焊接完整性进行测试,此测试可以称为生产性测试。嵌入式CPU最小系统模块往往拥有以太网口、UART、HDLC、SPI和IIC等硬件资源,这些资源有时需要脱离使用模块的子系统来进行验证测试,我们叫它功能性测试。在对线路板卡等功能子系统的调试时,调试人员往往需要一个环境来给子系统供电和提供UART、以太网或者私有通信协议等连接来同其他子系统进行通信。
诸多信息通信类产品研发生产企业都有上述程序下载、生产性测试、功能性测试和子系统调试这四种方式的应用。以往这四种应用的实现要开发三、四种不同的装置,增加了成本并延长了开发周期。
发明内容
鉴于以上所述的一个或多个问题,本发明提出了一种多功能装置,适用于CPU最小系统模块程序下载、CPU最小系统模块测试以及子系统调试
根据本发明的多功能装置包括:微处理单元,用于管理可编程逻辑单元和以太网交换单元,将不同的逻辑下载到可编程逻辑单元中,并与上位机进行通信;上位机,用于下命令给微处理器单元和目标应用单元上承载的应用目标;可编程逻辑单元,用于加载不同的逻辑以对应用目标进行不同处理;以太网交换单元,用于为微处理单元、可编程逻辑单元、以及上位机提供以太网通信;以及目标应用单元,与微处理单元、可编程逻辑单元、以及以太网交换单元连接,用于承载应用目标以提供应用目标与各个单元之间的连接。
其中,微处理单元和可编程逻辑单元通过本地总线进行通信。微处理单元和以太网交换单元通过串行管理接口进行通信。微处理单元通过UART协议直接与上位机进行通信,或通过以太网交换单元与上位机进行通信。
其中,可编程逻辑单元加载以下至少一种逻辑:在需要下载CPU最小系统模块的程序的情况下,加载JTAG状态机逻辑;在需要对CPU最小系统模块进行功能测试的情况下,加载私有通信协议的逻辑;以及在需要对功能子系统进行调试的情况下,加载私有通信协议来给功能子系统提供调试环境。
其中,微处理单元、可编程逻辑单元、以及以太网交换单元与目标应用单元通过JTAG总线连接。JTAG单元为菊花链方式或并行方式。目标应用单元能够承载的多个应用目标的数量由可编程逻辑器件的可用管教数和以太网交换单元的端口数以及多功能装置的空间来决定。目标应用单元通过开关来选择需要处理的应用目标。多功能装置用于实现程序下载、生产性测试、功能性测试、以及子系统调试。
通过本发明,实现了用一个装置完成嵌入式CPU最小系统模块的程序下载、生产性测试、功能性测试以及板卡等功能子系统的调试这四种不同的应用。此装置大大节省了研发成本,缩短了研发周期。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明的多功能装置的框图;
图2是多功能装置在实现嵌入式CPU最小系统模块程序下载功能时的连接示意图;
图3是多功能装置在实现嵌入式CPU最小系统模块生产性测试时的连接示意图;
图4是多功能装置在实现嵌入式CPU最小系统模块功能性测试时的连接示意图;
图5是多功能装置在用于线路板卡等功能子系统调试时的连接示意图;
图6是兼容设计的方法的示意图;
图7是开关来控制信号选路的方法的示意图;
图8是增加硬件资源的方法的示意图;以及
图9是多功能装置各功能下HDLC信号兼容的示意图。
具体实施方式
下面参考附图,详细说明本发明的具体实施方式。
本发明的技术方案要点是微处理器、可编程器件和以太网交换等单元的综合使用。
程序存储器件在系统引导程序下载,是指给最小系统模块下载引导程序时,不用将flash等非易失性存储器件取下来烧片的一种下载方式,这种方式主要是利用模块上CPU等其他边界扫描器件通过边界扫描时序来对flash编程。
私有通信协议是指某单位或公司根据自己的需要而制定的某种通信规格,系统不同的部分通过利用此相同的通信规格,之间可以进行数据交换。
目标应用单元的具体构成受不同的应用来决定,体现了该装置的功能多样性。每个功能各自的实现方法以及这些功能共同存在于一个装置上的实现方法将会在b)和c)小节论述。
根据本发明的模块的自环连通测试是模块为了测试自己的焊接完整性进行的测试。模块的管脚间通过某种方式两两连起来,连起来的两个管脚一个发数据一个收数据,收发一致表明该管脚焊接正常。
子系统调试中的子系统一般为开发的各种功能单板,对这些单板进行调试往往需要一个环境,提供各个单板之间的各种通信协议信号的互联。
《嵌入式CPU最小系统模块程序存储器件在系统的多批次程序下载方法》的专利申请中披露了对最小系统模块进行程序存储器件在系统的程序分批次加载,对用于实现本专利背景技术中所述四种功能中的程序下载功能而采用的多批次下载方法进行了保护。所谓分批次下载是指经过多个步骤来完成最小系统上应用程序的下载:首先利用可编程逻辑单元模拟JTAG时序控制最小系统模块上的JTAG接口,完成引导程序的下载,使最小系统模块可以配置自己的高速通信接口;之后利用高速通信接口完成对最小系统的应用程序下载。高速通信接口可以是可编程逻辑单元同最小系统模块之间的HDLC、SPI等接口,也可以是以太网交换单元同最小系统模块之间的高速以太网口。在分批次下载过程中,微处理器单元起到总体控制的作用。
以下为多功能装置的构成及各单元之间的联系。
图1是根据本发明的多功能装置的框图。如图1所示,多功能装置由如下几个部分组成:
微处理单元102,用于管理可编程逻辑单元和以太网交换单元,将不同的逻辑下载到所述可编程逻辑单元中,并与上位机进行通信。用于整个装置的管理。A单元通过本地总线与B单元通信。虽然可以通过给B单元下载不同的逻辑以实现不同的总线形式同A通信,但由于本地总线为并行总线,吞吐量大,因此A和B之间的通信最好用本地总线形式。A单元通过SMI(串行管理接口)总线来管理C单元。A单元的以太网口连到C单元上。A单元通过C单元与F单元进行以太网通信。A单元与F单元之间也可以通过UART协议通信,物理层可以为RS232接口。A单元可以通过微处理器自带的IIC和HDLC等接口与D单元通信。测试D单元中最小系统模块的IIC和HDLC功能,也就是前面所说的功能测试。
可编程逻辑单元104,用于加载不同的逻辑以对应用目标进行不同处理。本单元由于可以加载不同的逻辑而具有很大的灵活性。在对嵌入式CPU最小系统模块进行程序存储器件在系统引导程序下载时,B单元加载JTAG状态机逻辑,模拟JTAG时序与D单元中最小系统模块的JTAG接口通信,完成引导程序下载。在对D单元中最小系统模块进行功能测试时,B单元可以加载各种私有通信协议的逻辑。在对线路板卡等功能子系统进行调试时,B单元也可以加载各种私有通信协议来给子系统提供一个调试环境。
以太网交换单元106,用于为微处理单元、可编程逻辑单元、以及上位机提供以太网通信。A、D和F单元可以通过C单元进行以太网通信。C单元提供了高速的数据传送通道。在对嵌入式CPU最小系统模块进行程序下载的应用中,在B单元利用模拟JTAG接口完成最小系统模块的引导程序下载后,通过C单元完成最小系统模块应用程序的下载。F单元可以通过C单元给D单元中的最小系统模块加载应用程序。F单元可以通过C单元和D单元中被调试的线路板卡进行通信。F单元还可以通过C单元和A单元通信。
目标应用单元108,与微处理单元、可编程逻辑单元、以及以太网交换单元连接,用于承载应用目标以提供应用目标与各个单元之间的连接。此单元包括四种不同的应用形式:嵌入式CPU最小系统模块的程序下载、嵌入式CPU最小系统模块的生产性测试和功能性测试以及子系统调试。这四种不同的应用由于都会用到A、B和C单元,所以可以兼容设计在一个装置内,作为一个单元——D单元。具体不同应用的实现方法见下文b)小节所述。
上位机110,用于下命令给微处理器单元和所述目标应用单元上承载的应用目标。PC机作为上位机通过以太网可以和A、D单元通信,也可以通过UART和A单元通信。上位机用于下命令给A、D单元或者打印调试信息。
以下为分别实现四种功能中的每个功能时,多功能装置的形态即各单元的连接方式。以下侧重介绍多功能装置在四种不同应用下的不同形态。
图2是多功能装置在实现嵌入式CPU最小系统模块程序下载功能时的连接示意。图2示出了装置在第一种功能应用下的连接示意图。第一种功能即为嵌入式CPU最小系统模块程序存储器件的在系统引导程序下载及应用程序下载。
D单元为目标应用单元,由n个被下载的嵌入式CPU最小系统模块组成。n的大小取决于B单元中可编程逻辑器件的可用管脚数、C单元中以太网交换芯片(组)的端口数和装置的空间限制。B单元通过模拟边界扫描时序来完成n个模块的引导程序下载。注意JTAG总线可以是菊花链方式也可以是并行方式,图中为并行方式。并行方式的优点是下载逻辑简单,且可以同时下载n个模块。C单元利用以太网来对n个模块进行体积比较大的应用程序下载。以太网可以为10M、100M或者1000M。以太网交换芯片(组)的一个端口对应一个模块。
图3是多功能装置在实现嵌入式CPU最小系统模块生产性测试时的连接示意图。如图3所示,示出了本发明所述多功能装置在第二种功能应用下的形态,第二种功能应用为嵌入式CPU最小系统模块的生产性测试。
生产性测试是指检查模块上的器件是否焊接正常,因此让各个模块自己
进行管脚环回测试。模块自测完毕后通过以太网口上报测试结果给A或者F单元。这里需要注意的是,测试之前必须先下载生产测试程序到各个模块中。
图4是多功能装置在实现嵌入式CPU最小系统模块功能性测试时的连接示意。如图4所示,示出了本发明所述多功能装置在第三种功能应用下的形态,第三种功能应用为嵌入式CPU最小系统模块的功能性测试。
对模块的功能性测试主要是测试模块自身硬件资源的性能。一个模块性能满足指标说明此版本模块满足指标,因此功能性测试不必对每个生产的模块都进行测试。但有时需要测试某接口的总线特性,比如总线冲突的发生对总线通信的影响,这时需要多个模块进行测试。图4中D单元中包括两个模块。
C单元协助完成模块的以太网功能测试。A单元协助完成模块的某些接口资源的测试,比如UART接口和HDLC接口。D单元提供的各种菊花链式总线可以完成物理层的总线特性测试。B单元协助完成私有协议接口资源的测试。B单元还可以协助D单元完成最小系统模块上本地总线的功能测试,此时B单元模拟成RAM空间供模块读写。
图5是多功能装置在用于线路板卡等功能子系统调试时的连接示意。如图5所示,示出了本发明所述装置在第四种功能应用下的形态,第四种功能应用为线路板卡等功能子系统的调试。
功能子系统一般为某系统里面的一块板卡,上面通常有CPU最小系统。D单元包括若干可以插这些板卡的插座或其他接受装置。C单元协助在各个板卡间建立以太网连接,并允许A、F单元通过以太网访问各个板卡。单元D内的各种菊花链式总线在各个板卡间建立了各种连接,这些连接可以是板卡上微处理器自带的协议也可以是私有协议。由图中可以看出,A、B单元也可以加入到D单元内的菊花链式总线,带来了调试的灵活性。
以下是四种功能共存于一个装置上的实现方法。
由以上实现四种功能的多功能装置的不同形态可以看出,此装置能完成四种不同的应用,是因为灵活、协调地同时使用了微处理器、可编程逻辑和以太网交换等单元。此发明从实体上看是一种装置或者一块板卡,从抽象的角度看是上述ABCD单元灵活配合使用方法的集合。
四种功能共存于一个装置或者一块单板上,采取兼容性设计的方法是很必要的。通过在某功能下焊接一部分元器件,另一种功能下焊接另一部分元器件的方法,可以在一个装置下实现不同的功能。此方法在实现不同功能时需要不同的料单和相同的印刷电路板,这在经济上是很合适的。图6是兼容设计的方法的示意图。
图6中的信号为某通信协议的差分信号,TXD和RXD表示相反的信号方向。用导通模块A和导通模块B实现了兼容性设计。导通模块A右面为最小系统模块,差分信号用于给最小系统模块下载应用程序,该差分信号可以是但不仅限于以太网信号。导通模块B右面为可以插线路板卡的插座,插上板卡后,可以调试板卡的该通信协议接口。这样通过焊接导通模块A或导通模块B就完成了该通信协议差分信号的兼容性设计,使程序下载功能和板卡调试功能得以在一个装置或一个板卡上实现。导通模块可以是排阻、电阻或插针等。
四种功能共存于一个装置或者一块单板上,采取开关来控制信号选路也是很好的方法。如图7所示,是开关来控制信号选路的方法的示意图。通过四个开关来控制差分信号同最小系统模块连接或是同被调试的板卡连接。此方法需要相同的印刷电路板和一套物料就可以实现几种不同的功能。
四种功能共存于一个装置或者一块单板上,还可以采用可编程器件(B单元)来实现信号的选路或实现不同的通信协议。可编程器件内部逻辑可以灵活配置。此方法不再详述。
四种功能共存于一个装置或者一块单板上,还可以通过增加硬件资源的方法来实现,这里以以太网交换信号为例来说明,如果以太网交换单元(C单元)的端口足够多,完全可以把程序下载用的以太网口和调试线路板用的以太网口统统接到以太网交换芯片上,图8是增加硬件资源的方法的示意图。如图8所示,A单元通过C单元与IP地址不同的最小系统模块或者被调试板卡通信。
下面介绍一种实施例,利用了可编程器件、兼容设计和增加硬件资源的方法实现了HDLC信号在多功能装置不同应用中的兼容。实施例中的HDLC信号被用于程序下载、功能测试和子系统调试功能。
图9是多功能装置各功能下HDLC信号兼容的示意图。
如图9所示,A单元的TTL电平的HDLC信号同时连到B单元和TTL/RS485转换器上,n个嵌入式CPU最小系统模块的TTL电平的HDLC信号也同时连到B单元和TTL/RS485转换器上。当执行n个最小系统模块的程序下载时,TTL/RS485转换器不焊接,这利用了前面提到的兼容设计方法。B通过内部逻辑实现A的HDLC接口分别和n个最小系统模块的HDLC接口相连,给最小系统模块下载程序。
当要对n个最小系统模块进行HDLC协议一主多从功能的功能性测试时,焊接TTL/RS485转换器,B中的逻辑改变保证A单元和n个最小系统模块之间的TTL电平格式的HDLC接口断开。这利用了前面提到的采用可编程器件的方法。
当要对各种单板子系统调试时,采用前面提到的增加硬件资源的方法。把n个插座中RS485电平格式的HDLC接口统统挂到多功能装置上的RS485总线上。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种多功能装置,其特征在于,包括:
微处理单元,用于管理可编程逻辑单元和以太网交换单元,将不同的逻辑下载到所述可编程逻辑单元中,并与上位机进行通信;
所述上位机,用于下命令给所述微处理器单元和所述目标应用单元上承载的应用目标;
所述可编程逻辑单元,用于加载不同的逻辑以对应用目标进行不同处理;
所述以太网交换单元,用于为所述微处理单元、所述可编程逻辑单元、以及所述上位机提供以太网通信;以及
目标应用单元,与所述微处理单元、所述可编程逻辑单元、以及所述以太网交换单元连接,用于承载应用目标以提供所述应用目标与各个单元之间的连接。
2.根据权利要求1所述的多功能装置,其特征在于,所述微处理单元和所述可编程逻辑单元通过本地总线进行通信。
3.根据权利要求1所述的多功能装置,其特征在于,所述微处理单元和所述以太网交换单元通过串行管理接口进行通信。
4.根据权利要求1所述的多功能装置,其特征在于,所述微处理单元通过UART协议直接与所述上位机进行通信,或通过所述以太网交换单元与所述上位机进行通信。
5.根据权利要求1至4中任一项所述的多功能装置,其特征在于,所述可编程逻辑单元加载以下至少一种逻辑:
在需要下载CPU最小系统模块的程序的情况下,加载JTAG状态机逻辑;
在需要对所述CPU最小系统模块进行功能测试的情况下,加载私有通信协议的逻辑;以及
在需要对功能子系统进行调试的情况下,加载私有通信协议来给所述功能子系统提供调试环境。
6.根据权利要求5所述的多功能装置,其特征在于,所述微处理单元、所述可编程逻辑单元、以及所述以太网交换单元与所述目标应用单元通过JTAG总线连接。
7.根据权利要求6所述的多功能装置,其特征在于,所述JTAG单元为菊花链方式或并行方式。
8.根据权利要求7所述的多功能装置,其特征在于,所述目标应用单元能够承载的多个应用目标的数量由所述可编程逻辑器件的可用管教数和所述以太网交换单元的端口数以及所述多功能装置的空间来决定。
9.根据权利要求8所述的多功能装置,其特征在于,所述目标应用单元通过开关来选择需要处理的应用目标。
10.根据权利要求9所述的多功能装置,其特征在于,所述多功能装置用于实现程序下载、生产性测试、功能性测试、以及子系统调试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710164058XA CN101170417B (zh) | 2007-10-11 | 2007-10-11 | 用于最小系统的程序下载、测试和调试的多功能装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710164058XA CN101170417B (zh) | 2007-10-11 | 2007-10-11 | 用于最小系统的程序下载、测试和调试的多功能装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101170417A true CN101170417A (zh) | 2008-04-30 |
CN101170417B CN101170417B (zh) | 2010-04-21 |
Family
ID=39390897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710164058XA Expired - Fee Related CN101170417B (zh) | 2007-10-11 | 2007-10-11 | 用于最小系统的程序下载、测试和调试的多功能装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101170417B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101650701B (zh) * | 2009-09-11 | 2011-01-12 | 中国电子科技集团公司第十四研究所 | 并行总线到RapidIO高速串行总线的转换装置 |
CN104252435A (zh) * | 2014-08-29 | 2014-12-31 | 北京航天自动控制研究所 | 基于动态可重构fpga的可变结构智能接口及其配置方法 |
CN105591839A (zh) * | 2015-12-23 | 2016-05-18 | 浪潮集团有限公司 | 一种测试网络交换芯片的装置、方法及系统 |
-
2007
- 2007-10-11 CN CN200710164058XA patent/CN101170417B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101650701B (zh) * | 2009-09-11 | 2011-01-12 | 中国电子科技集团公司第十四研究所 | 并行总线到RapidIO高速串行总线的转换装置 |
CN104252435A (zh) * | 2014-08-29 | 2014-12-31 | 北京航天自动控制研究所 | 基于动态可重构fpga的可变结构智能接口及其配置方法 |
CN104252435B (zh) * | 2014-08-29 | 2017-06-13 | 北京航天自动控制研究所 | 基于动态可重构fpga的可变结构智能接口及其配置方法 |
CN105591839A (zh) * | 2015-12-23 | 2016-05-18 | 浪潮集团有限公司 | 一种测试网络交换芯片的装置、方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101170417B (zh) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6035117A (en) | Tightly coupled emulation processors | |
KR100343696B1 (ko) | 평면 어레이 구조를 갖는 에뮬레이션 모듈 | |
CN102043747B (zh) | Jtag下载方式下fpga逻辑代码的下载方法 | |
CN105144114A (zh) | Fpga块具有混合协议引擎的测试器 | |
CN105229481A (zh) | 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器 | |
CN107797816A (zh) | Fpga程序在线更新电路 | |
CN110196391A (zh) | 基于fpga与dsp架构的数字电路测试装置及方法 | |
CN107704285A (zh) | 现场可编程门阵列多版本配置芯片、系统和方法 | |
CN101170417B (zh) | 用于最小系统的程序下载、测试和调试的多功能装置 | |
WO2005109220A2 (en) | Network with programmable interconnect nodes adapted to large integrated circuits | |
CN101529426A (zh) | 现场可编程门阵列(fpga)的容错系统内编程 | |
WO2007096376A1 (en) | Communication scheme between programmable sub-cores in an emulation environment | |
NZ247309A (en) | Hardware emulator including programmable delay units in each logic cell | |
US20070195716A1 (en) | Ring bus in an emulation environment | |
CN113033134B (zh) | 多业务板间触发信号同步系统 | |
EP2135386B1 (en) | Hardware interface board for connecting an emulator to a network | |
CN1636171B (zh) | 用于可编程控制器的通用功能电路和通用单元 | |
US7337103B2 (en) | Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator | |
CN101192183A (zh) | 数字单板的测试工装实现方法和装置 | |
CN114138354A (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
TWI682271B (zh) | 伺服器系統 | |
CN100543711C (zh) | 嵌入式cpu最小系统模块的自环连通测试和程序下载装置 | |
US7110928B1 (en) | Apparatuses and methods for modeling shared bus systems | |
CN111404697A (zh) | 一种车载以太网仿真板卡 | |
TWI699101B (zh) | 基於邊界掃描的在線級聯加載韌體系統及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160108 Address after: Yuhuatai District of Nanjing City, Jiangsu province 210012 Bauhinia Road No. 68 Patentee after: Nanjing Zhongxing New Software Co., Ltd. Address before: 518057 Nanshan District science and Technology Industrial Park, Guangdong high tech Industrial Park, ZTE building Patentee before: ZTE Corporation |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100421 Termination date: 20161011 |