CN101169672A - 一种提高电流源镜像电路匹配度的方法和电路 - Google Patents
一种提高电流源镜像电路匹配度的方法和电路 Download PDFInfo
- Publication number
- CN101169672A CN101169672A CNA2006101175140A CN200610117514A CN101169672A CN 101169672 A CN101169672 A CN 101169672A CN A2006101175140 A CNA2006101175140 A CN A2006101175140A CN 200610117514 A CN200610117514 A CN 200610117514A CN 101169672 A CN101169672 A CN 101169672A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- phase
- current source
- connects
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种提高电流源镜像电路匹配度的方法和电路，大大提高了输出和输入之间的电流匹配程度。其技术方案为：该方法包括：产生一对周期性的两相非交叠时钟信号；于每个周期的第一阶段，当第一时钟信号为1、第二时钟信号为0时，运算放大器的同相输入端连接第一匹配电阻，运算放大器的反相输入端连接第二匹配电阻，运算放大器的同相输出端连接该输出电流源；于每个周期的第二阶段，当第一时钟信号为0、第二时钟信号为1时，运算放大器的同相输入端连接第二匹配电阻，运算放大器的反相输入端连接第一匹配电阻，运算放大器的反相输出端连接该输出电流源。本发明应用于电流源领域，尤其适用于需要提供多路大电流低失配电流源的应用领域。
Description
技术领域
本发明涉及电流源领域，尤其涉及一种提高电流源镜像电路匹配度的方法和电路。
背景技术
图1示出了在CMOS集成电路中电流源输出的电流源镜像电路。如图1所示，该电路由两个共源-共栅的晶体管连接而成，基准电流被镜像到各个电流源输出。由于CMOS器件的匹配性能较差，因此输出电流和输入电流之间存在较大的失配。
在CMOS工艺中，电阻的匹配性能比CMOS器件的匹配性能优越很多，因此用电阻作匹配元件可以得到较好的电流匹配性能。图2示出了采用电阻作匹配元件的一种电路，该电路在大电流输出情况下的输出、输入电流匹配性能远远优于图1所示的电路。
在图2所示的电路中，电阻R1连接运算放大器21的同相输入端，电阻R2连接反相输入端。MOS管22的源极连接电阻R2，两者连接组成射极跟随器。MOS管22的栅极连接运算放大器21的输出端，漏极连接输出电流源Iout。但是运算放大器21的失调电压也会导致最后输出、输入电流的失配。
发明内容
本发明的目的在于解决上述问题，提供了一种提高电流源镜像电路匹配度的方法和电路，大大提高了输出和输入之间的电流匹配程度。
本发明的技术方案为：本发明描述了一种提高电流源镜像电路匹配度的方法，用于减小运算放大器失调导致的输出电流源的失配，包括：
产生一对周期性的两相非交叠时钟信号；
于每个周期的第一阶段，当第一时钟信号为1、第二时钟信号为0时，运算放大器的同相输入端连接第一匹配电阻，运算放大器的反相输入端连接第二匹配电阻，运算放大器的同相输出端连接该输出电流源；
于每个周期的第二阶段，当第一时钟信号为0、第二时钟信号为1时，运算放大器的同相输入端连接第二匹配电阻，运算放大器的反相输入端连接第一匹配电阻，运算放大器的反相输出端连接该输出电流源。
上述的提高电流源镜像电路匹配度的方法，其中，该运算放大器的两输入端与该两个匹配电阻的切换以及该运算放大器的两输出端与该输出电流源的切换均通过该时钟信号控制斩波开关来控制实现。
另外，本发明还描述了一种提高电流源镜像电路匹配度的电路，用于减小运算放大器失调导致的输出电流源的失配，包括：
一时钟信号发生器，产生一对周期性的两相非交叠时钟信号；
一运算放大器，具有同相输入端、反相输入端、同相输出端和反相输出端，该运算放大器包括：
位于输入端的第一晶体管放大器级；
位于输出端的共源-共栅的第二晶体管放大器级；
两匹配电阻，设置在该运算放大器的输入端和接地端之间，包括：
第一匹配电阻，其第一端接地，第二端连接该运算放大器的同相输入端；
第二匹配电阻，其第一端接地，第二端连接该运算放大器的反相输入端；
两输入端斩波开关，设置在该运算放大器的输入端和该两匹配电阻之间，包括：
第一输入端斩波开关，其第一端连接第一匹配电阻，第二端连接该运算放大器的同相输入端和反相输入端，第三端连接该时钟信号发生器，该第一输入端斩波开关在该两相非交叠时钟信号的控制下使该第一匹配电阻在该运算放大器的同相、反相输入端之间作切换；
第二输入端斩波开关，其第一端连接第二匹配电阻，第二端连接该运算放大器的同相输入端和反相输入端，第三端连接该时钟信号发生器，该第二输入端斩波开关在该两相非交叠时钟信号的控制下使该第二匹配电阻在该运算放大器的同相、反相输入端之间切换；
两输出端斩波开关，在该两相非交叠时钟信号的控制下切换该同相输出端和反相输出端的连接关系，包括：
第一输出端斩波开关，其第一端连接该第二晶体管放大器级共同的栅极，第二端连接该运算放大器的同相、反相输出端，第三端连接该时钟信号发生器；
第二输出端斩波开关，其第一端连接该输出电流源，第二端连接该运算放大器的同相、反相输出端，第三端连接该时钟信号发生器。
上述的提高电流源镜像电路匹配度的电路，其中，所述电路还包括：
一MOS管，设置在该第二输出端斩波开关与该输出电流源之间，其源极与一匹配电阻相连共同组成射极跟随器，其漏极连接该输出电流源，其栅极连接该第二输出端斩波开关的第一端。
上述的提高电流源镜像电路匹配度的电路，其中，该第一晶体管放大器级由两个共源极的晶体管组成，该两个晶体管的栅极分别作为该运算放大器的同相输入端和反相输入端。
上述的提高电流源镜像电路匹配度的电路，其中，该第二晶体管放大器级连接在一电压源和该第一晶体管放大器级之间，由共源-共栅的两个晶体管组成，该两个晶体管的源极共同连接至该电压源，漏极分别连接该第一晶体管放大器级的两个晶体管的漏极，并分别作为该运算放大器的同相输出端和反相输出端。
上述的提高电流源镜像电路匹配度的电路，其中，所述输入端斩波开关和输出端斩波开关均是双刀双掷开关。
本发明对比现有技术，有如下的有益效果：本发明通过周期性地切换运算放大器的两个输入端和两个匹配电阻的连接关系，切换输出端的连接关系，可以将运算放大器的失调电压周期性的分别调配到两个匹配电阻上，从单个周期内看运算放大器的失调电压没有任何变化，但是从长时间的平均效果看，运算放大器的失调电压被平均分布在两个匹配电阻上，两个电阻上的电压从长时间看是一致的，输出电流和输入电流的匹配度大大提高了。
附图说明
图1是现有的电流源镜像电路的原理图。
图2是现有的以电阻作为匹配元件的电流源镜像电路的原理图。
图3是本发明的提高电流源镜像电路匹配度方法的较佳实施例的流程图。
图4是本发明的非交叠时钟信号的示意图。
图5是本发明的提高电流源镜像电路匹配度的电路的较佳实施例的原理图。
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
图3示出了本发明提高电流源镜像电路匹配度方法的流程。下面是对该流程的详细描述。
步骤S1：产生一对周期性的两相非交叠时钟信号。该时钟信号如图4所示，信号PH1和PH2没有同时为“1”的时刻，当信号PH1的下降沿过后，信号PH2的1上升沿才到达，同样当信号PH2的下降沿过后，信号PH1的上升沿才到达。
步骤S2：于每个周期的第一阶段，将失调电压分配到第一匹配电阻上。当信号PH1为“1”、PH2为“0”时，运算放大器的同相输入端连接第一匹配电阻，运算放大器的反相输入端连接第二匹配电阻，运算放大器的同相输出端连接输出电流源用作输出。
步骤S3：于每个周期的第二阶段，将失调电压分配到第二匹配电阻上。当信号PH1为“0”、PH2为“1”时，运算放大器的同相输入端连接第二匹配电阻，运算放大器的反相输入端连接第一匹配电阻，运算放大器的反相输出端连接输出电流源用作输出。
上述步骤2和3中，运算放大器的输入端与匹配电阻的切换，运算放大器的输出端和输出电流源的切换均可以通过时钟信号控制斩波开关来控制实现。
图5示出了提高电流源镜像电路匹配度的电路。请参见图5，该电路包含5部分：电流匹配电阻51、运算放大器52、运放输入端斩波开关53A、53B、运放输出端斩波开关54A、54B、射极跟随器55以及时钟信号发生器(未图示)。
时钟信号发生器产生一对周期性的两相非交叠时钟信号，图4是该信号的一种示例。
电流匹配电阻51由电阻R1和R2组成，电阻R1的一端连接输入端斩波开关S1、S2的一端于N1点，电阻R1的另一端连接地线。电阻R2的一端连接输入端斩波开关S3、S4的一端于N2点，电阻R2的另一端连接地线。
运算放大器52包括位于输入端的第一晶体管放大器级和位于输出端的第二晶体管放大器级。其中第一晶体管放大器级由MOS元件M1、M2组成，MOS元件M1和M2的源极和尾电流I1相连于N3点，MOS元件M1的栅极是运算放大器52的同相输入端INP，MOS元件M2的栅极是运算放大器52的反相输入端INN。第二晶体管放大器级由MOS元件M3、M4组成，MOS元件M3和M4的栅极相连于N4点，它们的源极和电源vdd相连，MOS元件M3的漏极和M1的漏极相连组成运放的反相输出端OUTN，MOS元件M4的漏极和M2的漏极相连组成运放的同相输出端OUTP。
运放输入端斩波开关53A由双刀双掷的开关S1、S2组成，运放输入端斩波开关53B由双刀双掷的开关S3、S4组成。开关S1、S2的一端和电阻R1的一端相连于N1点，开关S3、S4的一端和电阻R2的一端相连于N2点。开关S1和S3的另一端连接运算放大器52的同相输入端INP，开关S2和S4的另一端连接运算放大器52的反相输入端INN。开关S1～S4的控制端连接时钟信号发生器，其中开关S1和S4的控制端连接时钟信号PH1，开关S2和S3的控制端连接时钟信号PH2。
运放输出端斩波开关54A由双刀双掷的开关S5、S6组成，运放输入端斩波开关54B由双刀双掷的开关S7、S8组成。开关S5和S6的一端连接射极跟随器的输入端N5，开关S7和S8的一端连接MOS元件M3、M4的共栅极于N4点。开关S5和S7的另一端连接运算放大器52的反相输出端OUTN，开关S6和S8的另一端连接预算放大器52的同相输出端OUTP。开关S5～S8的控制端连接时钟信号发生器，其中开关S5和S8的控制端连接时钟信号PH2，开关S6和S7的控制端连接时钟信号PH1。
射极跟随器55由MOS元件M5和电阻R2组成，MOS元件M5的源极连接电阻R2于N2点，漏极作为电流源的输出，栅极作为射极跟随器的输入端N5。
上述的斩波开关S1～S8，在控制信号为“1”时开关导通，在控制信号为“0”时开关断开。
下面描述该电路的工作过程。当信号PH1为“1”、PH2为“0”时，在运算放大器52的输入端，开关S1和S4导通，S2和S3断开，此时电阻R1通过开关S1连接运算放大器52的同相输入端INP，电阻R2通过开关S4连接运算放大器52的反相输入端INN。同时，在运算放大器52的输出端，开关S7和S6导通，S5和S8断开，此时MOS元件M3的漏极通过导通的开关S7与M3、M4的共栅极连接，MOS元件M4的漏极通过导通的开关S6与射极跟随器55中MOS元件M5的栅极相连，用于输出。当信号PH1为“0”、PH2为“1”时，在运算放大器52的输入端，开关S2和S3导通，S1和S4断开，此时电阻R1通过开关S2连接运算放大器52的反相输入端INN，电阻R2通过开关S3连接运算放大器52的同相输入端INP。同时，在运算放大器52的输出端，开关S5和S8导通，S7和S6断开，此时MOS元件M4的漏极通过导通的开关S8与MOS元件M3、M4的共栅极连接，MOS元件M3的漏极通过导通的开关S5与射极跟随器55中MOS元件M5的栅极相连，用于输出。
应理解，本发明的发明点在于利用斩波开关周期性切换输入端和匹配电阻的连接关系以及切换输出端的连接关系，上述实施例只是用作示例说明，运算放大器内部的各器件的连接方式并不能限制本发明。
上述实施例是提供给本领域普通技术人员来实现或使用本发明的，本领域普通技术人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。
Claims (7)
1.一种提高电流源镜像电路匹配度的方法，用于减小运算放大器失调导致的输出电流源的失配，包括：
产生一对周期性的两相非交叠时钟信号；
于每个周期的第一阶段，当第一时钟信号为1、第二时钟信号为0时，运算放大器的同相输入端连接第一匹配电阻，运算放大器的反相输入端连接第二匹配电阻，运算放大器的同相输出端连接该输出电流源；
于每个周期的第二阶段，当第一时钟信号为0、第二时钟信号为1时，运算放大器的同相输入端连接第二匹配电阻，运算放大器的反相输入端连接第一匹配电阻，运算放大器的反相输出端连接该输出电流源。
2.根据权利要求1所述的提高电流源镜像电路匹配度的方法，其特征在于，该运算放大器的两输入端与该两个匹配电阻的切换以及该运算放大器的两输出端与该输出电流源的切换均通过该时钟信号控制斩波开关来控制实现。
3.一种提高电流源镜像电路匹配度的电路，用于减小运算放大器失调导致的输出电流源的失配，包括：
一时钟信号发生器，产生一对周期性的两相非交叠时钟信号；
一运算放大器，具有同相输入端、反相输入端、同相输出端和反相输出端，该运算放大器包括：
位于输入端的第一晶体管放大器级；
位于输出端的共源-共栅的第二晶体管放大器级；
两匹配电阻，设置在该运算放大器的输入端和接地端之间，包括：
第一匹配电阻，其第一端接地，第二端连接该运算放大器的同相输入端；
第二匹配电阻，其第一端接地，第二端连接该运算放大器的反相输入端；
两输入端斩波开关，设置在该运算放大器的输入端和该两匹配电阻之间，包括：
第一输入端斩波开关，其第一端连接第一匹配电阻，第二端连接该运算放大器的同相输入端和反相输入端，第三端连接该时钟信号发生器，该第一输入端斩波开关在该两相非交叠时钟信号的控制下使该第一匹配电阻在该运算放大器的同相、反相输入端之间作切换；
第二输入端斩波开关，其第一端连接第二匹配电阻，第二端连接该运算放大器的同相输入端和反相输入端，第三端连接该时钟信号发生器，该第二输入端斩波开关在该两相非交叠时钟信号的控制下使该第二匹配电阻在该运算放大器的同相、反相输入端之间切换；
两输出端斩波开关，在该两相非交叠时钟信号的控制下切换该同相输出端和反相输出端的连接关系，包括：
第一输出端斩波开关，其第一端连接该第二晶体管放大器级共同的栅极，第二端连接该运算放大器的同相、反相输出端，第三端连接该时钟信号发生器；
第二输出端斩波开关，其第一端连接该输出电流源，第二端连接该运算放大器的同相、反相输出端，第三端连接该时钟信号发生器。
4.根据权利要求3所述的提高电流源镜像电路匹配度的电路，其特征在于，所述电路还包括：
一MOS管，设置在该第二输出端斩波开关与该输出电流源之间，其源极与一匹配电阻相连共同组成射极跟随器，其漏极连接该输出电流源，其栅极连接该第二输出端斩波开关的第一端。
5.根据权利要求3所述的提高电流源镜像电路匹配度的电路，其特征在于，该第一晶体管放大器级由两个共源极的晶体管组成，该两个晶体管的栅极分别作为该运算放大器的同相输入端和反相输入端。
6.根据权利要求3所述的提高电流源镜像电路匹配度的电路，其特征在于，该第二晶体管放大器级连接在一电压源和该第一晶体管放大器级之间，由共源-共栅的两个晶体管组成，该两个晶体管的源极共同连接至该电压源，漏极分别连接该第一晶体管放大器级的两个晶体管的漏极，并分别作为该运算放大器的同相输出端和反相输出端。
7.根据权利要求3所述的提高电流源镜像电路匹配度的电路，其特征在于，所述输入端斩波开关和输出端斩波开关均是双刀双掷开关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101175140A CN100514251C (zh) | 2006-10-25 | 2006-10-25 | 一种提高电流源镜像电路匹配度的方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101175140A CN100514251C (zh) | 2006-10-25 | 2006-10-25 | 一种提高电流源镜像电路匹配度的方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101169672A true CN101169672A (zh) | 2008-04-30 |
| CN100514251C CN100514251C (zh) | 2009-07-15 |
Family
ID=39390318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101175140A Active CN100514251C (zh) | 2006-10-25 | 2006-10-25 | 一种提高电流源镜像电路匹配度的方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514251C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645953A (zh) * | 2012-05-15 | 2012-08-22 | 株洲联诚集团有限责任公司 | 一种电压放大特性镜像对称电路及其设计方法 |
| CN102681583A (zh) * | 2012-05-28 | 2012-09-19 | 天津大学 | 高精度带隙基准电路 |
| CN106598370A (zh) * | 2017-01-19 | 2017-04-26 | 北京集创北方科技股份有限公司 | 触摸检测电路及其触控装置 |
| CN107633815A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 驱动电路的补偿结构、驱动电路模块和显示面板 |
| CN116222823A (zh) * | 2023-03-14 | 2023-06-06 | 东南大学 | 一种探测和读出分离的自校正温度传感器 |
-
2006
- 2006-10-25 CN CNB2006101175140A patent/CN100514251C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645953A (zh) * | 2012-05-15 | 2012-08-22 | 株洲联诚集团有限责任公司 | 一种电压放大特性镜像对称电路及其设计方法 |
| CN102681583A (zh) * | 2012-05-28 | 2012-09-19 | 天津大学 | 高精度带隙基准电路 |
| CN106598370A (zh) * | 2017-01-19 | 2017-04-26 | 北京集创北方科技股份有限公司 | 触摸检测电路及其触控装置 |
| CN106598370B (zh) * | 2017-01-19 | 2024-03-15 | 北京集创北方科技股份有限公司 | 触摸检测电路及其触控装置 |
| CN107633815A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 驱动电路的补偿结构、驱动电路模块和显示面板 |
| CN107633815B (zh) * | 2017-10-27 | 2020-02-28 | 京东方科技集团股份有限公司 | 驱动电路的补偿结构、驱动电路模块和显示面板 |
| CN116222823A (zh) * | 2023-03-14 | 2023-06-06 | 东南大学 | 一种探测和读出分离的自校正温度传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100514251C (zh) | 2009-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068227B2 (ja) | 低電圧ｃｍｏｓ演算増幅器回路及びそれを具備したサンプルアンドホールド回路 | |
| CN102195637B (zh) | 传输门电路及半导体装置 | |
| CN100514251C (zh) | 一种提高电流源镜像电路匹配度的方法和电路 | |
| JP2005006143A (ja) | 高周波スイッチ回路および半導体装置 | |
| CN101587753B (zh) | 一种模拟信号采样电路以及一种开关电容电路 | |
| KR101624194B1 (ko) | 가변 이득 증폭기 방법 및 시스템 | |
| US20200014386A1 (en) | Level shifting circuit and method | |
| JP6176826B2 (ja) | 起動回路を有する完全相補型自己バイアス差動受信機 | |
| US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
| CN104808731B (zh) | 基准电压电路 | |
| CN102354241A (zh) | 电压/电流转换电路 | |
| CN109947172B (zh) | 一种低压降高输出电阻镜像电流源电路 | |
| TW201412016A (zh) | 可調式阻抗電路以及阻抗設定方法 | |
| CN110687950B (zh) | 源跟随器电路和缓冲电路 | |
| CN109412562B (zh) | 时脉缓冲电路及其方法 | |
| US8988106B2 (en) | Voltage mode driver with current booster (VMDCB) | |
| CN115118237A (zh) | 全差分运算放大器和全差分运算放大器电路 | |
| CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
| CN109687832B (zh) | 带有启动电路的全差分运算放大器 | |
| US20100123506A1 (en) | Multistage level translator | |
| CN110890868A (zh) | 电阻电路和可变增益放大电路 | |
| CN110518903B (zh) | 一种电平移位电路 | |
| CN109656298B (zh) | 一种推挽输出电路 | |
| CN209543176U (zh) | 一种推挽输出电路 | |
| CN114326911B (zh) | 基准电压电路、三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210107 Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180 Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd Address before: 200233, No. 92 North Qinzhou Road, building 5, building 1122, Shanghai Patentee before: CHINA RESOURCES POWTECH (SHANGHAI) Co.,Ltd. |
|
| TR01 | Transfer of patent right |