CN101156321B - Ldpc编码码字、特别是dvb-s2 ldpc编码码字的解码控制方法和设备 - Google Patents
Ldpc编码码字、特别是dvb-s2 ldpc编码码字的解码控制方法和设备 Download PDFInfo
- Publication number
- CN101156321B CN101156321B CN2006800118098A CN200680011809A CN101156321B CN 101156321 B CN101156321 B CN 101156321B CN 2006800118098 A CN2006800118098 A CN 2006800118098A CN 200680011809 A CN200680011809 A CN 200680011809A CN 101156321 B CN101156321 B CN 101156321B
- Authority
- CN
- China
- Prior art keywords
- vnr
- decoder
- sub
- summation
- sign indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
这是一种用于控制由若干数字数据构成的LDPC编码码字的解码的方法,所述LDPC码由校验节点(CNi)和变量节点(VNi)之间的二分图表示。所述方法包括:更新在变量节点(VNi)和校验节点(CNi)之间迭代地交换的消息。所述方法包括:在每次迭代中,对于每个变量节点,计算由所述变量节点接收的所有进入消息(λi)和对应的数字数据(λch)的第一总和(Λn),并且计算第一总和(Λn)的所有绝对值的第二总和(VNRnew),如果在两个连续的迭代中所述第二总和(VNRnew)不变或者减少,并且如果满足了预定的门限条件,则停止所述解码过程。
Description
技术领域
本发明一般涉及数据通信领域,具体涉及由LDPC(低密度奇偶校验)码编码的码字的解码。
本发明尤指,但不专指使用DVB-S2(数字视频广播)标准的数据通信系统。
背景技术
低密度奇偶校验(LDPC)码由Gallager在1962年提出,并且在1996年被MacKay和Neal再次发现。由于其计算和实现上的复杂性,所以它们很长时间以来没有实际的影响。随着微电子学的发展导致更强的用于模拟的运算能力,这一点得到改变,并且现在变得能够实现。由于其出色的纠错性能,从而被认为是未来的电信标准。
LDPC码是由其稀疏M×N奇偶校验矩阵H所定义的线性分组码。其每列包含j个1,每行包含k个1,分别被称为行度(row degree)和列度(column degree)。A(j,k)-正则LDPC码具有均匀权重的行度和列度,否则所述码被称为不正则的。可以通过二分图来表示奇偶校验码。M个校验节点对应于奇偶约束,N个变量节点代表码字的数据符号。图中的边对应于奇偶校验矩阵中的1。
在LDPC码编码器中,大小为(N-M)的要编码的分组被乘以大小为(N-M)×N的生成矩阵G。这个相乘产生长度为N的编码向量。所述生成矩阵G和奇偶校验矩阵H满足关系式GHt=0,其中,0是零矩阵。
一般而言,LDPC码解码器包括解码模块,其接收长度为N的编码向量,并且使用奇偶校验矩阵H来提供长度为N的中间向量。然后,去映射模块从所述中间向量减去长度为(N-M)的解码向量。
更准确而言,可以使用具有硬或者软判定形式的消息传递算法来解码LDPC码。因此解码是迭代的过程,其在变量和校验节点之间交换消息。通常,使用置信传播(BP)算法,其在变量和校验节点之间迭代地交换软信息。码性能主要依赖于奇偶校验矩阵H的随意性、码字大小N和编码率R=(N-M)/N。
在诸如UMTS、WLAN和WPAN之类的无线通信系统中,信道编码部分是很重要的部件。特别是在WLAN和WPAN的领域中,解码的等待时间很重要。在不远的未来,低密度奇偶校验码可被看作这种系统的有前途的候选者。这些码当前被应用于DVB-S2标准中和一些光纤通信系统中。在不远的未来将会有更多的应用。
所述码具有一些很有趣的属性,这使得它们成为用于等待时间的特定应用领域的自然而然的选择。
新的DVB-S2标准的特点是具有强大的正向纠错FEC系统,其使得传输接近理论极限。这是通过使用LDPC码而实现的,所述LDPC码的性能甚至可胜过Turbo码。为了提供灵活性,范围从R=1/4到R=9/10的11个不同的编码率R由多达64800比特的码字长度来指定。该巨大的最长码字长度是其具有出色通信性能的原因,因此这里描述了64800比特的码字长度。
对于DVB-S2码,存在64800个所谓的变量节点(VN)和64800×(1-R)个校验节点(CN)。在所述标准中指定了这两种节点的连接。变量节点包括信息节点和奇偶节点。为了解码LDPC码,在这两种节点之间迭代地交换消息,而节点处理具有较低的复杂性。一般,在一次迭代中,首先处理变量节点(VN),然后处理校验节点(CN)。
LDPC码的解码是迭代的过程,例如对于DVB-S2标准,需要多达40次迭代来获得期望的通信性能。标准的LDPC码解码器实现方式采用固定次数的迭代。在“A 690-mW 1-Gb/s,Rate-1/2 Low-DensityParity-Check Code decoder”(A.J.Blanksby和C.J.Howland,出版于IEEEJournal of Solid-State Circuits,vol 37,n°3,404-412页,2002年3月)中,甚至完成了64次解码迭代。
对于可解码的块或者码字,将进入边的对数似然比的校验节点总和考虑进去的停止标准是个很好的停止标准,但是对于不可解码的块或者码字,要进行饱和次数的迭代,因此浪费了很多能量和处理时间。
发明内容
本发明的一个目的是在不可解码的码字的解码过程的早期停止解码。
按照本发明的一个方面,提出了一种用于控制由若干数字数据(每个数据也可被称为“软比特”,其是在若干比特上编码的真值,并且所述真值对应于从信道实际接收的所发送码字的对应比特的值)构成的LDPC编码码字的解码的方法,所述LDPC码由校验节点和变量节点之间的二分图表示。所述方法包括:更新在变量节点和校验节点之间迭代地交换的消息。所述方法包括:在每次迭代中,对于每个变量节点,计算由所述变量节点接收的所有进入消息和对应的数字数据的第一总和,并且计算第一总和的所有绝对值的第二总和。如果在两个连续的迭代中所述第二总和不变或者减少,并且如果满足了预定的门限条件,则停止所述解码过程。
但是,如果不满足所述门限条件,则即使在两个连续的迭代中所述第二总和不变或者减少,也不停止解码过程。
这样的受控解码允许在解码过程的早期停止不可解码码字的解码。避免了在试图解码不可解码码字的过程中浪费很多的能量和处理时间。
按照本发明的一个实施例,如果当前的第二总和小于预定门限,则满足所述预定门限条件。
实际上,最好在解码过程的开始阶段,第二总和的不变或者减少表示码字是不可解码的。
换句话说,当第二总和越过门限时,即使码字实际上是可解码的,第二总和的减少也可能发生。因此,当当前的第二总和越过门限时,必须关闭所述停止标准。
有利的是,所述门限值依赖于所述LDPC码的编码率。可以对于每个编码率仅仅确定一次所述门限。
而且,所述编码码字是从信道接收的,并且有利的是,所述门限与所述信道的信噪比无关。
并且,所述门限可依赖于所述被交换消息的比特数量。
例如,所述门限VNRoff由下式来定义:
其中:
N是所述被交换消息的比特数量,
Eb是用于在所述信道上发送比特信息的平均能量,
N0是所述信道的噪声能量,
R是LDPC码的编码率,并且
也可以例如用关系式VNRoff=2(q-1)×N来定义所述门限VNRoff,
其中:
N是所述被交换消息的比特数量,并且
q是用于表示消息的绝对值的比特数量。
按照本发明的另一个实施例,只要迭代次数小于或者等于预定的迭代次数,就可以满足所述预定门限条件。事实上,即使对于可解码码字,也可能在第20和第30次迭代之间发生所述第二总和的降低。因此,在例如包含于5和15之间的迭代次数之后,可以关闭所述停止标准。
在一个优选实施例中,所述码字的数字数据和所述消息是对数似然比(LLR)。
所述LDPC码例如是DVB-S2LDPC码。
按照本发明的另一个方面,也提出了一种用于解码由若干数字数据构成的LDPC编码码字的解码器,所述LDPC码由校验节点和变量节点之间的二分图表示。所述解码器包括处理装置,其适用于更新在变量节点和校验节点之间迭代地交换的消息,所述处理装置包括计算装置,其用于在每次迭代时对于每个变量节点计算由所述变量节点接收的所有进入消息和对应的数字数据的第一总和,并且计算所述第一总和的所有绝对值的第二总和。所述处理装置也包括控制装置,如果在两个连续的迭代中所述第二总和不变或者减少,并且如果满足了预定的门限条件,则所述控制装置停止所述解码过程。
按照本发明的一个实施例,如果当前的第二总和小于预定门限,则满足所述预定门限条件。
有利的是,所述门限依赖于所述LDPC码的编码率。
有利的是,所述解码器包括存储装置。所述存储装置包括查询表,所述查询表用于按照所述LDPC码的编码率和所述被交换消息的比特数量,来存储所述门限的值。
按照本发明的另一个方面,也提出了一种无线通信系统的元件,包括如上所述的解码器。
这个元件可以是终端或基站或者接入点设备。
按照本发明的另一个方面,还提出了一种有线通信系统的元件,其包括如上所述的解码器。所述有线通信系统例如是XDSL系统、光纤系统或者电力线系统。
附图说明
通过分析实施例(这些实施例不是限定性的)和附图的详细说明,本发明的其他优点和特征将更加清楚,附图中:
图1图示了LDPC码的二分图;
图2图示了可解码和不可解码码字的变量节点可靠度的变化的 示例;
图3是按照本发明的一个方面的方法的第一实施例;
图4是按照本发明的一个方面的方法的第二实施例;
图5和6图示了按照本发明的停止标准的通信性能的曲线;
图7图示了按照本发明的解码器的一个实施例;
图8图示了按照本发明的无线通信系统的一个终端的一个实施例。
具体实施方式
在下面的描述中,LDPC码是在定义DVB-S2标准的“ETSI EN302 307 v1.1.1(2004-06)”中所定义的DVB-S2 LDPC码,但是本发明不限于这样的码。
LDPC码的奇偶校验矩阵H是稀疏二进制矩阵。有效码字x的集必须满足:H.tx=0。
H中的列与码字的比特相关联,并且H中的行对应于奇偶校验。H的行中的非零元素表示对应的比特用于该奇偶校验。可以通过被称为Tanner图的二分图(图1)来最佳地描述所述码,所述二分图是码比特和奇偶校验之间的关联性的图形表示。码比特被表示为变量节点VNi(圆圈),奇偶校验被表示为校验节点CNi(正方形),以边来连接它们。在每个节点上的边的数量被称为节点度(node degree)。如果对于所有的变量节点,节点度是相同的,则奇偶校验矩阵H被称为正则的,否则奇偶校验矩阵H被称为不正则的。所述度分布给出了具有特定度的节点的一部分。
图1图示了DVB-S2码的Tanner图,其具有N个变量节点VNi (i=1到N)和M个校验节点CNi(i=1到M)。
可以使用消息传递算法来解码LDPC码。它在变量节点和校验节点之间迭代地交换软信息。码性能主要依赖于所述图的随意性、码字大小和编码率R。
所交换的软信息一般是对数似然比(LLR)。
可以以两个步骤来实现在变量节点VNi的消息的更新。
在第一步骤中,每个变量节点按照下面的关系式来计算对应于变量节点的解码比特的当前估计值Λn:
An=λch+∑λk (1)
其中,Λn是对应于变量节点的解码比特的当前估计值,λch是变量节点的对应信道LLR(对应于要解码的编码码字的数字数据),λk是变量节点的进入边的LLR。
换句话说,Λn是由所述变量节点接收的所有进入消息λk和对应的数字数据λch的第一总和。
Λn的符号表示解码比特(1或者0)的硬判定,并且Λn的幅值表示所述比特的解码的可信度。
在第二步骤中,计算向外的消息i的更新,按照下式,所述更新就是从对应变量节点的LLR总和Λn中减去输入消息LLR:
其中,λi new是向外的消息i的更新LLR,λi old是在所述更新之前的向外消息i的LLR值。
对于包括LLRλk的消息k,一般,校验节点消息更新是按照下面的关系式来计算的:
其中λk是从校验节点更新的LLR,并且λ1是校验节点的进入边的LLR。
在下面的说明中,将详细说明不可解码码字的早期检测。
通常,编码码字的数字数据表示对数似然比(LLR)。
本发明允许在不可解码码字的早期停止解码过程。
在解码过程的每次迭代时计算第二总和VNR,其也被称为“变 量节点可靠度”。
第二总和VNR是变量节点的第一总和Λn的所有绝对值的总和:
VNR=∑|Λn| (4)
这个值VNR很易于获得。
如图2的曲线VNR1所表示,对于无限的块大小,对于可解码码字,可以预期到VNR是随着迭代次数而单调增加。
但是,当解码有限长度的块时,不能保证无关联的LLR。这就是为什么图2的曲线VNR2在第20和第25次迭代之间可以看到VNR降低的原因,即使对应的块可被解码。
因此,按照本发明的一个方面,如果VNR在两次连续的解码迭代期间不变或者降低,则停止解码过程,如图2的曲线VNR3所示(对应于不可解码码字)。但是,当VNR越过门限VNRoff时,必须关闭这个停止标准。并且在这种情况下,将通过使用传统的停止标准来停止所述解码过程,因为假定码字实际上是可解码的。
图3上图示了按照本发明的一个方面的不可解码码字的检测的第一流程图。
对于解码过程的当前迭代,对于所有的变量节点,方程(1)被用来计算第一总和Λn(步骤ST1)。
然后,使用方程(4)计算第二总和或变量节点可靠度VNRnew(步骤ST2)。
于是进行测试(步骤ST3):如果第二总和的当前值VNRnew大于或等于预定门限VNRoff,则关闭所述停止标准,并且继续解码过程(步骤ST4)。否则,如果第二总和的当前值VNRnew小于预定门限VNRoff,则进行另一个测试(步骤ST5):将当前值VNRnew与对应于前一次迭代的第二总和的旧值VNRold相比较。
如果第二总和的当前值VNRnew小于或者等于对应于前一次迭代的第二总和的旧值VNRold,则停止解码过程(步骤ST6)。否则,对于解码过程的下一次迭代,将当前值VNRnew替代旧值VNRold(步骤ST7)。 对于第一次迭代,可以将诸如0的足够弱的值替代旧值VNRold。
图4图示了按照本发明的一个方面的不可解码码字的检测的另一个流程图。
在这个示例中,测试(步骤ST3)不同于、但是相当于图3的测试。实际上,当前值VNRnew小于门限VNRoff的条件被替换为以下条件:当前迭代次数Iteration小于或者等于迭代的门限次数IToff;IToff例如包含于5和15之间。
换句话说,如果迭代次数大于IToff,则关闭所述停止标准,并且继续解码过程。
对于从信道接收的码字,门限VNRoff与所述信道的信噪比无关。尽管如此,门限VNRoff依赖于所述LDPC码的编码率R和所交换消息的比特数量N。
更准确而言,对于每个编码率,可以使用下面的关系式仅仅计算一次门限VNRoff:
其中:
N是所述被交换消息的比特数量,
Eb是用于在所述信道上发送比特信息的平均能量,
N0是所述信道的噪声能量,
R是LDPC码的编码率,并且
是比率 在表示误帧率(FER)和所述比率的函数关系的曲线的下降区域的值。下降区域WR对应于所述曲线的猛然下降的区域,其示例如图5和图6所示。更准确而言,图5示出了对于不同的平均界限MB值的、误帧率FER和信噪比 的函数关系,所述平均界限MB可以大致设置下降区域WR附近的SNR(信噪比)点。而且,对于编码率R=0.8、2000比特的码字和6比特的消息量化(表示符号的最高比特和表示消息的绝对值的其他5个比特),而获得这些曲线。
对于编码率R=0.5、3200比特的码字和6比特的消息量化(小数部分在此等于4)所获得的类似曲线如图6所示。
这些曲线 是通过模拟来获得的,如在标准通信书籍“Digital Communications”(J.G.PROAKIS(McGraw-Hill),2001年,第四版)所描述的那样。
也可以以多种方式,使用下面的关系式对于每个编码率仅仅计算一次门限值VNRoff:
VNRoff=2(q-1)×N
其中:
N是所述被交换消息的比特数量,并且
q是用于表示消息的绝对值的比特数量。图7图示了按照本发明的解码器DEC的一个实施例。所述解码器DEC包括处理模块PROC,诸如软件模块或者ASIC(专用集成电路)。
处理模块PROC包括计算模块CALC,其用于在每次迭代时,对于每个变量节点,计算由所述变量节点接收的所有进入消息λi和对应的数字数据λch的第一总和Λn,并且用于计算第一总和Λn的所有绝对值的第二总和或者变量节点可靠度VNR。
处理模块PROC也包括控制模块CTRL,如果在两个连续的迭代中所述第二总和VNR不变或者减少,并且如果满足了预定的门限条件,则所述控制模块停止所述解码过程。
控制模块CRTL可用于检测所满足的门限条件:当前的第二总和VNRnew是否小于预定门限VNRoff(图3),或者可用于检测所满足的门限条件:只要迭代次数Iteration小于或者等于预定的迭代次数IToff。
而且,解码器DEC包括存储模块MEM,所述存储模块包括查询表LUT,所述查询表用于按照LDPC码的编码率R和所述被交换消息 的比特数量N,存储门限VNRoff的值。
可以将解码器DEC并入无线通信系统的接收器TP中(图8),接收器TP例如是通过卫星信道来接收编码码字的DVB-S2接收器,接收器TP还包括诸如解调器DMD的其他传统部件。
Claims (26)
1.一种用于控制由若干数字数据构成的LDPC编码码字的解码的方法,所述LDPC码由校验节点(CNi)和变量节点(VNi)之间的二分图表示,所述方法包括:更新在变量节点(VNi)和校验节点(CNi)之间迭代地交换的消息,其特征在于:
所述方法包括:在每次迭代中,对于每个变量节点,计算由所述变量节点接收的所有进入消息(λi)和对应的数字数据(λch)的第一总和(Λn),并且计算第一总和(Λn)的所有绝对值的第二总和(VNRnew),如果在两个连续的迭代中所述第二总和(VNRnew)不变或者减少,并且如果满足了预定的门限条件,则停止所述解码过程。
2.按照权利要求1的方法,其中,所述编码码字是从信道接收的,并且如果当前第二总和(VNRnew)小于预定门限(VNRoff),则满足所述预定门限条件。
3.按照权利要求2的方法,其中,所述门限(VNRoff)与所述信道的信噪比无关。
4.按照权利要求2或3的方法,其中,所述门限(VNRoff)依赖于所述LDPC码的编码率(R)。
5.按照权利要求2或3的方法,其中,所述门限(VNRoff)依赖于所述被交换消息的比特数量(N)。
7.按照权利要求2或3的方法,其中,所述门限(VNRoff)由关系式VNRoff=2(q-1)×N来定义,
其中:
N是所述被交换消息的比特数量,并且
q是用于表示消息的绝对值的比特数量。
8.按照权利要求1的方法,其中,只要迭代次数小于或者等于预定的迭代次数(IToff),就满足所述预定门限条件。
9.按照权利要求8的方法,其中,所述预定的迭代次数被包含于5和15之间。
10.按照权利要求1的方法,其中,所述码字的数字数据和所述消息是对数似然比(LLR)。
11.按照权利要求1的方法,其中,所述LDPC码是DVB-S2LDPC码。
12.一种用于解码由若干数字数据构成的LDPC编码码字的解码器,所述LDPC码由校验节点(CNi)和变量节点(VNi)之间的二分图表示,所述解码器(DEC)包括处理装置(PROC),其用于更新在变量节点(VNi)和校验节点(CNi)之间迭代地交换的消息,其特征在于:
所述处理装置(PROC)包括计算装置(CALC),所述计算装置用于在每次迭代中对于每个变量节点计算由所述变量节点接收的所有进入消息(λi)和对应的数字数据(λch)的第一总和(Λn),并且计算第一 总和(Λn)的所有绝对值的第二总和(VNR),
所述处理装置(PROC)包括控制装置(CTRL),如果在两个连续的迭代中所述第二总和(VNRnew)不变或者减少,并且如果满足了预定的门限条件,则所述控制装置停止所述解码过程。
13.按照权利要求12的解码器,其中,所述编码码字是从信道接收的,并且如果当前第二总和(VNRnew)小于预定门限(VNRoff),则满足所述预定门限条件。
14.按照权利要求13的解码器,其中,所述门限(VNRoff)与所述信道的信噪比无关。
15.按照权利要求13或14的解码器,其中,所述门限(VNRoff)依赖于所述LDPC码的编码率(R)。
16.按照权利要求13或14的解码器,其中,所述门限(VNRoff)依赖于所述被交换消息的比特数量(N)。
18.按照权利要求13或14的解码器,其中,所述门限(VNRoff) 由关系式VNRoff=2(q-1)×N来定义,
其中:
N是所述被交换消息的比特数量,并且
q是用于表示消息的绝对值的比特数量。
19.按照权利要求12的解码器,其中,只要迭代次数小于或者等于预定的迭代次数(IToff),就满足所述预定门限条件。
20.按照权利要求19的解码器,其中,所述预定的迭代次数被包含于5和15之间。
21.按照权利要求12的解码器,其中,所述解码器包括存储装置(MEM),所述存储装置(MEM)包括查询表(LUT),所述查询表用于按照所述LDPC码的编码率(R)和所述被交换消息的比特数量(N)来存储所述门限(VNRoff)的值。
22.按照权利要求12的解码器,其中,所述码字的数字数据和所述消息是对数似然比(LLR)。
23.按照权利要求12的解码器,其中,所述LDPC码是DVB-S2LDPC码。
24.一种无线通信系统的元件(TP),包括按照权利要求12或23的解码器。
25.一种有线通信系统的元件(TP),包括按照权利要求12或23的解码器。
26.按照权利要求25的有线通信系统的元件(TP),所述有线通信系统为XDSL系统、光纤系统或者电力线系统。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05009477.0 | 2005-04-29 | ||
EP05009477A EP1717959A1 (en) | 2005-04-29 | 2005-04-29 | Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords |
PCT/EP2006/003942 WO2006117135A1 (en) | 2005-04-29 | 2006-04-27 | Method and device for controlling the decoding of a ldpc encoded codeword, in particular for dvb-s2 ldpc encoded codewords |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101156321A CN101156321A (zh) | 2008-04-02 |
CN101156321B true CN101156321B (zh) | 2010-12-29 |
Family
ID=34935973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800118098A Active CN101156321B (zh) | 2005-04-29 | 2006-04-27 | Ldpc编码码字、特别是dvb-s2 ldpc编码码字的解码控制方法和设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8010869B2 (zh) |
EP (2) | EP1717959A1 (zh) |
JP (1) | JP4879970B2 (zh) |
CN (1) | CN101156321B (zh) |
WO (1) | WO2006117135A1 (zh) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8196025B2 (en) * | 2005-08-03 | 2012-06-05 | Qualcomm Incorporated | Turbo LDPC decoding |
US8255758B2 (en) * | 2008-01-21 | 2012-08-28 | Apple Inc. | Decoding of error correction code using partial bit inversion |
US8327242B1 (en) | 2008-04-10 | 2012-12-04 | Apple Inc. | High-performance ECC decoder |
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
CN101803205B (zh) * | 2008-08-15 | 2013-12-18 | Lsi公司 | 近码字的ram列表解码 |
CN101903890B (zh) * | 2009-03-05 | 2015-05-20 | Lsi公司 | 用于迭代解码器的改进的turbo均衡方法 |
US8429498B1 (en) | 2009-03-25 | 2013-04-23 | Apple Inc. | Dual ECC decoder |
CN102077173B (zh) | 2009-04-21 | 2015-06-24 | 艾格瑞系统有限责任公司 | 利用写入验证减轻代码的误码平层 |
CN102460977A (zh) * | 2009-05-27 | 2012-05-16 | 诺沃尔赛特有限公司 | 具有迭代调度的ldpc码迭代解码 |
JP4660605B2 (ja) | 2009-05-28 | 2011-03-30 | 株式会社東芝 | 復号装置、復号方法及び磁気ディスク装置 |
US8453038B2 (en) * | 2009-06-30 | 2013-05-28 | Apple Inc. | Chien search using multiple basis representation |
US8601352B1 (en) | 2009-07-30 | 2013-12-03 | Apple Inc. | Efficient LDPC codes |
CN102195740B (zh) * | 2010-03-05 | 2013-06-19 | 华东师范大学 | 低密度奇偶校验码的简化译码校验方法及装置 |
US8464142B2 (en) | 2010-04-23 | 2013-06-11 | Lsi Corporation | Error-correction decoder employing extrinsic message averaging |
US8499226B2 (en) | 2010-06-29 | 2013-07-30 | Lsi Corporation | Multi-mode layered decoding |
US8458555B2 (en) | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
US8504900B2 (en) | 2010-07-02 | 2013-08-06 | Lsi Corporation | On-line discovery and filtering of trapping sets |
US8661326B1 (en) * | 2010-08-04 | 2014-02-25 | Marvell International Ltd. | Non-binary LDPC code decoding early termination |
JP5790029B2 (ja) * | 2011-03-01 | 2015-10-07 | ソニー株式会社 | 復号装置、復号方法、およびプログラム |
US8595603B2 (en) * | 2011-03-29 | 2013-11-26 | Intel Corporation | Apparatus and methods for selective block decoding |
TWI562560B (en) * | 2011-05-09 | 2016-12-11 | Sony Corp | Encoder and encoding method providing incremental redundancy |
US8566666B2 (en) * | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
US8768990B2 (en) | 2011-11-11 | 2014-07-01 | Lsi Corporation | Reconfigurable cyclic shifter arrangement |
US8954820B2 (en) * | 2012-02-10 | 2015-02-10 | Stec, Inc. | Reduced complexity non-binary LDPC decoding algorithm |
JP2014017734A (ja) * | 2012-07-10 | 2014-01-30 | Toshiba Corp | 受信機及び受信方法 |
US9264182B2 (en) | 2012-09-13 | 2016-02-16 | Novelsat Ltd. | Iterative receiver loop |
RU2012146685A (ru) | 2012-11-01 | 2014-05-10 | ЭлЭсАй Корпорейшн | База данных наборов-ловушек для декодера на основе разреженного контроля четности |
US8966339B1 (en) | 2012-12-18 | 2015-02-24 | Western Digital Technologies, Inc. | Decoder supporting multiple code rates and code lengths for data storage systems |
US9122625B1 (en) | 2012-12-18 | 2015-09-01 | Western Digital Technologies, Inc. | Error correcting code encoder supporting multiple code rates and throughput speeds for data storage systems |
US9619317B1 (en) | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US8862959B1 (en) | 2013-01-23 | 2014-10-14 | Apple Inc. | Sign equalization in iterative decoding of sparse graph codes |
US9231619B2 (en) * | 2013-02-04 | 2016-01-05 | SK Hynix Inc. | LDPC decoder with a variable node updater which uses a scaling constant |
TWI504162B (zh) * | 2013-12-17 | 2015-10-11 | Univ Yuan Ze | A layer operation stop method for low density parity check decoding |
CN103905063B (zh) * | 2014-04-23 | 2017-02-15 | 湖南国科微电子股份有限公司 | 一种ldpc译码器终止译码的方法 |
US10084481B2 (en) | 2014-12-18 | 2018-09-25 | Apple Inc. | GLDPC soft decoding with hard decision inputs |
JP2019057806A (ja) * | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステム |
US10848182B2 (en) | 2018-09-13 | 2020-11-24 | Apple Inc. | Iterative decoding with early termination criterion that permits errors in redundancy part |
JP6567238B1 (ja) * | 2019-02-22 | 2019-08-28 | 三菱電機株式会社 | 誤り訂正復号装置および誤り訂正復号方法 |
JP7008380B1 (ja) | 2021-09-01 | 2022-01-25 | 株式会社フジケンプラス | 固定具 |
CN117451113B (zh) * | 2023-12-22 | 2024-03-26 | 中国电建集团华东勘测设计研究院有限公司 | 基于光纤传感的自升式平台桩腿结构健康监测系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1527499A (zh) * | 2002-07-03 | 2004-09-08 | 休斯电子公司 | 用于低密度奇偶校验码解码的方法与系统 |
CN1540871A (zh) * | 2003-04-24 | 2004-10-27 | 北京邮电大学 | 基于改进Tanner图的LDPC迭代编码方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3833545B2 (ja) * | 2002-02-13 | 2006-10-11 | 三菱電機株式会社 | 通信システム、受信機、送信機および通信方法 |
KR100891782B1 (ko) * | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
US20040109507A1 (en) | 2002-12-06 | 2004-06-10 | Ido Kanter | Sequential decoding of parity check codes |
US7653858B2 (en) * | 2002-12-20 | 2010-01-26 | Nokia Corporation | Low complexity decoding schemes for single-parity-check (SPC) based concatenated codes |
US7296208B2 (en) * | 2003-07-03 | 2007-11-13 | The Directv Group, Inc. | Method and system for generating parallel decodable low density parity check (LDPC) codes |
US7249307B2 (en) * | 2004-10-21 | 2007-07-24 | Nokia Corporation | Flexible rate and punctured zigzag codes |
-
2005
- 2005-04-29 EP EP05009477A patent/EP1717959A1/en not_active Withdrawn
-
2006
- 2006-04-27 JP JP2008508163A patent/JP4879970B2/ja active Active
- 2006-04-27 US US11/911,148 patent/US8010869B2/en active Active
- 2006-04-27 EP EP06753437A patent/EP1878118A1/en not_active Ceased
- 2006-04-27 CN CN2006800118098A patent/CN101156321B/zh active Active
- 2006-04-27 WO PCT/EP2006/003942 patent/WO2006117135A1/en not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1527499A (zh) * | 2002-07-03 | 2004-09-08 | 休斯电子公司 | 用于低密度奇偶校验码解码的方法与系统 |
CN1540871A (zh) * | 2003-04-24 | 2004-10-27 | 北京邮电大学 | 基于改进Tanner图的LDPC迭代编码方法 |
Non-Patent Citations (2)
Title |
---|
YONGYI MAO, AMIR BANIHASHEMI.Codes on Graphs and Iterative Decoding: A StudyThroughLow-Density Parity-Check Codes.INTERNET ARTICLE, [ONLINE] Retrieved from the Internet: URL: www.sce.carleton.ca/bcws/oldsource/softlibrary/23May00_1.ppt>.2003,全文. * |
YONGYIMAO AMIR BANIHASHEMI.Codes on Graphs and Iterative Decoding: A StudyThroughLow-Density Parity-Check Codes.INTERNET ARTICLE |
Also Published As
Publication number | Publication date |
---|---|
EP1878118A1 (en) | 2008-01-16 |
US8010869B2 (en) | 2011-08-30 |
JP4879970B2 (ja) | 2012-02-22 |
EP1717959A1 (en) | 2006-11-02 |
CN101156321A (zh) | 2008-04-02 |
WO2006117135A1 (en) | 2006-11-09 |
JP2008539623A (ja) | 2008-11-13 |
US20080172592A1 (en) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101156321B (zh) | Ldpc编码码字、特别是dvb-s2 ldpc编码码字的解码控制方法和设备 | |
CN100583653C (zh) | 一种ldpc级联码的编码方法、译码方法及其译码器 | |
CN1855731B (zh) | 解码装置及解码方法 | |
US7500172B2 (en) | AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes | |
CN101039119B (zh) | 编码与解码的方法及系统 | |
US8898538B2 (en) | Construction of multi rate low density parity check convolutional codes | |
US20150155889A1 (en) | Selective merge and partial reuse LDPC (Low Density Parity Check) code construction for limited number of layers Belief Propagation (BP) decoding | |
CN103888148A (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
US20160087648A1 (en) | Puncture-aware low density parity check (LDPC) decoding | |
RU2537806C2 (ru) | Устройство и способ для генерирования матрицы проверки четности в системе связи с использованием линейных блочных кодов и устройство передачи/приема и способ для использования этого | |
WO2007075043A2 (en) | Methods and apparatuses for decoding or encoding using channel code or ldpc | |
US8386906B2 (en) | Multi-CSI (cyclic shifted identity) sub-matrix based LDPC (low density parity check) codes | |
US7945845B2 (en) | Maximum likelihood decoding via mixed-integer adaptive linear programming | |
CN107423161A (zh) | 应用于快闪存储器中的自适应ldpc码纠错码系统和方法 | |
US8312344B2 (en) | Communication method and apparatus using LDPC code | |
US20070127387A1 (en) | Partial-parallel implementation of LDPC (low density parity check) decoders | |
CN101350695B (zh) | 低密度奇偶校验码译码方法及系统 | |
KR101413783B1 (ko) | 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치 | |
CN103138769B (zh) | 一种具有不等错误保护的编码方法 | |
JP5523064B2 (ja) | 復号装置及び方法 | |
CN114124108A (zh) | 基于低密度奇偶校验的编码方法、译码方法和相关装置 | |
RU2667370C1 (ru) | Способ декодирования линейного каскадного кода | |
US9154261B2 (en) | Low density parity check (LDPC) coding in communication systems | |
Majumder et al. | Joint source-channel decoding of IRA code for hidden Markov source | |
KR100999272B1 (ko) | 저 밀도 패리티 검사 코드의 부호화 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230104 Address after: Geneva, Switzerland Patentee after: STMicroelectronics International N.V. Address before: Holland, Bahrain Patentee before: STMICROELECTRONICS N.V. |