CN101154202A - 管理多处理器计算机系统中的系统管理中断的系统和方法 - Google Patents

管理多处理器计算机系统中的系统管理中断的系统和方法 Download PDF

Info

Publication number
CN101154202A
CN101154202A CNA2007101630111A CN200710163011A CN101154202A CN 101154202 A CN101154202 A CN 101154202A CN A2007101630111 A CNA2007101630111 A CN A2007101630111A CN 200710163011 A CN200710163011 A CN 200710163011A CN 101154202 A CN101154202 A CN 101154202A
Authority
CN
China
Prior art keywords
interrupt
process sequence
processor
interrupt process
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101630111A
Other languages
English (en)
Other versions
CN101154202B (zh
Inventor
V·尼嘉瓦昵
M·瑞杰瑞嘉
王必强
吴武贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dell Products LP
Original Assignee
Dell Products LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell Products LP filed Critical Dell Products LP
Publication of CN101154202A publication Critical patent/CN101154202A/zh
Application granted granted Critical
Publication of CN101154202B publication Critical patent/CN101154202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Bus Control (AREA)

Abstract

公开一种系统和方法，其中在多处理器系统的一个处理器执行中断处理序列期间，处理器将原因码写入状态寄存器以识别中断的原因。系统的BIOS码对中断初始寄存器进行写入，以使每个处理器进入中断处理序列。系统的每个处理器基于状态寄存器的内容处理中断，使得每个处理器同步地处理将引起本地中断的事件的中断。

Description

管理多处理器计算机系统中的系统管理中断的系统和方法
技术领域
本发明通常涉及计算机系统和信息处理系统，更确切地说，涉及在多处理器计算机系统中管理中断的系统和方法。
背景技术
由于信息的价值和使用的不断增长，个人和企业都在寻求处理和存储信息的其他方法。这些用户的一个可用的选择是信息处理系统。信息处理系统出于商业、个人或其他目的通常处理、编译、存储和/或传送信息或数据，因此允许用户利用这些信息的价值。因为技术和信息处理的需要和需求在不同用户或应用中变化，因此信息处理系统可以根据所处理的信息的类型，处理信息的方法，处理、存储或传送信息的方法，所处理、存储或传送的信息的数量，以及信息被处理、存储或传送的速度和效率而变化。信息处理系统的不同使信息处理系统既可以为通用的，或可以为某一特定用户或特定用例如金融交易处理、航空预定、企业数据存储或全球通信而配置。此外，信息处理系统可以包括或涵盖可用来处理、存储和传送信息的多个硬件和软件组件，并包含一个或多个计算机系统、数据存储系统和网络系统。
信息处理系统可包含多个处理器，每个处理器直接耦合至单独的一组存储器资源。在此情况中，每个处理器能够处理计算机系统产生的中断信号。作为示例，如果存储器中出现单比特错误，则直接耦合至所述存储器的处理器将处理同所述单比特错误相关的系统管理中断(SMI)。在计算机系统的一个处理器正处理该系统管理中断期间，计算机系统的其他处理器将继续执行操作系统指令。如果在处理系统管理中断期间，这些处理器争夺共享的系统资源，则该计算机系统可能不稳定并且崩溃。
为了减小在处理单比特错误的SMI期间争夺共享系统资源的可能性，当退出同最初的单比特错误的SMI相关的中断处理程序时，该中断处理器能够产生软SMI。软SMI的发布使得所有的处理都处理该软SMI，由此导致所有的处理器都去识别该单比特错误。这种方法的一个难题是，在中断处理器正在处理初始的SMI期间如果出现第二个SMI，则第二个SMI的存在将导致该软SMI被丢弃，并且计算机系统的其他处理器将不识别所述的单比特错误。
发明内容
依据本发明，公开了一种系统和方法，其中在多处理器系统的一个处理器执行中断处理序列期间，处理器将原因码(reason code)写入状态寄存器以识别导致中断原因。将该系统的BIOS码对中断初始化寄存器进行写入，以致每个处理器进入中断处理序列。该系统的每个处理器基于状态寄存器的内容处理中断，使得每个处理器同时地处理将以不同的方式导致本地中断的事件的中断。
本文揭示的系统和方法在技术上是有优势的，因为它对于仅以其他方式产生本地系统管理中断的事件产生同步系统管理中断。系统管理中断的同步处理避免了丢失或不能解决在另一个系统管理中断悬挂期间出现的系统管理中断的可能。由于本文揭示的系统和方法，因此仅生成本地系统管理中断的事件将被系统的每个处理器识别；而不是在该系统的其他处理器中被丢弃并有利于后来的中断事件。在后面的说明，权利要求和图示中，其他的技术有点将呈现给本领域的普通技术人员。
附图说明
通过参考下面的描述并结合附图，可以对本发明的实施例和优点有一个更好的理解，其中相同的附图标记表示相同的特征，其中：
图1为计算机系统的体系结构图；
图2为在多处理器系统的每个处理器中处理中断的方法步骤的流程图；
图3为在BIOS中执行系统控制中断处理程序的方法的流程图。
具体实施方式
对本公开来说，信息处理系统可能包含任何工具和工具的集合，为商业、科研、控制或其他目的而计算、分类、处理、传输、接收、回收、发起、转换、存储、展示、显示、探测、记录、再现、操作或使用任何形式的信息、情报或数据。例如，信息处理系统可能是个人电脑、网络存储设备或任何其他合适的设备，并且在尺寸、形状、性能、功能和价格上也可能改变。该系统处理系统可能包括随机存取存储器(RAM)，一个或多个处理资源例如中央处理器(CPU)或硬件或软件控制逻辑、ROM和/或其它类型的非易失性存储器。该信息处理系统的辅助组件可能包括一个或多个磁盘驱动器、一个或多个用于同外部设备进行通信的网络端口，以及各种输入和输出(I/O)设备，例如键盘、鼠标和视频显示器。该信息处理系统也可能包括一个或多个用于在各种硬件组件之间传输信息的总线。
图1所示为通常由10表示的计算机系统体系结构的图示。计算机系统10是包括四个处理器(标识为CPU 0，CPU 1，CPU 2，CPU 3)的多处理器系统。每个处理器直接耦合至其它处理器的每一个。此外，每个处理器直接耦合至同该处理器单独关联的本地存储器的阵列。在图1的示例中，CPU 0直接耦合至标识为存储器0的存储器阵列；CPU 1直接耦合至存储器1；CPU 2直接耦合至存储器2；CPU 3直接耦合至存储器3。
在图1的结构中，示例中标识为CPU 2的处理器耦合至第一I/O桥(有称作北桥)14。I/O桥14耦合至第二I/O桥15或南桥。BIOS ROM 16耦合至南桥15，BIOS ROM 15既包括标准的BIOS软件，也包括图1所示的ACPI电源管理软件。南桥15所包含的是多个寄存器，他们在图1中被标识为中断初始化寄存器18和SMI状态寄存器20。
本文揭示的系统和方法涉及到在多处理器计算机系统中管理中断的方法。作为示例，当单个存储器阵列中的单比特错误数达到临界值的时候，系统管理中断就被初始化。设计用于处理系统管理中断的处理器直接耦合至包含所述单比特错误的存储器阵列。作为示例，假设存储器1中的单比特错误数已经达到临界值。系统管理中断将被发布，并且CPU 1将处理该系统管理中断。在本文描述中，因为该处理器是本地的或是直接耦合至作为本地系统管理中断资源的本地存储器，所以处理中断的处理器将被称作本地处理器。
作为本地处理器处理系统管理中断的一部分，本地处理器将对集线器14的中断初始化寄存器18写入，以产生系统控制中断。本地处理器也将代码写入SMI状态寄存器20。写入SMI状态寄存器20的代码包括本地SMI原因码(reason code)，该原因码展现了该系统管理中断的缘由和原因。在SMI状态寄存器中存在的本地SMI原因码也作为一个标记，以表明本地处理器将很快完成系统管理中断的处理。
作为系统控制中断初始化的结果，在BIOS中的代码将周期性地检查SMI状态寄存器20，以决定本地SMI原因码是否已被写入SMI状态寄存器。如果本地SMI原因码未被写入SMI状态寄存器，SMI状态寄存器20将有零值或空值。本地SMI原因码的存在作为信号标志，以表示本地处理器是否很快完成它的中断处理序列。当在SMI状态寄存器20中最终发现一个非零值的时候，BIOS将通过写入中断初始化寄存器18为所有的处理器产生软系统管理中断。一旦标记被写入中断初始化寄存器18，该系统的所有处理器执行系统管理中断，在系统管理中断处理期间，使用SMI状态寄存器20中的SMI本地原因码来标识所采取的响应动作。
图2所示为在多处理器系统的每个处理器中用于处理中断的一系列方法步骤的流程图。在步骤30，该系统的一个处理器进入系统管理模式，并开始处理系统管理中断。在步骤32，处理器将空值写入SMI状态寄存器。在步骤34处理器决定系统管理中断是否为本地系统管理中断。本地系统管理中断是初始化时指定到该处理器的中断。作为一个示例，在存储器0中发生单比特错误的情况下，CPU 0将处理该系统管理中断，对于CPU 0，该系统管理中断将是本地系统管理中断。对于该系统的其他处理器，后来被启动以记录存储器0的单比特错误的系统管理中断将不是本地系统管理中断。
如果在步骤34中决定该系统管理中断是本地系统管理中断，则在步骤36通过写入中断初始化寄存器18，处理器产生系统控制中断。在步骤38，处理器将本地SMI原因码写入SMI状态寄存器20，并且在步骤40处理器退出系统管理中断的处理。接下来的步骤40，处理器恢复在步骤42的正常操作。但是，如果在步骤34决定系统管理中断不是本地系统管理中断，那么接下来在步骤44决定系统管理中断是否是软系统管理中断。如果该系统管理中断不是软系统管理中断，则在步骤46中处理标准的系统管理中断，并且处理器在步骤40退出系统管理中断的处理。
如果在步骤44决定系统管理中断是软系统管理中断，接下来在步骤48决定SMI状态寄存器20是否有一个非空值。如果在步骤48决定了SMI状态寄存器20有一个空值，然后尽管系统管理中断是软系统管理中断，则在计算机系统的另一个处理器中存在标准中断之后，该软系统管理中断未被初始化。在此情况下，该软系统管理中断在步骤52中被处理，并且在步骤40处理器退出系统管理中断的处理。如果在步骤48决定了本地SMI原因码已经被写入SMI状态寄存器，则基于本地SMI原因码，处理器在步骤50处理系统管理中断事件，并且在步骤40该处理器退出系统管理中断的处理。
图3所示为在BIOS中执行系统控制中断处理程序的一系列方法步骤的流程图。在步骤60，BIOS的系统控制中断处理程序被初始化。在步骤62，BIOS读取SMI状态寄存器并在步骤64中决定SMI状态寄存器的值是否为空值。如果SMI状态寄存器的值为空值，这就表明正在处理系统管理中断的本地处理器尚未完成系统管理中断的处理，图3的流程图循环回到步骤62和64。如果SMI状态寄存器的值非空，就表明处理系统管理中断的本地处理器已经完成系统管理中断的处理，在步骤66系统控制中断处理程序为其他每个处理器产生软系统管理中断，并将本地SMI原因码传送到计算机系统的每个处理器。在步骤68，BIOS的系统控制中断处理程序结束。
尽管本文所揭示的系统和方法描述的是关于分布式存储器配置，应该理解到本文所描述的系统和方法不限于图1所示的存储器配置。更合适地，本文所描述的系统和方法可以用于任何多处理器系统以管理多处理器系统中的中断之间的冲突。尽管已经详细地描述了本发明揭示的内容，也应该理解到，在不脱离后附的权利要求所定义本发明的精神和范围的情况下也可以进行各种变化、替换和变更。

Claims (20)

1.一种用于管理多处理器系统的中断的方法，包括：
在第一处理器中执行中断处理序列以处理系统内的中断；
将标记写入指定的存储器位置；
在计算机系统的每个处理器中初始化中断处理序列，其中每个处理器读入在指定存储器位置的标记，并作为该处理器的中断处理序列的输入。
2.如权利要求1所述的用于管理多处理器系统的中断的方法，其中标记用于识别中断的原因。
3.如权利要求1所述的用于管理多处理器系统的中断的方法，其中将标记写入指定的存储器位置的步骤包括将标记写入系统中I/O桥的寄存器的步骤。
4.如权利要求1所述的用于管理多处理器系统的中断的方法，其中将标记写入指定的存储器位置的步骤包括将标记写入系统中南桥的寄存器的步骤。
5.如权利要求1所述的用于管理多处理器系统的中断的方法，其中在计算机系统的每个处理器中初始化中断处理序列的步骤，包括对系统的I/O桥中的寄存器进行写入以在系统的每个处理器初始化中断处理序列的步骤。
6.如权利要求1所述用于管理多处理器系统的中断的方法，其中在计算机系统的每个处理器中初始化中断处理序列的步骤，包括对系统的南桥中的寄存器进行写入以在系统的每个处理器初始化中断处理序列的步骤。
7.如权利要求1所述用于管理多处理器系统的中断的方法，进一步包括在系统的每个处理器执行中断处理序列的步骤。
8.如权利要求1所述的用于管理多处理器系统的中断的方法，其中在系统的每个处理器执行中断处理序列的步骤包括步骤：
决定系统管理中断是否是软系统管理中断；
如果系统管理中断是软系统管理中断，读取指定的存储器位置，以基于指定的存储器位置的内容决定是否执行中断处理序列。
9.如权利要求8所述的用于管理多处理器系统的中断的方法，其中读取指定的存储器位置以基于指定的存储器位置的内容决定是否执行中断处理序列的步骤包括以下步骤：
如果指定的存储器位置包含非空值，则基于该非空值执行中断处理序列；
并且如果指定的存储器位置包含空值，则执行中断处理序列以处理软系统管理中断。
10.如权利要求9所述的用于管理多处理器系统的中断的方法，其中指定的存储器位置在系统的I/O桥中。
11.一种信息处理系统，包括：
多个处理器；
中断初始化寄存器；
中断状态寄存器；
其中，当在多个处理器的第一处理器中初始化中断处理序列时，将标记写入中断状态寄存器，以促使多个处理器的每个进入中断处理序列，其中每个处理器读取中断状态寄存器的内容，并作为在该处理器中执行的中断处理序列的输入。
12.如权利要求11所述的信息处理系统，其中，如果中断状态的内容是非空值，则执行对应于该中断状态寄存器的非空值的中断处理序列。
13.如权利要求11所述的信息处理系统，其中如果中断状态的内容是空值，则执行对应于软系统管理中断的处理的中断处理序列。
14.如权利要求11所述的信息处理系统，其中中断初始化寄存器在系统I/O桥中。
15.如权利要求11所述的信息处理系统，其中中断初始化寄存器在系统南桥中。
16.如权利要求11所述的信息处理系统，其中中断状态寄存器在系统的I/O桥中。
17.如权利要求11所述的信息处理系统，其中中断状态寄存器在系统南桥中。
18.一种用于处理多处理器系统的中断的方法，包括：
在系统的第一处理器，将中断原因码写入系统的中断状态寄存器；
对中断状态寄存器进行写入以使系统的每个处理器进入中断处理序列；
在系统的每个处理器中执行中断处理序列，其中中断处理序列的操作依赖中断状态寄存器的内容。
19.如权利要求18所述的用于处理多处理器系统的中断的方法，其中，如果中断状态寄存器的内容是非空值，则执行中断处理序列的步骤包括执行对应于中断状态寄存器的非空值的中断处理序列。
20.如权利要求18所述的用于处理多处理器系统的中断的方法，其中，如果中断状态寄存器的内容是空值，则执行中断处理序列的步骤包括处理软系统管理中断的步骤。
CN2007101630111A 2006-09-29 2007-09-28 管理多处理器计算机系统中的系统管理中断的系统和方法 Active CN101154202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/540,804 2006-09-29
US11/540,804 US20080082710A1 (en) 2006-09-29 2006-09-29 System and method for managing system management interrupts in a multiprocessor computer system

Publications (2)

Publication Number Publication Date
CN101154202A true CN101154202A (zh) 2008-04-02
CN101154202B CN101154202B (zh) 2012-01-25

Family

ID=38701890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101630111A Active CN101154202B (zh) 2006-09-29 2007-09-28 管理多处理器计算机系统中的系统管理中断的系统和方法

Country Status (9)

Country Link
US (1) US20080082710A1 (zh)
CN (1) CN101154202B (zh)
BR (1) BRPI0703672A (zh)
DE (1) DE102007046947B4 (zh)
FR (1) FR2907932A1 (zh)
GB (1) GB2442354B (zh)
IE (1) IE20070692A1 (zh)
SG (1) SG141399A1 (zh)
TW (1) TWI401604B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639726B (zh) * 2008-07-29 2012-02-01 辉达公司 基于平台的闲置时间处理
CN102591821A (zh) * 2011-01-12 2012-07-18 中兴通讯股份有限公司 处理数据上报中断控制方法及装置
CN108399135A (zh) * 2018-03-02 2018-08-14 郑州云海信息技术有限公司 一种磁盘设备识别的控制方法以及相关装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802042B2 (en) 2007-12-28 2010-09-21 Intel Corporation Method and system for handling a management interrupt event in a multi-processor computing device
US20090172232A1 (en) * 2007-12-28 2009-07-02 Zimmer Vincent J Method and system for handling a management interrupt event
US7707344B2 (en) * 2008-01-29 2010-04-27 International Business Machines Corporation Interrupt mitigation on multiple network adapters
CN101308469B (zh) * 2008-07-07 2011-08-10 成都市华为赛门铁克科技有限公司 一种软中断负载均衡的实现方法及设备
US8122176B2 (en) * 2009-01-29 2012-02-21 Dell Products L.P. System and method for logging system management interrupts
KR20110097447A (ko) * 2010-02-25 2011-08-31 삼성전자주식회사 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법
GB2484729A (en) * 2010-10-22 2012-04-25 Advanced Risc Mach Ltd Exception control in a multiprocessor system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
KR940001878B1 (ko) * 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
US5125093A (en) * 1990-08-14 1992-06-23 Nexgen Microsystems Interrupt control for multiprocessor computer system
JP2729343B2 (ja) * 1992-08-28 1998-03-18 三菱電機株式会社 複数個の処理装置を有する情報処理システムおよびこの情報処理システムにおいて用いられる制御装置ならびに処理装置
US5671424A (en) * 1994-02-02 1997-09-23 Advanced Micro Devices, Inc. Immediate system management interrupt source with associated reason register
US5564060A (en) * 1994-05-31 1996-10-08 Advanced Micro Devices Interrupt handling mechanism to prevent spurious interrupts in a symmetrical multiprocessing system
US5708813A (en) * 1994-12-12 1998-01-13 Digital Equipment Corporation Programmable interrupt signal router
US5721931A (en) * 1995-03-21 1998-02-24 Advanced Micro Devices Multiprocessing system employing an adaptive interrupt mapping mechanism and method
US5996058A (en) * 1996-08-19 1999-11-30 Samsung Electronics Company, Ltd. System and method for handling software interrupts with argument passing
US6272618B1 (en) * 1999-03-25 2001-08-07 Dell Usa, L.P. System and method for handling interrupts in a multi-processor computer
US6282601B1 (en) * 1999-03-31 2001-08-28 International Business Machines Corporation Multiprocessor data processing system and method of interrupt handling that facilitate identification of a processor requesting a system management interrupt
US6633940B1 (en) * 1999-10-11 2003-10-14 Ati International Srl Method and apparatus for processing interrupts in a computing system
US20020099893A1 (en) * 2001-01-24 2002-07-25 Nguyen Tuyet-Huong Thi System and method for the handling of system management interrupts in a multiprocessor computer system
TW498213B (en) * 2001-04-18 2002-08-11 Via Tech Inc Method and chipset for supporting interrupts of system management mode in multiple-CPU system
US6952749B2 (en) * 2001-05-02 2005-10-04 Portalplayer, Inc. Multiprocessor interrupt handling system and method
US6981079B2 (en) * 2002-03-21 2005-12-27 International Business Machines Corporation Critical datapath error handling in a multiprocessor architecture
US7698689B2 (en) * 2002-08-13 2010-04-13 Phoenix Technologies Ltd. Method for meeting SMI duration limits by time slicing SMI handlers
US7321990B2 (en) * 2003-12-30 2008-01-22 Intel Corporation System software to self-migrate from a faulty memory location to a safe memory location
JP4577605B2 (ja) * 2004-07-30 2010-11-10 日立オートモティブシステムズ株式会社 電動ディスクブレーキ
US7200701B2 (en) * 2004-08-26 2007-04-03 Dell Products L.P. System and method for processing system management interrupts in a multiple processor system
US7689747B2 (en) * 2005-03-28 2010-03-30 Microsoft Corporation Systems and methods for an augmented interrupt controller and synthetic interrupt sources

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101639726B (zh) * 2008-07-29 2012-02-01 辉达公司 基于平台的闲置时间处理
CN102591821A (zh) * 2011-01-12 2012-07-18 中兴通讯股份有限公司 处理数据上报中断控制方法及装置
CN102591821B (zh) * 2011-01-12 2015-08-26 中兴通讯股份有限公司 处理数据上报中断控制方法及装置
CN108399135A (zh) * 2018-03-02 2018-08-14 郑州云海信息技术有限公司 一种磁盘设备识别的控制方法以及相关装置

Also Published As

Publication number Publication date
IE20070692A1 (en) 2008-05-14
GB0719035D0 (en) 2007-11-07
SG141399A1 (en) 2008-04-28
BRPI0703672A (pt) 2008-06-03
TWI401604B (zh) 2013-07-11
DE102007046947B4 (de) 2017-10-12
GB2442354A (en) 2008-04-02
DE102007046947A1 (de) 2008-05-21
CN101154202B (zh) 2012-01-25
FR2907932A1 (fr) 2008-05-02
TW200825925A (en) 2008-06-16
GB2442354B (en) 2009-06-17
US20080082710A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101154202B (zh) 管理多处理器计算机系统中的系统管理中断的系统和方法
CN101268445B (zh) 用于向多核环境中的应用程序提供实时线程服务的方法、装置
WO2021238267A1 (zh) 基于集群文件系统的数据备份方法、装置及可读存储介质
US10877766B2 (en) Embedded scheduling of hardware resources for hardware acceleration
CN102999406B (zh) 从硬件故障模式的增强转储数据收集的方法和系统
CN100410912C (zh) 从一个设备驱动程序向另一个传送信息的系统和方法
CN102750130B (zh) 分配计数器以追踪寄存器映射的方法和系统
US7721034B2 (en) System and method for managing system management interrupts in a multiprocessor computer system
EP0527622A2 (en) Formula processor
CN101243396B (zh) 用于在虚拟化环境中支持通用串行总线装置的方法和设备
US20110252426A1 (en) Processing batch transactions
JP2557199B2 (ja) インターフェース・システムおよび方法
CN109871182A (zh) 存储装置及其操作方法及发出命令的方法
JP3461636B2 (ja) データ処理装置
US7386647B2 (en) System and method for processing an interrupt in a processor supporting multithread execution
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
US11360702B2 (en) Controller event queues
US8359602B2 (en) Method and system for task switching with inline execution
US6725226B2 (en) Computer system using a queuing system and method for managing a queue and heterogeneous data structures
US6658525B1 (en) Concurrent access of an unsegmented buffer by writers and readers of the buffer
CN106227653B (zh) 一种Linux内核调试系统及方法
CN103645865A (zh) 一种命令超时的处理方法
US20240111694A1 (en) Node identification allocation in a multi-tile system with multiple derivatives
CN108958904A (zh) 嵌入式多核中央处理器的轻量级操作系统的驱动程序框架
JP2517851B2 (ja) 並列プライオリティ制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant