CN101151805A - 通用模数转换器处理过的不同信号类型的视频解码器 - Google Patents

Abstract

本发明公开了一种视频解码器(14)。所述解码器包括接口(30)，所述接口在同一时间接收一组整数S个模拟输入信号。所述解码器还包括处理所述S个模拟输入信号的处理电路，并且所述处理电路包括整数N个模数转换器，所述模数转换器用来产生一组整数S个数字信号。所述一组S个数字信号中的每一个数字信号对应于所述S个模拟输入信号中的相应的不同的一个信号，并且N小于S。所述解码器还包括输出电路，所述输出电路与所述处理电路连接，所述输出电路将所述一组S个数字信号中的每一个数字信号提供到不同的相应输出导体。

Description

通用模数转换器处理过的不同信号类型的视频解码器

技术领域

【0001】本发明的实施方式涉及数字视频系统，并且更具体地涉及视频解码器。

背景技术

【0002】包括等离子显示器以及液晶显示器在内的现代高性能视频显示器适合于接收与显示信息相对应的数字信号。这些数字信号(典型地通过分量(component))指示显示器的每一个图像元素(“像素”)显示的强度。例如，现代“分量”视频信号可包含亮度(luma(″Y″))、色度-蓝(chroma-blue(″Pb″))、色度-红(chroma-red(″Pr″))等每一个像素属性的分量值。这种格式的变形也存在(例如，YUV、YCbCr、以及YIQ)。结果，现代高分辨率显示器在每一个维度上都有许多个像素并且每一个像素对应于多达24比特数字信号，这种显示器能够在实时数据速率下表现高保真图像。分量信号还可以以其它方式提供，简单的方法是RGB，其由三种信号组成，红(R)、绿(G)、以及蓝(B)，通常由三条不同的线提供。

【0003】如本领域公知的，视频输入在很广的格式变化范围内通信和处理。广播电视信号仍然在模拟领域中通信，并且这些模拟信号在全世界范围内根据不同标准进行通信。此外，不同信号源的视频信号现在也可用作数字显示器的显示输入。这些其它信号源包括电缆和卫星数字视频传输、摄像机、以及视频回放设备(例如DVD播放器和录像机)。在任何情况下，这些信号可以是RGB信号的一种分量形式，或者可替换地，它们可能是一种“合成”视频信号，有时候被称作CVBS。同样存在关于这些信号的不同标准，例如对于传统视频信号，具有的标准包括公知的NTSC(美国国家电视标准委员会)、PAL、以及SECAM合成视频信号标准，在欧洲还存在SCART(Syndicat des Constructeurs d′AppareilsRadiorecepteurs et Televiseurs)标准，该标准结合了RGB和CVBS。

【0004】视频解码器功能正普遍应用于许多高性能数字显示器和电视系统中，其从上述信号源接收视频信号并将这些视频信号转换成数字形式以便于显示。例如，用来接收电缆或者卫星数字视频传输、并驱动数字视频显示器的所谓的“机顶盒”通常包括视频解码功能。现代机顶盒还经常具有用以接收来自其它信号源的视频信号的辅助输入设备，机顶盒中的解码器从辅助输入设备中产生所述数字视频输出信号。包括视频解码器功能的其它系统包括用于个人电脑的视频解码卡，用来数字录像广播、电缆、或者卫星传输用于稍后观看的个人录像机(PVRs)，数字视频放映机，数字VCRs和DVD录像机、视频或者家庭影院接收机、以及包括高清晰度电视和本身(例如没有机顶盒)能够从传统模拟输入信号中数字地播放视频输出的电脑显示器在内的真正的数字电视机。

【0005】SCART系统中的视频解码功能在现有技术中通过使用四个不同的模数转换器(“ADCs”)实现，其中模数转换器的数量对应于将要处理的四个信号。具体地，为了支持SCART，使用了四个模数转换器，其中一个模数转换器用于CVBS信号，其它三个模数转换器用于相应的R、G、B信号。为了说明这个方面，以及为了和后面描述的优选实施方式比较，图1图示了这四个模数转换器中的每一个模数转换器的输出的时序图，其中第一行图示了接收模拟输入合成信号的模数转换器的数字输出，其中显示了数字采样C₀，C₁，...，C₆，而第二行到第四行中显示了对应于R、G、B信号的相应模数转换器的数字输出，由此显示了模拟R信号输入的数字采样R₀，R₁，...，R₆，模拟G信号输入的数字采样G₀，G₁，...，G₆，以及模拟B信号输入的数字采样B₀，B₁，...，B₆。还要注意到，图示的数字信号在现有技术中是2倍重复采样速率的，也就是说，它们在两倍于模拟输入信号频率的速率下被采样。

【0006】现有技术中，用于分量信号支持的视频解码功能具有要求的三种不同模数转换器，其中模数转换器的数量对应于被处理的三种信号如R、G、B。例如，为了支持YPbPr格式，使用了三个模数转换器，每一个对应于相应的Y、Pb、Pr信号中的每一个信号。为了说明这个方面，以及为了与后面讲到的优选实施方式对照的缘故，图2图示了这三个模数转换器中的每一个模数转换器的输出的时序图，其中第一行图示了接收Y分量信号的模数转换器的数字输出，在此显示了数字采样Y₀，Y₁，...，Y₉，而第二行图示了接收Pb分量信号的模数转换器的数字输出，在此显示数字采样Pb₀，Pb₁...，Pb₉，以及第三行图示了接收Pr分量信号的模数转换器的数字输出，在此显示数字采样Pr₀，Pr₁，...，Pr₉。还要注意到，图示的数字信号在现有技术中是4倍重复采样速率的，也就是说，它们以四倍于模拟输入信号频率被采样。

【0007】关于上述现有技术的实现，要注意到每一个模数转换器的加入都同时带有某些缺点。例如，每一个模数转换器消耗了大量集成电路芯片尺寸。结果，随着每一个模数转换器的增加，都会使得设备复杂性增大以及成本增加。实际上，在一种典型的视频解码器中，一个11位模数转换器会消耗百分之十或者更大的芯片面积。作为另一个例子，从前述中可注意到，典型地有两种不同的内核，它们在南美和欧洲两个不同地理位置的市场上开发，其中一种内核包括三个模数转换器(用于分量信号)，另一种包括四个模数转换器(用于SCART)。结果，大量的研究和开发努力在重复进行，因为这些研究和努力是针对不同的内核的。由于这些缺点，以及本领域技术人员可以确定的其它缺点，存在致力于改进现有技术的缺点的需求，而这种需求可通过下述的优选实施方式来解决。

发明内容

【0008】在一个优选实施方式中，存在一种视频解码器。所述解码器包括接口，所述接口在同一时间接收一组整数S个模拟输入信号。所述解码器还包括处理所述S个模拟输入信号的电路，并且所述电路包括整数N个模数转换器，所述模数转换器用来产生一组整数S个数字信号。所述一组S个数字信号中的每一个数字信号对应于所述S个模拟输入信号中的相应的不同模拟输入信号中的一个，并且N小于S。所述解码器还包括输出电路，所述输出电路与所述处理电路连接，所述输出电路将所述一组S个数字信号中的每一个数字信号提供到不同的相应输出导体。

【0009】其它方面同样被公开并要求保护。

附图说明

【0010】图1图示了SCART现有技术中四个模数转换器中的每一个模数转换器的输出对应于四个输入信号的时序图。

【0011】图2图示了YPbPr现有技术中三个模数转换器中的每一个模数转换器的输出对应于三个输入信号的时序图。

【0012】图3图示了在其中可以实施本发明优选实施方式的视频显示系统10。

【0013】图4a图示了根据优选实施方式的视频解码器14的各方面的结构的框图。

【0014】图4b同样图示了图4a中的解码器14，其上的变化用于演示解码器14关于SCART信号的操作。

【0015】图4c同样图示了图4a中的解码器14，其上的变化用于演示解码器14关于分量信号的操作。

【0016】图5图示了图4b中的ADC 38₁的输出和ADC 38₂的输出的时序图。

【0017】图6图示了图4b中的单元40₁的输出和单元40₂的输出的时序图。

【0018】图7图示了图4b中的单元42₁的输出和单元42₂的输出的时序图。

【0019】图8图示了当连接来处理RGB信号时图4a中ADC 38₁的输出和ADC38₂的输出的时序图。

【0020】图9图示了当连接来处理RGB信号时单元42₁的输出和单元42₂的输出的时序图。

【0021】图10图示了当连接来处理YPbPr信号时，ADC 38₁的输出和ADC 38₂的输出相对于图4c的操作的时序图。

【0022】图11图示了当连接来处理YPbPr信号时，单元40₁的输出和单元40₂的输出相对于图4c的操作的时序图。

【0023】图12图示了当连接来处理YPbPr信号时，单元42₁的输出和单元42₂的输出相对于图4c的操作的时序图。

具体实施方式

【0024】优选实施方式将通过在视频解码器集成电路中的实现以及利用该集成电路的系统来描述。然而，应该理解的是，本发明在除了本说明书中所描述的特定的实现以外的其它应用中同样有用。所以，以下的描述只是作为例子来提供的，而无意于限制本发明的范围。图1和2在上面背景技术部分描述。

【0025】图3图示了视频显示系统10，其中实现了本发明的优选实施方式。这个例子中，根据一个或者多个不同标准或者格式，多个视频信号源12₁到12_n为视频解码器14提供视频信号。视频解码器14解码输入的视频信号，并按照某种格式将数字视频信号呈现给视频显示器16。信号源12₁到12_n的例子包括传统视频信号源，例如电缆以及卫星数字视频服务器、摄像机、包括DVD播放器以及卡带式影像录放机在内的视频回放设备、个人电脑等等。视频信号的格式的例子包括分量和合成信号，例如那些根据NTSC、PAL、SECAM和SCART标准的信号。当然，系统可以包括任何n个视频信号源，从单个信号源到若干个信号源。

【0026】图3中所示的系统中的视频解码器14可在所述系统的各个部分中实现。例如，视频解码器14可以在机顶盒内实现，其具有接收多个视频信号源的输入信息并传送数字视频信号到显示器16的能力。可替换地，视频解码器14可在一个或者更多视频信号源12_x中实现，信号源12_x具有将数字视频信号直接提供给显示器16的能力；这种实现的一个例子是在个人电脑或者工作站上的显卡。另一个例子是在DVD播放器或者回放系统、或者数字VCR中并入视频解码器14。应该预期，在参考本说明书后，这些或者其它布置对于本领域的技术人员是公知的。

【0027】图4a图示了根据优选实施方式的视频解码器14的各方面的结构的框图。输入接口30在各个输入端口30_IN1到30_IN4接收多个模拟输入视频信号，其中，如在下文所述的，在优选实施方式中所述多个信号可包括三个或者四个信号，这取决于视频信号源的类型(例如，图3中任何一种信号源12_x)。例如，在一种SCART应用中，接口30接收四个模拟信号，每一个信号有一个下标“a”来显示其模拟属性，即为CVBS_a、R_a、G_a、以及B_a。另一个例子，在一种RGB应用中，接口30接收三个模拟信号R_a、G_a、以及B_a。最后一个例子，在一种分量应用中，接口30接收三个信号，例如Y_a、Pb_a、以及Pr_a显示的信号。按照惯例，在图4a中显示了SCART以及分量应用，不同组的输入之间用分号分开；例如，输入30_IN1被显示用于接收SCART应用的CVBS_a信号，以及分量应用的Y_a信号。同样，由于以下更明显的原因，在分量应用中，空符号Φ被显示在输入30_IN2以指示在那个实例中没有视频信号被接收，因为其余三个分量信号都被提供到输入30_IN1、30_IN3、以及30_IN4。总体上，根据所收到的信号的性质以及解码器14内下游功能的要求，接口30以常规方式缓冲输入信号并对输入信号进行电平转换。输入信号随后被加载到模拟前端32上，模拟前端32会在下面详细说明。

【0028】模拟前端32包括控制器34，该控制器用来控制显示为前端32内的模块的各种功能单元，其中这些功能单元以及控制器34可由本领域的技术人员根据本文的教导来构建。在这点上，控制器34接收信号STYPE，例如从接口30接收，信号STYPE指示了随后将被输入接口30的信号的类型。例如，STYPE可以指示输入信号是SCART信号(即，CVBS、R、G、B)、只有RGB信号、或者分量信号(例如，Y、Pb、Pr)。作为响应，控制器34发出多个控制信号到前端32内的各种功能单元。作为一个例子，控制器34提供一个选择信号SEL来控制两个双输入多路复用器36₁和36₂。多路复用器36₁具有第一输入端和第二输入端，该第一输入端连接来接收对应于输入30_IN1的接口处理过的信号，该第二输入端连接来接收对应于输入30_IN2的接口处理过的信号。类似地，多路复用器36₂具有第一输入端和第二输入端，该第一输入端连接来接收对应于输入30_IN3的接口处理过的信号，该第二输入端连接来接收对应于输入30_IN4的接口处理过的信号。多路复用器36₁的输出作为输入连接到模数转换器(“ADC”)38₁，多路复用器36₂的输出作为输入连接到ADC 38₂。ADC38₁和ADC 38₂都从控制器34接收采样时间控制信号ST，从而指示每一个ADC采样其各自输入的速率。此外，ADC38₁接收路径禁用控制信号PD，其在某些实例中选择性地禁用转换信号路径，这些实例在下文中会具体描述。最后，控制器34为插值/抽取滤波器40₁以及插值滤波器40₂提供旁路信号BP。所述旁路信号BP允许插值/抽取滤波器40₁和40₂根据所接收的数字输入绕过其功能，其中这种旁路功能在某些实例中是需要的，这些实例在下文中会进一步描述。

【0029】现在讨论图4a中剩下的模块以及解码器14的连接性。请看插值/抽取滤波器40₁和插值/抽取滤波器40₂，每一个插值/抽取滤波器40₁和40₂的输入端连接到相应的ADC38₁和ADC38₂的输出端。如在下文会详细说明的，每一个滤波器40_x都可操作地在从各个ADC38_x传来的并对应于相同输入信号的数据流的连续两个数字采样值之间进行插值(不需要一个紧接着一个)，由此提供在这两个连续数字值之间的插值；此外，每一个滤波器40_x也可操作地执行抽取功能，从而当它获得插值以后它从数据流中丢弃或者移除确定所述插值的所述两个连续数字值。于是，对于被插值的信号，每个滤波器40_x只输出插值而不是输出确定这些插值的那些值。并且，如上所述，响应于旁路信号PB，当有需要的时候每一个插值/抽取滤波器40_x可旁路这些插值/抽取功能。因此，每一个滤波器40_x的输出提供对应于其输入的数字值序列，当应用了插值/抽取功能的时候其中一些输出值是插值，而当插值/抽取功能被旁路时其它输出值仅仅是一个或者更多输入值的传递(pass-through)。每一个滤波器40₁和40₂的输出作为输入连接到相应的多路信号分离器(或信号分离器(demultiplexer))和延迟单元42₁和42₂。单元42₁和42₂的输出在下文详细描述，并且这里需要注意的是，它们连接到解码器14内的附加的信号处理电路，本文没有示出也没有描述这些电路，以便将本文的讨论重点放在那些创造性的方面。然而，这种附加的电路可由本领域技术人员确定并且可包括，例如，前端增益控制、格式化、滤波、后端增益控制、以及输出格式化。

【0030】通过对解码器14的操作的另外的介绍，注意力放在信号分离和延迟单元42₁和42₂的操作和特定输出上。每一个信号分离和延迟单元42_x接收数字输入序列，并且，作为响应，操作来延迟所述序列，从而两个连续地接收的输入数字值被同时输出到不同的输出端从而及时对准。例如，如果输入到信号分离和延迟单元42_x的序列是数字值D₀，其后及时紧接着数字值D₁，那么信号分离和延迟单元对该序列施加一个延迟，直到D₁被完全接收，并在其两个相应输出端分别同时输出D₀和D₁。更具体地参看图4a，当操作SCART信号时，对应于通过输入端30_IN1输入到接口30的模拟CVBS_a信号，信号分离和延迟单元42₁在输出端42_1OUT1上提供数字值C；同时，对应于通过输入端30_IN2输入到接口30的模拟G_a信号，单元42₁以时序对准的方式在输出端42_1OUT2上输出数字值G′。信号G′上的单引号是用来表示某些功能，在下文中讲描述这些功能被施加在信号上。类似地，关于单元42₂，也是在同时，当操作SCART信号时，对应于通过输入端30_IN3输入到接口30的模拟B_a信号，信号分离和延迟单元42₂也在输出端42_2OUT1上提供数字值B；同时，对应于通过输入端30_IN4输入到接口30的模拟R_a信号，单元42₂也以时序对准的方式在输出端42_2OUT2上输出数字值R′。类似地，但是现在考虑被解码器14处理的分量信号的情况，对应于通过输入端30_IN1输入到接口30的模拟Y_a信号，信号分离和延迟单元42₁在输出端42_1OUT1上提供数字值Y；同时，单元42₁在输出端42_1OUT2上不提供输出，从而再一次图示为一个空符号Φ，并且对应于分量信号的方面，没有分量信号被输入到输入端30_IN2。关于单元42₂，也是在同时，当操作分量信号时，对应于通过输入端30_IN3输入到接口30的模拟Pb_a信号，其在输出端42_2OUT1上提供数字值Pb，同时，对应于通过输入端30_IN4输入到接口30的模拟Pr_a信号，单元42₂也以时序对准的方式在输出端42_2OUT2上输出数字值Pr′。用于以上信号G′上的单引号同样用于Pr′，其原因在下文详细描述。

【0031】图4b再次图示了图4a中的解码器14，其变化仅仅是图中4b中描述的特定信号，以便说明解码器14关于SCART信号的操作。因此，在图4b的左边，作为接口30的输入，仅仅有SCART模拟信号CVBS_a、R_a、G_a、以及B_a，它们被示出连接于相应的输入端30_IN1、  30_IN2、30_IN3以及30_IN4。这些信号被解码器14处理，这在下文讲详细描述，而图5到7时序图有助于这个讨论，这些图在下面也会讨论到。

【0032】图4b中解码器14的操作从通过每一个相应的多路复用器36₁和36₂对输入取样开始。因此，控制器34通过所述SEL信号指示需要的频率以便于每一个多路复用器36₁和36₂在这个频率进行选择。在优选实施方式中，当SCART信号输入接口30时，作为在图4b中的例子，控制器34通过STYPE信号同样被告知，作为响应，控制器发出SEL信号从而以4倍过采样率来过采样输入到接口30的输入信号。在这点上以多路复用器36₁为例子，其采样CVBS_a信号，随后采样G_a信号，连续地重复这个循环，再次采样CVBS_a信号、随后采样G_a信号，等等，这些采样中的每一个都被输出到ADC38₁。相比较地看多路复用器36₂，其采样B_a信号，随后采样R_a信号，连续地重复这个循环，再次采样B_a信号、随后采样R_a信号，等等，这些采样中的每一个都被输出到ADC38₂。

【0033】响应于多路复用器36₁和36₂的采样以及根据由控制器34提供的采样时间信号ST，每一个相应的ADC38₁和ADC38₂将每一个输入采样转换至相应的数字值，这在如图5中同样显示出来。具体地，图5图示了图4b的解码器14操作的ADC38₁的输出和ADC38₂的输出的时序图。以ADC38₁的输出作为例子看出，它在信号C(“CVBS”的简化缩写)和G之间是反复采样型的(back and forth sampling)，其中下标“a”被移除因为这些值已经由模拟转换为数字。然而，应该注意到，因为现在介绍的以及后面将要解释的原因增加了新的下标约定。特别地，考虑CVBS_a采样的第一次转换出现在时间t₀；于是，与该时间相同的“0”下标被增加至相应的数字采样副本(counterpart)C₀。然而，回想SEL引起4倍过采样率，进一步回想上文的背景技术，图1的现有技术方法(每信号一个ADC)在2倍过采样率下执行；作为对比，在优选实施方式中，采样率翻倍。结果，紧跟着在时间t₀采样CVBS_a之后，在时间t₀到CVBS_a再次被采样的时间t₁之间的中间点，G_a被采样；因此，这个中间点可用t_0.5表示，也就是，时间t₀到时间t₁之间的中点。换句话说，G_a以同样的速率被采样，但是是在相对于CVBS_a的频率延迟半个周期的绝对时间被采样。于是，ADC 38₁的相应数字输出会反映这个延迟。假设存在这些观察和约定，则在图5中，在数值C₀之后存在数字值G_0.5。这种模式重复进行，从而在时间t₁CVBS_a的采样被ADC 38₁转换以得到C₁，并且在半个过采样周期之后，即在时间t_1.5，G_a的采样被ADC 38₁转换以得到G_1.5。图4b中ADC 38₁下面显示了这些例子，这种模式在图5中的关于ADC 38₁的整个采样序列中重复。

【0034】继续图4b中解码器14的操作，注意力转到插值/抽取滤波器40₁和40₂。从以上介绍回想它们的功能(functionality)是在两个连续的数字值之间插值，并且通过随后从数据流中丢弃或者移除确定所述插值的两个连续数字值来进行抽取。以滤波器40₁作为例子，滤波器40₁根据从ADC 38₁接收的G信号来执行它的功能。例如，对于同一种类型的两个连续信号，例如G信号G_0.5和G_1.5，滤波器40₁确定一个估计发生在它们之间的中间时间的插值，这个值在本文以及附图中通过在其信号名称上加上一个单引号以及使用所述两个连续信号之间中间的下标来指示；因此，在本实例中，在G_0.5和G_1.5之间的插值就是G′₁。此后，滤波器40₁抽取并且随后从数据流中移除G_0.5和G_1.5，同时将G′₁包含在数据流中。然而，除了这个操作，应该注意的是，滤波器40₁并不对信号C及其C₀、C₁、C₂值等等执行这些操作。通过控制器34在合适的时间启动其旁路信号BP使得C信号值旁路滤波器40₁的功能，可以做到避免这些操作。其它机制，例如改道发送这些信号，同样可以由本领域的技术人员确认并实现。因此，在任何情况下，利用从ADC 38₁接收的未发生变化的C信号值以及关于G_x.5信号的插值，由滤波器40₁的输出得到的数字值(resulting digital values)以C₀，G′₀，C₁，G′₁等等的形式表示。这些例子在图4b中的滤波器40₁下示出；此外，图6图示了图4b中滤波器40₁和40₂的输出的时序图，因此，这种模式在第一行示出并且在所示出的整个采样的序列实例中重复。图6还图示了滤波器40₂的相应输出。滤波器40₂以与滤波器40₁相似的方式操作，但是滤波器40₂相对于来自ADC 38₂的数字信号B和R进行操作。在这点上，滤波器40₂旁路有关B信号的所有操作，但对R信号进行插值和抽取。结果，由滤波器40₂的输出得到的最终数字值按照图6中所示的形式表示，即B₀、R′₀、B₁、R′₁、等等。这些例子在图4b中的滤波器40₂下示出，并且这种模式在图6所示的关于滤波器40₂的整个采样序列中重复。最后，即使给出了前述关于滤波器40₁和40₂的讨论，还应该注意，本领域技术人员可以确定其它方式来实现它们，包括本领域公知的所谓的共址滤波器(co-siting filter)。

【0035】继续图4b中解码器14的操作，注意力现在转到信号分离和延迟单元42₁和42₂。每一个单元42_x可操作地接收输入数字流并且将其输入转换连接(toggle)至它的一个输出端，于是其每一个输入，或者在当前情况下的对应于同一个信号的每一个采样，被耦接到同一个输出端。因此，以输入到单元42₁的数据流C₀，G′₀，C₁，G′₁，...，为例，单元42₁将第一输入值C₀连接到其第一输出端42_1OUT1，转换连接以将第二输入G′₀连接到第二输出端42_1OUT2，转换连接以将第三输入C₁连接到第一输出端42_1OUT1，转换连接以将第四输入G′₁连接到第二输出端42_1OUT2，等等。于是，与C有关的信号在输出端42_1OUT1提供，与G′有关的信号在输出端42_1OUT2提供，如图4b所示。然而，除此之外，应该注意到每一个单元42_x的延迟方面用来及时对准每对输出，这现在同样参照图7进行解释。具体地，图7中的第一个两行图示了图4b中单元42₁的输出端42_1OUT1和42_1OUT2。要注意刚才描述过的转换连接效应在这两行中显示出来，输出端42_1OUT1提供与C有关的信号而输出端42_1OUT2提供与G′有关的信号。然而，除此之外，还应注意到输出端42_1OUT1提供的C₀与输出端42_1OUT2提供的G′₀是时间对准的，这是通过延迟前者的输出直到后者数值可用来实现的。使用这个延迟，这种模式继续进行下去，从而与C有关的信号输出连续地提供到输出端42_1OUT1，同时相应的与G′有关的信号输出连续地提供到输出端42_1OUT2。因此，从前述中应该注意到与C有关的信号和与G′有关的信号是时间对准的，其反映了数值G的插值对应于与C有关的信号的相同时序(例如t₀，t₁，t₂，...)。关于数字信号流B₀，R′₀，B₁，R′₁，...的输入数据流，单元42₂按照相似的方式操作；因此，如图4b所示，与B有关的信号被提供到输出端42_2OUT1，并且与R′有关的信号被提供到输出端42_2OUT2。此外，单元42₂也用同单元42₁一样的方式引入延迟，因此，如图7中第三第四行所示，与B有关的信号和与R′有关的信号是时间对准的，其反映了数值R的插值对应于与B有关的信号的相同时序(例如t₀，t₁，t₂，...)。

【0036】关于SCART信号输入详细描述了优选实施方式的解码器14的操作之后，现在进行所述优选实施方式和现有技术的比较。作为一种观察，注意图1中的现有技术方法的时序图和图7中优选实施方式的时序图。在这两种情况下，都提供了四个数字输出信号，每一个都对应于四个SCART输入模拟信号中的一个信号。然而，回想到现有技术要求四个输入中每一个都对应一个单独的ADC；与此相比，如在图4a和4b中示出的，所述优选实施方式通过单个ADC处理多个不同的模拟信号。例如，ADC 38₁处理不同的模拟信号CVBS_a和G_a，作为另一个例子，ADC38₂处理不同的模拟信号B_a和R_a。因此，所述优选实施方式使用的ADC的数目少于需要被解码的输入信号的总数；事实上，对比于现有技术，执行SCART信号的所述优选实施方式只使用了一半数目的ADC。因此，由于ADC数目减少，消耗的集成电路芯片或管芯的空间减小了。同样考虑设备尺寸的减小，注意到芯片上安放滤波器40_x和多路复用器42_x对尺寸有需要。但是，滤波器40_x的芯片尺寸明显小于ADC的芯片尺寸，因为实际应用可以承受一定的滤波噪声而不明显降低设备性能，从而滤波器可包括更少的抽头。此外，多路复用器42_x的尺寸是相当不明显的。因此，与现有技术相比整个设备尺寸减小。此外，如以下将要进一步说明的，所述优选实施方式的方法可用于SCART之外的格式，并且，事实上可在单个设备中实现，这种单个设备在某些时候适合SCART信号而在另外的时候适合分量或者RGB信号。

【0037】已经关于SCART信号描述了解码器14以及其操作，应该注意到它同样可以操作标准RGB信号。具体地，再次参考图4b，通过如图所示连接信号R_a、G_a、以及B_a，而输入端30_IN1不接信号，就可以实现这种操作。因此，来自多路复用器36₁的任何其它的采样都为空(null)、或者是不相关采样，并且可以忽略或者不考虑。为了达到这一方面，控制器34启动(assert)路线禁用PD(path disable)信号至ADC 38₁。示出这个是为了说明ADC 38₁可以被禁止对这些空信号进行转换，或者它们能被转换但是在输出时被忽略。为此，图8图示了当进行RGB信号转换时ADC 38₁和ADC 38₂的输出的时序图。在其第一行，图8图示了多路复用器381的输出，可以看出所有其他输出都被标记为空(即，Φ)以指示此数据不需要处理也没必要处理。此外，应该注意到图8的第二行显示了多路复用器38₂的输出，它与图5中关于R_a、B_a发生相同的操作时的输出相同。因此，通过上述内容，本领域技术人员应该理解图8中的信号因此可以按照与以上描述的关于SCART信号相同的方式处理，其中空信号不断地被忽略或者不考虑。结果，解码器14的输出显示在图9中，其中图示了处理RGB信号时单元42₁的输出和单元42₂的输出的时序图。从这个图中可以看出，输出端42_1OUT2、42_2OUT1、42_2OUT2与图7中的输出端相同，因此分别提供G′、B、R′信号。此外，输出端42_1OUT1仅仅在关于RGB信号的应用中被忽略。可替换地，应该注意到通过适当的控制，输入可以重新布置到解码器14，从而三个输出信号中的两个输出信号表示直接采样值而不是插值，本领域的技术人员可以很容易地实现这种替换。

【0038】图4c再次图示了图4a中的解码器14，其变化用以说明当接口30接收分量信号时解码器14的操作，同样如同通过STYPE信号向控制器34所指示的。因此，在图4c的左边，输入到接口30的只有分量模拟信号Y_a，Pb_a，以及Pr_a，它们被示出分别连接于输入端30_IN1、30_IN3、以及30_IN4。剩下输入端30_IN2没有输入信号，因此这种情况同样以空符号表示。Y_a，Pb_a，以及Pr_a信号大部分情况下被解码器14按照与以上描述的关于SCART信号相似的方式操作，因此以下不再详细描述，因为已经假设读者已经熟悉了上面的讨论。然而，关于它们之间存在的区别，下面会进行探究。

【0039】现在转到关于分量信号的图4c的解码器14的操作和关于SCART(或者RGB)信号的图4b的解码器14的操作之间的不同之处，在图4c的优选实施方式中，控制器34启动选择信号SEL以产生两倍于Y信号的采样速率而不是四倍速率，以便操作多路复用器36_x和ADC 38_x。具体地，从优选实施方式观察到，信号Pb和Pr具有稍微小于Y信号一半带宽的带宽，即，典型的Y信号的带宽为6.75MHz的级别，而Pb和Pr信号的带宽为3.3MHz的量级。结果，应该注意到对于Y信号相对于其带宽的每一个采样，由于Pb和Pr信号带宽窄，Pb和Pr信号可以其一半速率采样而获得大致相同的效率。然后回到SEL信号，它使得Y信号被多路复用器38₁以两倍的速率采样，而与加在多路复用器38₂上的时钟速率相同的时钟速率则造成相对于Pb和Pr信号大约一倍的采样频率，这个采样频率对于获得这些随后将被ADC38₂转换成数字信号的信号的数值来说已经足够。为了进一步说明这个方面，图10图示了ADC38₁的输出和ADC38₂的输出对应于图4c的操作的时序图。在时间t₀，多路复用器38₁对Y_a进行采样，Y_a被ADC38₁转换产生相应的采样Y₀；同时，多路复用器38₂对Pb_a进行采样，Pb_a被ADC38₁转换产生相应的采样Pb₀。接着，在时间t₁，多路复用器38₁对Y_a进行采样，Y_a被ADC38₁转换产生相应的采样Y₁；但是这时，多路复用器38₂对Pr_a进行采样，Pr_a被ADC38₁转换产生相应的采样Pr₁。这个过程不停重复，因此图10中第一行的序列图示了在每个时间t_x的Y的不同采样；然而，图10的第二行图示了在每个时间t_x，信号在Pb和Pr之间反复转换连接的采样。

【0040】继续图4c中的解码器14关于分量信号的操作，注意到与图4b比较，来自控制器34的旁路信号的使用是不同的，为了区别起见，这个旁路信号被标为BP′。具体地，在图4c中，旁路信号BP′从控制器34连接到插值/抽取滤波器40₁以及信号分离和延迟单元42₁。对于前者，当解码器按照图4c的方式操作的时候，控制器34启动(assert)旁路信号BP′，并且作为响应，滤波器40₁被要求旁路其功能，它仅仅把输入传到输出端。因此，作为ADC38₁的输出提供的图10的第一行被传送到滤波器40₁的输出端。为了进一步解释这个方面，图11图示了对应于图4c的滤波器40₁和40₂的输出的时序图，其中第一行描述了滤波器40₁的输出。通过比较这个第一行与图10中的第一行，本领域技术人员将会确信滤波器40₁响应所启动的旁路信号BP′执行上文所述的旁路操作。请看图11的第二行，它展示了滤波器40₂按照与关于SCART信号类似的方式操作，虽然它的下标由于一倍于Pb和Pr信号的时序而改变了。对于这点，Pb信号不被滤波器40₂影响，这类似于图4b中的B信号的效应。然而，Pr信号的插值和抽取操作都由滤波器40₂执行。于是，对于每一个紧跟着一个Pr信号的实例的Pr信号实例(时间上被Pb信号隔开)，滤波器40₂在它们时间的中间点，在这两个值之间插入一个数值，然后抽取这两个数值并插入这个插入的值。例如，在时间t′₃(添加单引号是由于相对于图10的有延迟)，插值Pr′₂在时间t₂被确定，t₂是在图10中Pr₁的时间t₁和Pr₃的时间t₃的中间，这个新值Pr′₂随后被插入数据流中Pb值之间。图11中的其他例子很容易被本领域技术人员所理解。

【0041】总结关于分量信号的讨论，图12图示了图4c中的单元42₁和42₂的输出的时序图。看到图中的第一行描述了单元42₁的输出42_1OUT1，回想到当分量信号输入到接口30时控制器启动旁路信号BP′。作为响应，信号分离和延迟单元42₁不会像以上描述的SCART和RGB的情况那样交替其输入到任何其他输出，相反，经过足够的延迟以做到下面所讨论过的对齐，它仅仅把其输入连接到其输出端42_1OUT1。因此输出端42_1OUT1提供所转换的Y信号的连续数值，如图4c中以部分的形式所示的Y₀、Y₁、Y₂...。虽然没有在图12中示出，同样应该注意单元42₁的输出42_1OUT2应该被理解为空数据流，因为只有Y输入被单元42₁接收并且它们都连接到输出端42_1OUT1。图12的第二和第三行分别图示了输出42_2OUT1和42_2OUT2。总的来说，这些输出都是以与图7中SCART输出42_2OUT1和42_2OUT2类似的方式产生的；换句话说，以与上文所述类似的方式，单元42₂接收连续输入并且相对于第一个输入值延迟第二个输入值，于是这两个值可被同时输出在两个相应的输出端42_2OUT1和42_2OUT2。例如，在图11中的时间t′₂，单元42₂将接收Pb₀和Pr′₀；因此此后，单元42₂在输出端42_2OUT1输出Pb₀同时在输出端42_2OUT2输出Pr′₀。因此，这些数值是相互时间对准的。但是，除此之外，回想到Pb和Pr信号的频带带宽小于Y信号的一半带宽；于是，在所述优选实施方式中，当单元42₂按这个方式操作，它在两个周期内将输出Y值的单元42₁每一个数值输出，由此将三个数据信号对齐。因此，Y₀在输出端42_1OUT1提供，Pb₀在输出端42_2OUT1提供以及Pr′₀在输出端42_2OUT2提供。另外，当下一个Y₁在输出端42_1OUT1提供，Pb₀再次在输出端42_2OUT1提供以及Pr′₀再次在输出端42_2OUT2提供。因此，只有在42_1OUT1提供了两个Y_x的数值以后，Y的下一个数值以及时间对准的下一组Pb和Pr值才会提供，这时，保持Pb和Pr值为两个不同的Y值的输出。对于每两个到单元42₂的输入值，这个过程重复一次，由此产生如图12最后两行所示的连续序列。最后，还应注意到图12中的序列是由输出所要求的并且以一半于前述SCART信号采样频率的采样频率获得，从而通过使用降低的时钟速率而节省了功耗。然而，可替换地，本领域技术人员很容易理解YPbPr信号同样能以前述SCART信号的采样频率处理。

【0042】已经详细介绍了关于分量信号的优选实施方式的解码器14的操作，现在比较优选实施方式和现有技术。作为一个观察，请注意图2中现有技术的时序图和图12中优选实施方式的时序图。在这两个实例中，都提供了三个输出信号，每一个对应于三个分量输入信号中的一个。然而，现有技术对应每一个分量信号要求一个单独的ADC；与此相比，如在图4a和4c中所示，所述优选实施方式再次通过单个ADC处理多个不同的模拟信号。例如，ADC38₂处理不同的模拟信号Pb_a和Pr_a。于是，同样在这个实现中，所述优选实施方式使用的ADC的数目又少于所有模拟视频输入信号的总数目。因此，ADC所在的集成电路芯片上ADC占用的空间再次减小，从而相对于现有技术降低了复杂度和成本。此外，如下面将要描述的，解码器14的优选实施方法可用于各种格式，包括SCART、RGB、以及分量信号。结果，单个解码器设计可以用于多种应用，包括欧洲以及北美的应用。相对于为欧洲应用需要一个解码装置而为北美应用需要另一个解码器的方法，这大大降低了设计考虑和成本。

【0043】根据以上所述，应该理解到优选实施方式提供了由通用模数转换器处理的不同信号类型的视频解码器。例如，在一个图示的实施方式中，一个ADC处理两个SCART信号并且另一个ADC同样处理两个SCART信号，因此相对于现有技术减少了一半所需的ADC的数目。在另一个例子中，一个ADC处理两个分量信号，不管它们是一种简单的分量信号格式(例如，RGB)还是一种更复杂的格式(例如，YPbPr)。这些方法和优点的结果就是，提供了一些各种其它的优点。此外，本领域技术人员也可以找出其它优点。因此，优选实施方式包括了相较于现有技术而言的不同方面和优势，以及其它能被本领域技术人员理解的其他方面和优势。此外，虽然优选实施方式通过例子予以说明，某些其他可替换的例子也给出了，但是还有其它可替换的例子是可预期的。因此，先前的讨论以及这些例子进一步说明了，虽然本发明的优选实施方式已经被详细描述了，但是还可以做出对以上的描述进行的各种增加、减少、替换、或者其它修改，而不偏离本发明的范围。

Claims (14)

1.一种视频解码器，所述解码器包括：

接口，所述接口同时接收一组整数S个模拟输入信号；

处理电路，所述处理电路处理所述S个模拟输入信号，并且所述处理电路包括整数N个模数转换器，所述N个模数转换器用来产生一组整数S个数字信号；

其中所述一组S个数字信号中的每一个数字信号对应于所述S个模拟输入信号中的相应的不同的一个；且

其中N小于S；以及

输出电路，所述输出电路与所述处理电路连接，所述输出电路将所述一组S个数字信号中的每一个数字信号提供到不同的相应输出导体。

2.根据权利要求1所述的视频解码器，其中，在一个时间，S等于三并且所述整数S个模拟输入信号包括红色、绿色、蓝色输入信号；并且其中所述数字N等于二。

3.根据权利要求1或者2所述的视频解码器，其中，在一个时间，S等于四并且所述整数S个模拟输入信号包括红色、绿色、蓝色、以及合成输入信号。

4.根据权利要求3所述的视频解码器，其中，在另一个时间，S等于三并且所述整数S个模拟输入信号包括三个分量输入信号。

5.根据权利要求4所述的视频解码器，其中在S等于四的时间内，所述处理电路在四倍于所述红色、绿色、蓝色、以及合成输入信号的频率的速率下对输入信号采样；并且在S等于三的另一时间内，所述处理电路在两倍于所述分量信号中Y信号的频率的速率下采样。

6.根据权利要求4或5所述的视频解码器，其中所述输出电路进一步用于按照时间对准的方式提供所述一组S个数字信号中的每一个数字信号到不同的相应输出导体。

7.根据权利要求6所述的视频解码器，其中所述输出电路通过包括用来在所述一组S个数字信号中选定的数字信号的连续数值之间进行插值的插值滤波器，来按照时间对准的方式提供所述一组S个数字信号中的每一个数字信号到不同的相应输出导体。

8.根据权利要求7所述的视频解码器，其中所述输出电路通过进一步包括用于移除确定插值的数据流数值的抽取电路，来提供所述一组S个数字信号的各个数字信号到不同的相应输出导体。

9.一种用于操作视频解码器的方法，包括：

同时接收一组整数S个模拟输入信号；

处理S个模拟输入信号，步骤包括操作整数N个模数转换器，以产生一组整数S个数字信号；

其中所述一组S个数字信号中的每一个数字信号对应于所述S个模拟输入信号中的相应不同的一个；且

其中N小于S；以及

响应所述处理步骤，将所述一组S个数字信号中的每一个数字信号提供到不同的相应输出导体。

10.根据权利要求9所述的方法，其中，在一个时间，S等于三并且所述整数S个模拟输入信号包括红色、绿色、蓝色输入信号；并且其中所述N等于二。

11.根据权利要求9或者10所述的方法，其中，在一个时间，S等于四并且所述整数S个模拟输入信号包括红色、绿色、蓝色、以及合成输入信号。

12.根据权利要求11所述的方法，其中，在另一个时间，S等于三并且所述整数S个模拟输入信号包括三个分量输入信号。

13.根据权利要求12所述的方法，其中在S等于四的时间内，所述处理步骤在四倍于所述红色、绿色、蓝色、以及合成输入信号的频率的速率下采样输入信号；并且在S等于三的另一时间内，所述处理步骤在两倍于所述分量信号内的Y信号的频率的速率下采样。

14.根据权利要求12或者13所述的方法，其中提供步骤进一步包括用于按照时间对准的方式提供所述一组S个数字信号的每一个数字信号到不同的相应输出导体。

Images