CN101146090B - 一种基于usart总线的发送接收数据的方法及其装置 - Google Patents
一种基于usart总线的发送接收数据的方法及其装置 Download PDFInfo
- Publication number
- CN101146090B CN101146090B CN 200710123939 CN200710123939A CN101146090B CN 101146090 B CN101146090 B CN 101146090B CN 200710123939 CN200710123939 CN 200710123939 CN 200710123939 A CN200710123939 A CN 200710123939A CN 101146090 B CN101146090 B CN 101146090B
- Authority
- CN
- China
- Prior art keywords
- data
- usart
- dma controller
- dma
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种基于USART总线的发送接收数据的方法及其装置，其基于USART总线的发送数据的方法包括以下步骤：CPU初始化USART和DMA控制器，并在RAM中准备好待发送的数据；CPU向DMA控制器传递开始发送数据的信息；所述DMA控制器从所述RAM中取出所述待发送的数据，并存放到所述USART的发送寄存器；当所述待发送的数据发送完毕时，CPU向DMA控制器传递停止传输数据的指令。本发明中CPU采用DMA机制控制USART设备实现对数据的发送或接收，当所有数据发送或接收完毕时，DMA控制器只向CPU传递一次中断发送或接收信息，极大的提高了USART设备的工作效率。
Description
【技术领域】
本发明涉及通信技术领域，尤其涉及一种基于USART总线的发送接收数据的方法及其装置。
【背景技术】
在现有技术USART(Universal Synchronous Asynchronous ReceiverTransceiver，通用同步异步收发器)总线的控制网络中，两个USART设备之间相互通信过程中，每个USART设备的CPU(Central Process Unit，中央处理单元)均采用单字节数据中断的方式来实现从USART总线上发送或接收数据，即CPU每发送或接收一个字符数据，USART都会向CPU发送中断信息，所以要发送或接收N个字节数据时，CPU需进行N次中断才能完整的发送或接收N个字节数据，影响了USART设备的工作效率。
【发明内容】
本发明的目的是提供了一种基于USART总线的发送接收数据的方法及其装置，该方法及其装置在发送或接收N个字节数据时只需CPU中断一次，能提高USART设备的工作效率。
为了实现本发明目的，本发明的技术方案是，一种基于USART总线的发送数据的方法，包括以下步骤，
CPU初始化通用同步异步收发器USART，并在RAM中准备好待发送的数据；
CPU初始化直接存储器访问(direct memory access，DMA)控制器：建立USART与RAM之间的DMA通道，确定DMA发送数据的源地址、目的地址和待发送数据的字节数；
CPU向DMA控制器传递开始发送数据的信息；
DMA控制器根据所述开始发送数据的信息，从所述RAM中取出待发送的数据，并存放到USART的发送寄存器；
所述DMA控制器从所述RAM中每次取出一个字节数据存放到USART的发送寄存器；
USART根据USART总线协议将其发送寄存器中的数据转换成电平信息并发送到USART总线上，DMA控制器将待发送的数据的字节数减1，当DMA控制器检测到待发送的字节数减为0时，所述待发送的数据发送完毕；
当待发送的数据发送完毕时，DMA控制器向CPU传递数据发送完毕的中断信号，CPU根据该信号向所述DMA控制器传递停止传输数据的指令。
一种基于USART总线的接收数据的方法，包括以下步骤，
CPU初始化通用同步异步收发器USART，并在RAM中建立直接存储器访问DMA接收数据缓冲区；
CPU初始化直接存储器访问DMA控制器，建立USART与RAM之间的DMA通道，确定DMA接收传输的源地址、目的地址和待接收数据的字节数；
CPU向DMA控制器发送开始接收数据的信息；
所述USART检测USART总线上的电平信息，根据USART总线协议将USART总线上的电平信息转换成数据并存放到USART的接收寄存器，所述DMA控制器从所述接收寄存器里取出数据，DMA控制器依次从接收寄存器中取出数据，并存放到所述DMA接收数据缓冲区，DMA控制器每次取出一个字节的数据，DMA控制器将待接收数据的字节数减1，当所述DMA控制器检测到所述待接收数据的字节数减为0时，所述接收寄存器里的数据取出完毕；
当所述接收寄存器里的数据取出完毕时，所述DMA控制器向CPU传递接收数据完毕的中断信号，CPU根据该信号向所述DMA控制器传递停止接收数据的指令。
一种基于USART总线的发送接收数据的装置，其特征在于，包括：
CPU，用于初始化通用同步异步收发器USART和直接存储器访问DMA控制器，在RAM中准备好待发送的数据和/或在RAM中建立DMA接收数据缓冲区；向DMA控制器传递开始发送和/或接收数据的信息，并控制所述DMA控制器停止发送和/或接收数据；CPU初始化DMA控制器的过程中建立USART与RAM之间的DMA通道，确定DMA接收传输的源地址、目的地址和待接收数据的字节数，和/或确定DMA发送数据的源地址、目的地址和待发送数据的字节数；
通用同步异步收发器USART，用于根据USART总线协议把USART的发送寄存器里的数据转换成电平信息发送到USART总线上和/或根据USART总线协议把USART总线上的电平信息转换成数据并存放到USART的接收寄存器里；
直接存储器访问DMA控制器，用于根据CPU的发送和/或接收数据的指令，从RAM中把待发送的数据传输到所述USART的发送寄存器和/或从所述USART的接收寄存器把待接收的数据传输到所述RAM的DMA接收数据缓冲区，DMA控制器每次取出一个字节的数据，然后DMA控制器将待发送数据和/或待接收数据的字节数减1，当DMA控制器检测到所述待发送数据的字节数减为0时，发送数据传输完毕，向CPU传递发送数据完成信息，和/或当DMA控制器检测到所述待接收数据的字节数减为0时，接收数据传输完毕，向CPU传递接收数据完成信息；
RAM，用于存放待发送的数据和/或接收到的数据。
本发明的基于USART总线的发送接收数据的方法及其装置，CPU采用DMA机制控制USART设备实现对数据的发送或接收，DMA控制器控制数据的发送或接收过程，当DMA控制器检测到所有数据发送或接收完毕时，DMA控制器向CPU传递中断发送或接收信息，在发送或接收过程中CPU不干预数据的发送或接收过程从而可以节省大量的时间去进行设备的其他运行控制，极大的提高了USART设备的工作效率。
【附图说明】
图1是本发明基于USART总线的发送数据的方法的流程图；
图2是本发明基于USART总线的接收数据的方法的流程图；
图3是本发明的基于USART总线的发送接收数据的装置的原理示意图。
【具体实施方式】
以下就根据附图和具体实施例对本发明做详细的阐述。
图1是本发明基于USART总线的发送数据的方法的流程图，其步骤包括：
S101、CPU初始化USART，并在RAM中准备好待发送的数据，所述初始化USART、设置其工作方式的内容具体包括：①选择USART总线协议，在本发明中为RS232或RS485；②设置波特率；③设置停止位位数；④设置奇偶校验位方法；⑤设置数据位数以及数据流的控制方法；在RAM中既可以采用固定缓冲区也可以采用临时缓冲区来存放所述待发送的数据。
S102、CPU初始化DMA控制器，具体包括：建立USART与RAM之间的DMA通道，确定DMA发送数据的源地址、目的地址和待发送数据的字节数；所述源地址为待发送数据的缓冲区的首地址，目的地址为USART的发送寄存器地址。
S103、CPU使能DMA控制器发送，开始进行DMA传输，即CPU向DMA传递开始发送传输的信息。
S104、DMA控制器在接到CPU的使能开始传输信息后，DMA控制器从源地址中取出待发送的数据，存放到USART的发送寄存器，USART根据USART总线协议把发送寄存器里的数据转换成电平信息发送到USART总线上；在这里DMA控制器可以依次从源地址中取出数据，每次取出的是一个字节的数据，在DMA控制器从RAM中取出一个字节的数据发送到USART的发送寄存器，并且所述USART根据USART总线协议把发送寄存器里的数据转换成电平信息发送到USART总线上后，DMA控制器将待发送数据的字节数减1；在此过程中，CPU不需要干预发送传输过程，从而可以节省大量的时间去进行设备的其他运行控制。
S105、当DMA传输待发送数据的字节数减为0时，即待发送的数据传输完毕，DMA控制器向CPU传递数据传输完毕的信息，CPU控制DMA控制器停止传输。
当DMA控制器停止传输数据时，根据需要，比如进行软件复位的时候，还需要CPU将USART设备和DMA控制器复位到初始状态，即复位到未传输数据的时候，否则在软件复位过程中可能会出现意外。
如图2是本发明基于USART总线的接收数据的方法的流程图，其包括如下步骤：
S201、CPU初始化USART，并在RAM中建立DMA接收数据缓冲区；在接收数据之前要先初始USART，设置好其工作方式，具体包括：①选择USART总线协议，在本发明中为RS232或RS485；②设置波特率；③设置停止位位数；④设置奇偶校验位方法；⑤设置数据位数以及设置好数据流的控制方法；在RAM中建立DMA接收数据缓冲区，其长度可以根据实际情况而定。
S202、CPU初始化DMA控制器；具体包括：建立USART与RAM之间的DMA通道，确定DMA接收传输的源地址、目的地址和待接收数据的字节数；所述源地址为USART的接收寄存器地址，目的地址为DMA接收缓冲区的首地址。
S203、CPU使能DMA控制器接收，开始进行DMA传输，即CPU向DMA控制传递开始接收数据的信息。
S204、所述USART根据USART总线协议把发送到USART总线的电平信息转换成数据并存放到USART的接收寄存器里，所述DMA控制器从所述接收寄存器里取出数据，存放到所述DMA接收数据缓冲区；在这里DMA控制器可以依次从接收寄存器中取出数据，每次取出的是一个字节的数据，DMA控制器将待接收数据的字节数减1；在此过程中，CPU不需要干预发送传输过程，从而可以节省大量的时间去进行设备的其他运行控制。
S205、当所述接收寄存器里的数据取出完毕时，所述待接收数据的字节数为0时，所述DMA控制器向CPU传递接收数据完毕、需要中断接收的信号，CPU控制所述DMA控制器停止接收。
在DMA控制器停止接收数据时，在需要的情况下，比如软件复位时，还要CPU控制USART设备和DMA控制器进行复位到初始状态，即复位到未接收传输数据的时候，否则在软件复位过程中可能会出现意外。
根据以上方案，下面对两个USART设备进行通信的具体实施例进行详细描述：
实施例一：
假如第一USART设备需要向第二USART设备发送字符串“ABCDEFG”，其详细的流程可以是：
针对第一USART设备：
首先对USART设备进行初始化，选择总线协议为RS485，并根据该协议进行以下设置：波特率为19200bps、停止位位数为2位、无奇偶校验位、数据位数为8bit，其CPU设置USART的RS485总线控制位为高，使得数据流控制方向为发送方向。
进行DMA的发送传输初始化，即：确定RAM中字符串“ABCDEFG”的缓冲区的首地址为ptr，长度为8；CPU初始化DMA控制器，建立USART与RAM之间的连接通道，设置DMA发送传输的源地址为ptr、目的地址为USART的发送寄存器地址以及DMA的发送计数寄存器为8。
CPU使能DMA控制器开始发送数据，在发送数据过程中，DMA控制器从源地址ptr中取出字符“A”，放入USART的发送寄存器，USART将该字符转换为电平信号并将该电平信号发送到USART的总线上，当发送完一个字节后，DMA控制器将发送计数寄存器的值减1，并如此循环，在这个发送过程中，CPU不需要干预DMA的传输过程。
当发送完字符“H”后，DMA的发送计数寄存器的值递减为0，DMA控制器向CPU传递数据发送完毕的信息，CPU根据该信息向DMA控制器传递停止发送数据的指令，以控制DMA控制器禁止DMA传输。
针对第二USART设备：
首先对USART设备进行初始化，选择总线协议为RS485，并根据该协议进行以下设置：波特率为19200bps、停止位位数为2位、无奇偶校验位、数据位数为8bit，其CPU设置USART的RS485总线控制位为低，使得数据流控制方向为接收方向。
进行DMA的接收传输初始化，即：CPU在RAM中建立一个固定的DMA接收缓冲区首地址ptr2，其长度至少为8字节；CPU初始化DMA控制器，建立USART与RAM之间的连接通道，确定DMA与USART关联，确定接收指针寄存器内容为ptr2以及设定接收计数寄存器设为8字节。
CPU使能DMA控制器开始接收数据，当DMA接收到CPU传递的接收数据使能信号后，如果USART设备没有接收到字符，那么DMA控制器将一直处于DMA接收传输等待状态；如果USART设备从USART总线上接收到字符“A”，DMA控制器将该字符从USART的接收寄存器取出，存放入DMA的接收缓冲区ptr2，每接收到一个字符后，DMA接收计数寄存器减1，在这个接收数据的过程中，CPU不需要干预操作。
当DMA控制器接收计数寄存器等于0时，DMA控制器向CPU传递数据接收完成的信息，CPU根据该信息将向DMA控制器传递停止接收数据的指令，并对其进行复位。然后CPU再从DMA接收缓冲区ptr2中取出字符串进行处理。
在本实施例中，是以一个USART设备进行发送、一个USART设备进行接收进行说明，其中，对于同一个USART设备而言，其可以同时具有发送和接收的功能。
实施例二：
在本实施例中，设定发送缓冲区与接收缓冲区的长度为10个字节，以上述发送字符串“ABCDFFG”为例，当将这个字符串存放入发送缓冲区时，由于该字符串长度不足以填满整个缓冲区，因此CPU在该字符串后添加空字符信息，以填满该缓冲区的长度，如此可以确保发送完该字符串时DMA控制器能够正确地识别，以停止发送过程。
本实施例的其他技术特征与实施例一相同，在此不予赘述。
参见图3所示，是本发明的基于USART总线的收发数据的装置的原理示意图，包括，
CPU，用于初始化USART和DMA控制器，在RAM中准备好待发送的数据和/或在RAM中建立DMA接收数据缓冲区，向DMA控制器传递开始发送和/或接收数据的信息，并控制所述DMA控制器停止发送和/或接收数据；
USART，用于根据USART总线协议把USART发送寄存器里的数据转换成电平信息发送到USART总线上和/或根据USART总线协议把USART总线上的电平信息转换成数据并保存到USART的接收寄存器里；
DMA控制器，用于在接收到CPU所传递的发送数据的命令时，将所述RAM中准备好的待发送的数据按字节存放到所述USART的发送寄存器，和/或在接收到CPU所发送的接收数据的命令时，将USART的接收寄存器的数据按字节存放到所述接收数据缓冲区，并在发送和/或接收过程完成时，向CPU传递发送和/或接收数据完成的信息；
RAM，用于存放待发送的数据或接收到的数据。
本发明的基于USART总线的发送接收数据的方法及其装置，CPU采用DMA机制控制USART设备实现对数据的发送或接收，DMA控制器控制数据的发送或接收过程，当所有数据发送或接收完毕时，DMA控制器只向CPU传递一次中断信息，CPU不需要干预发送传输过程，从而可以节省大量的时间去进行设备的其他运行控制，这样可以提高USART设备的工作效率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种基于USART总线的发送数据的方法，其特征在于：包括以下步骤，
CPU初始化通用同步异步收发器USART，并在RAM中准备好待发送的数据；
CPU初始化直接存储器访问DMA控制器：建立USART与RAM之间的DMA通道，确定DMA发送数据的源地址、目的地址和待发送数据的字节数；
CPU向DMA控制器传递开始发送数据的信息；
DMA控制器根据所述开始发送数据的信息，从所述RAM中取出待发送的数据，并存放到USART的发送寄存器；
所述DMA控制器从所述RAM中每次取出一个字节数据存放到USART的发送寄存器；
USART根据USART总线协议将其发送寄存器中的数据转换成电平信息并发送到USART总线上，DMA控制器将待发送的数据的字节数减1，当DMA控制器检测到待发送的字节数减为0时，所述待发送的数据发送完毕；
当待发送的数据发送完毕时，DMA控制器向CPU传递数据发送完毕的中断信号，CPU根据该信号向所述DMA控制器传递停止传输数据的指令。
2.根据权利要求1所述的基于USART总线的发送数据的方法，其特征在于：确定DMA发送数据的源地址的过程为确定RAM中所述待发送数据的首地址的过程，DMA发送数据的目的地址为USART的发送寄存器的地址。
3.根据权利要求1或2所述的基于USART总线的发送数据的方法，其特征在于：所述USART总线协议是RS232或RS485。
4.根据权利要求3所述的基于USART总线的发送数据的方法，其特征在于：当所述DMA控制器停止传输数据时，所述USART和DMA控制器复位到初始状态。
5.一种基于USART总线的接收数据的方法，其特征在于：包括以下步骤，
CPU初始化通用同步异步收发器USART，并在RAM中建立直接存储器访问DMA接收数据缓冲区；
CPU初始化直接存储器访问DMA控制器，建立USART与RAM之间的DMA通道，确定DMA接收传输的源地址、目的地址和待接收数据的字节数；
CPU向DMA控制器发送开始接收数据的信息；
所述USART检测USART总线上的电平信息，根据USART总线协议将USART总线上的电平信息转换成数据并存放到USART的接收寄存器，所述DMA控制器从所述接收寄存器里取出数据，DMA控制器依次从接收寄存器中取出数据，并存放到所述DMA接收数据缓冲区，DMA控制器每次取出一个字节的数据，DMA控制器将待接收数据的字节数减1，当所述DMA控制器检测到所述待接收数据的字节数减为0时，所述接收寄存器里的数据取出完毕；
当所述接收寄存器里的数据取出完毕时，所述DMA控制器向CPU传递接收数据完毕的中断信号，CPU根据该信号向所述DMA控制器传递停止接收数据的指令。
6.根据权利要求5所述的基于USART总线的接收数据的方法，其特征在于：确定DMA接收传输的源地址为所述USART的接收寄存器的地址，DMA接收传输的目的地址为所述DMA接收数据缓冲区的地址。
7.根据权利要求5或6所述的基于USART总线的接收数据的方法，其特征在于：当所述DMA控制器停止接收数据时，所述USART和DMA控制器复位到初始状态。
8.根据权利要求7所述的基于USART总线的接收数据的方法，其特征在于：所述USART总线协议是RS232或RS485。
9.一种基于USART总线的发送接收数据的装置，其特征在于，包括：
CPU，用于初始化通用同步异步收发器USART和直接存储器访问DMA控制器，在RAM中准备好待发送的数据和/或在RAM中建立DMA接收数据缓冲区；向DMA控制器传递开始发送和/或接收数据的信息，并控制所述DMA控制器停止发送和/或接收数据；CPU初始化DMA控制器的过程中建立USART与RAM之间的DMA通道，确定DMA接收传输的源地址、目的地址和待接收数据的字节数，和/或确定DMA发送数据的源地址、目的地址和待发送数据的字节数；
通用同步异步收发器USART，用于根据USART总线协议把USART的发送寄存器里的数据转换成电平信息发送到USART总线上和/或根据USART总线协议把USART总线上的电平信息转换成数据并存放到USART的接收寄存器里；
直接存储器访问DMA控制器，用于根据CPU的发送和/或接收数据的指令，从RAM中把待发送的数据传输到所述USART的发送寄存器和/或从所述USART的接收寄存器把待接收的数据传输到所述RAM的DMA接收数据缓冲区，DMA控制器每次取出一个字节的数据，然后DMA控制器将待发送数据和/或待接收数据的字节数减1，当DMA控制器检测到所述待发送数据的字节数减为0时，发送数据传输完毕，向CPU传递发送数据完成信息，和/或当DMA控制器检测到所述待接收数据的字节数减为0时，接收数据传输完毕，向CPU传递接收数据完成信息；
RAM，用于存放待发送的数据和/或接收到的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710123939 CN101146090B (zh) | 2007-10-16 | 2007-10-16 | 一种基于usart总线的发送接收数据的方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710123939 CN101146090B (zh) | 2007-10-16 | 2007-10-16 | 一种基于usart总线的发送接收数据的方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101146090A CN101146090A (zh) | 2008-03-19 |
| CN101146090B true CN101146090B (zh) | 2010-09-15 |
Family
ID=39208379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710123939 Active CN101146090B (zh) | 2007-10-16 | 2007-10-16 | 一种基于usart总线的发送接收数据的方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101146090B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103327012A (zh) * | 2013-05-30 | 2013-09-25 | 江西洪都航空工业集团有限责任公司 | 一种基于通讯协议的可通用rs232/422/485数据接收方法 |
| CN105446925A (zh) * | 2015-06-16 | 2016-03-30 | 北京天诚盛业科技有限公司 | 提高串口数据接收正确性的方法和装置 |
| CN106326157A (zh) * | 2015-06-30 | 2017-01-11 | 深圳市科陆电子科技股份有限公司 | 一种接收串口不定长数据的方法及装置 |
| CN105512061A (zh) * | 2015-11-24 | 2016-04-20 | 北京天诚盛业科技有限公司 | 对uart数据进行接收和解析的方法以及装置 |
| US10148420B2 (en) | 2016-11-29 | 2018-12-04 | Nxp B.V. | Serial data communications using a UART module and method therefor |
| CN110554984B (zh) * | 2019-07-26 | 2023-11-03 | 深圳震有科技股份有限公司 | 基于cpld的串口桥接方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1258362A (zh) * | 1997-05-30 | 2000-06-28 | 三洋电机株式会社 | 通信dma装置 |
| US6728795B1 (en) * | 2000-04-17 | 2004-04-27 | Skyworks Solutions, Inc. | DMA channel for high-speed asynchronous data transfer |
-
2007
- 2007-10-16 CN CN 200710123939 patent/CN101146090B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1258362A (zh) * | 1997-05-30 | 2000-06-28 | 三洋电机株式会社 | 通信dma装置 |
| US6728795B1 (en) * | 2000-04-17 | 2004-04-27 | Skyworks Solutions, Inc. | DMA channel for high-speed asynchronous data transfer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101146090A (zh) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101146090B (zh) | 一种基于usart总线的发送接收数据的方法及其装置 | |
| CN102567261B (zh) | 增强型spi控制器、增强型spi的通讯系统及传送数据方法 | |
| CN101572702B (zh) | 高速总线主从网络通信调度方法 | |
| CN202870808U (zh) | 一种spi串口模块的fpga实现装置 | |
| CN101222430B (zh) | 一种高速多协议数据传输系统和方法 | |
| CN102202058B (zh) | 多路uart总线与can总线之间协议转换控制器 | |
| CN102420877B (zh) | 一种多模式高速智能异步串口通信模块及实现方法 | |
| CN111694785B (zh) | 反馈型的uart自适应波特率系统及自适应波特率方法 | |
| CN101404556A (zh) | 一线总线的通讯方法 | |
| CN102932224A (zh) | 基于can网络的数据通讯系统及基于该系统的数据通讯方法 | |
| CN108304335A (zh) | 一种通过dma接收串口不定长报文的方法 | |
| CN101729572B (zh) | Modbus工业现场总线与无线zigbee间的协议转换装置及其方法 | |
| CN101471787A (zh) | 基于无线通信模块的软件模拟uart的方法 | |
| CN109062847A (zh) | 片上系统、用于rs485串口通讯的ip核及其控制方法 | |
| CN106528486A (zh) | 一种串口数据交换的方法 | |
| CN104156334A (zh) | 用于多机通讯的串口自适应数据透明传输协议 | |
| CN101339541A (zh) | 一种dma数据传输方法及dma控制器 | |
| JP3638895B2 (ja) | フィールドバスインタフェースボード | |
| US7610415B2 (en) | System and method for processing data streams | |
| CN107750358A (zh) | 数据处理方法 | |
| CN103199977A (zh) | 同步序列数据传输方法与电路装置 | |
| CN101894090B (zh) | 可自动调整收发次序的rs-485信号转换器 | |
| CN103049409B (zh) | 一种单向高速数据传输的控制方法 | |
| CN102299861A (zh) | 一种报文流量控制方法 | |
| CN102420734A (zh) | 一种can总线拓扑结构实现系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1118157 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1118157 Country of ref document: HK |
|
| ASS | Succession or assignment of patent right |
Owner name: SHENZHEN GUOREN COMMUNICATION CO., LTD. Free format text: FORMER OWNER: GUOREN COMMUNICATION CO LTD., SHENZHEN Effective date: 20150811 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150811 Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech park of science and technology in three Chinese central road building A building room 13F1303 Patentee after: Shenzhen compatriots limited company that communicates by letter Address before: 518057 building of three people's road, middle science and technology, Nanshan District science and Technology Park, Shenzhen, Guangdong Patentee before: Guoren Communication Co., Ltd., Shenzhen |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20191015 Address after: Room 1403, building a, Guoren building, No. 5, Keji Zhongsan Road, gaoxinyuan Middle District, Maling community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Guoren Wireless Communication Co., Ltd. Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech park of science and technology in three Chinese central road building A building room 13F1303 Patentee before: Shenzhen compatriots limited company that communicates by letter |
|
| TR01 | Transfer of patent right |