CN101140543A

CN101140543A - 支持flash页操作与流水线纠错码的数据交换装置与方法

Info

Publication number: CN101140543A
Application number: CNA2007101239804A
Authority: CN
Inventors: 汤江逊
Original assignee: Actions Semiconductor Co Ltd
Current assignee: Ju Li (Zhuhai) Microelectronics Co., Ltd
Priority date: 2007-10-19
Filing date: 2007-10-19
Publication date: 2008-03-12
Anticipated expiration: 2027-10-19
Also published as: CN101140543B

Abstract

本发明是一种支持flash页操作与流水线纠错码的数据交换装置，其包含有控制状态机和数据缓冲器，状态机控制器主要包括两个控制功能，数据传输存储以及控制纠错码的流程，当状态机控制器进行纠错码操作的时候，依次控制主区的数据进入编解码器，用户数据进入编解码器，以及从编解码器中读出或写入校验码，之后状态机控制器重新跳转到空闲状态以便进行下一个sector的纠错码操作。在进行flash页面处理时，flash页数据首先被状态机控制器分割成了512bytes大小，再进行读写操作，这样可支持任意大小的flash页面读写操作，提供数据交换缓冲和支持流水线模式纠错码，使得页内自由操作与流水线纠错码之间的数据就可以无障碍的传输，提供了传输效率和硬件利用率。

Description

支持flash页操作与流水线纠错码的数据交换装置与方法

技术领域

本发明涉及flash控制器及其控制方法，准确地说是一种支持flash页操作与流水线纠错码的数据交换装置与方法。

背景技术

现有flash器件主要都是以512Bytes数据块为基本的处理单元，同时进行ECC纠错，每一个512Bytes数据块传输都需要重新发送的命令和地址，都需要在当前的512Bytes数据块传输和ECC纠错完成之后才开始新的512Bytes数据块的传输，也就是现有的方案主要采用串行执行的方式。都是以512 Bytes sector为操作基础，只需要把校验码数据按照串行执行的方式直接插入纠错码的操作就可以了。在进行flash写操作的时候先把数据写到flash器件中，接着把当前sector校验码的结果直接写到flash器件中；在进行读操作的时候先把sector的数据读回到flash控制器中，接着从flash器件中把校验码数据读回来进行解码操作，如果有错误数据再进行纠错。由于flash控制器和纠错码都是以512Bytes sector为操作单元，基本上不再需要复杂的数据交换操作。读写操作都是以串行操作的方式进行的，当控制器某部分电路在工作的时候，其他部分电路都是处于空闲状态，同时由于每一个512Bytes数据块都需要进行命令、地址操作以及CPU对控制器的工作状态的配置和操作结果的回传，因此，现有方案在512Bytes数据块间需要切换地址，需要软件的控制，造成了效率低下；在数据读操作中，由于ECC运算需要超过512个时钟周期，造成了ECC制约传输性能的情况。

由于flash控制器和flash器件都可以支持页读写操作，现在的纠错码都是以512Bytes数据为基本的计算单元，flash页的大小有2K Bytes和4K Bytes等，如果支持纠错码功能，数据只能被分成512Bytes大小进行读写操作。现在flash页大小已经达到了4K，客观上需要能够提供页内任意大小的读写，并同时能进行ECC纠错，而现有的技术方案是建立在512Bytes数据处理的基础上，ECC纠错串行必须按照512Bytes大小进行，处理完一个512Bytes数据后才能进行下一个512Bytes数据的处理，这成了数据传输的瓶颈，在为了提高传输效率，迫切对现有技术提出改进。

发明内容

基于此，本发明设计了一种支持flash页操作与流水线纠错码的数据交换装置与方法，该装置及方法可以支持flash读写操作按照页面大小进行，经过数据交换结构之后flash控制器传输的数据被分割成了512Bytes大小，同时插入用户数据和校验码数据进行纠错码操作，提供数据交换缓冲和支持流水线模式纠错码，页内自由操作与流水线纠错码之间的数据就可以无障碍的传输。

本发明的另一个目地在于提供一种支持flash页操作与流水线纠错码的数据交换装置与方法，该装置和方法提供扇区(sector)分段式存储，保持了数据交换与纠错码512Bytes处理单元的一致，提高了传输效率。

本发明在再一个目地是提供一种支持flash页操作与流水线纠错码的数据交换装置与方法，该装置和方法对于错误信息采用替换校验码信息进行存储的，节约了硬件资源。

本发明的又一个目地是提供一种支持flash页操作与流水线纠错码的数据交换装置与方法，该装置和方法采用的是一种固定、无缓冲的转换。此转换定位简单，而且硬件成本低，适应主区的数据转换和校验码信息的转换。

为实现上述发明目地，本发明是这样实现的：

一种支持flash页操作与流水线纠错码的数据交换装置，其包含有状态机控制器和数据缓冲器，

状态机控制器，用于控制数据缓冲器进行读写操作及控制数据缓冲器和编解码器之间进行数据交换，

数据缓冲器，用于处理flash空闲区的数据缓冲，最大可以把一个flash页的空闲区数据都存储下来。

状态机控制器主要包括两个控制功能，数据传输存储以及控制纠错码的流程，在进行数据传输存储的时候，状态机控制器跳转到传输(transfer)状态，此时状态机控制器接口的数据可以写到数据缓冲器，也可以读出到控制器接口上，这种功能主要处理用户数据和校验码数据。当状态机控制器进行纠错码操作的时候，依次控制主区的数据进入编解码器，用户数据进入编解码器，以及从编解码器中读出或写入校验码，之后状态机控制器重新跳转到空闲状态以便进行下一个扇区的纠错码操作。

所述的支持flash页操作与流水线纠错码的数据交换装置，该交换装置还包含有数据格式转换器，数据格式转换器根据状态控制器的状态，对数据位宽进行转换，以使数据符合数据处理的要求，并将转换后的数据输入到编解码器，进行纠错处理，或者将编解码器传输来的数据进行格式转换后输入到数据缓冲器中。

状态机控制器可以通过控制数据格式转换器对编解码器直接进行读写。

一种支持flash页操作与流水线纠错码的数据交换方法，flash页数据首先被flash控制器分割成了512bytes大小，再进行读写操作，对于每个512bytes的flash页数据读写操作包括如下步骤：

①：flash控制器读写数据到数据缓冲器中；

②：状态机控制器根据数据传输或纠错的情况进行状态转换；

③：在状态机控制器的作用下，数据缓冲器将数据送到编解码器中进行编解码操作；

④：纠错码数据解码的错误信息写入到数据缓冲器。

对于纠错码为RS码设计的，RS码的每一个符号位(symbol)是9bits，flash传输数据是以字节为单位的，那么从flash控制器传输到纠错码编解码器的数据需要进行8bits到9bits的转换，从纠错码出来的数据就需要从9bits转换成8bits，数据格式的转换是通过数据格式转换器实现的，那么

Flash写操作流程如下：

首先由CPU把用户数据写到数据缓冲器的对应位置；

接着启动flash控制器写数据到flash器件中，同时flash控制器也把数据传输到控制器接口；

数据格式转换器通过8bits到9bits转换之后传输到纠错码的编解码器中；

主区的512bytes扇区数据传输完成后，状态机控制器接着控制用户数据传输到编解码器中，之后把编解码器输出的校验码经过9bits到8bits转换后传输到数据缓冲器的相应位置，当所有的扇区数据都完成了写操作后，编解码器也完成了纠错码的编码，数据缓冲器中也保留了相应的校验码数据；

Flash控制器再次启动传输进程，把数据缓冲器中的数据传输到flash器件中的空闲区。

Flash读操作流程：

首先由flash控制器把flash器件空闲区中的数据读到数据缓冲器的对应位置；

接着读flash器件主区数据到flash控制器中，同时flash控制器也把数据传输到控制器接口；

主区的512bytes扇区数据传输完成后，状态机控制器接着控制用户数据和校验码传输到编解码器中；

之后编解码器解出输入的数据是否有错，如果有错误再启动相应的算法进行纠错操作，并把错误位置和错误值写回到数据缓存器中对应的校验码位置，当所有的扇区数据都完成了读操作后，数据缓冲器中也保留了相应的用户数据和错误信息，CPU可以读回错误信息，并改正相应的错误数据。

由于整个编解码器采用了三级流水线的操作方式，即每个512bytes数据经过一级纠错算法模块之后，传输到下一级纠错算法模块，同时下一个512bytes数据传输到该纠错算法模块进行处理，这样每一级操作都可以在数据传输的期间完成，因此可以保持解码操作与数据传输一直同步进行。

所述的写操作流程中，在进行9bits到8bits转换的时候，把每一个symbol的前8bits作为一个字节直接在当前时钟周期传输，把第九位数据保存起来。当按照这种规律处理完8符号位(symbols)，也就传输了8Bytes数据，同时保存了8bits数据，最后把这个8bits数据作为一个字节传输。

所述的读操作中，在进行8bits到9bits转换的时候，首先直接缓存一个字节数据，后来每一个字节数据后面都直接加上前面缓存的那个字节的一位构成9bits再进行传输。

用户数据和校验码数据需要进行可逆变换，这个问题可以通过调整数据缓冲器的地址，再进行8bits到9bits转换的时候先读高位地址的数据，再跳回来读低位地址的数据，这样就保证了数据格式变换的可逆。

如果纠错码是BCH码，那么不需要进行数据格式的转换，数据格式转换器就不再需要。

所述的支持flash页操作与流水线纠错码的数据交换方法，其对于flash页数据的分割，是整个数据按照512bytes分割成N个存储段，其中N为大于等于1的整数，这些存储段用高位地址来定位，以对应与flash页面的扇区。每一个段内再用低位地址定位，同时每一个段又被分成了用户数据区和校验码数据区，而且在解码完成后校验码数据区被错误地址和错误值覆盖，用户数据被保留。

由于每进行一次flash读写操作，进行ECC所需要访问的数据非常多，数据定位复杂，因此进行基于扇区分段式存储是必需的。扇区的分段式存储就保持了数据交换与纠错码512bytes处理单元的一致，分段式存储也为软硬件访问数据存储器提供了方便。

本发明利用该装置和方法可支持任意大小的flash页面读写操作，flash页面在经过数据交换结构之后flash控制器传输的数据被分割成了512Bytes大小，同时插入用户数据和校验码数据进行纠错码操作，对于三级流水线模式的纠错，每一级纠错处理完一个512bytes单元后，马上处理下一个512bytes单元的数据，使得页内自由操作与流水线纠错码之间的数据就可以无障碍的传输，提供了传输效率和硬件利用率。

对于支持页读写操作和流水线纠错码操作，在多个扇区进行连续纠错码操作的时候，需要存储纠错码的错误位置和错误值信息。通常对错误信息独立开辟存储空间，这种模式对控制来说是比较简单的，但是不利于节约硬件资源，所以发明是采用替换校验码信息进行存储的，也就是纠错码解码之后，原来存储校验码信息的位置就被用来存储解码后的错误信息。

如果纠错码是采用RS码，RS码处理的每一个symbol(符合位)是9bits，但是数据传输都是以字节进行传输和地址定位的，如果采用对扇区数据一起进行调整，那么需要一个大的缓冲器，并且数据定位转换也不是很容易，因此本发明采用的是一种固定、无缓冲的转换，即数据格式转换器。此转换定位简单，而且硬件成本低，适应主区的数据转换和校验码信息的转换。

附图说明

图1为本发明基于数据交换结构的flash读写操作示意图；

图2为本发明所实施数据交换装置的结构示意图；

图3为本发明数据转换定位算法的示意图；

图4为本发明所状态机控制器的状态转换示意图；

图5为本发明的数据交换的结构图。

具体实施方式

下面结合附图详细说明本发明的实施。

图1介绍了基于数据交换结构的flash读写操作示意图，该图中实现flash读写操作主要由四部分电路功能模块组成，flash控制器负责数据的读写操作以及与数据交换装置进行的数据交换功能；ECC纠错码编解码器负责进行数据的编解码和纠错操作；数据交换装置负责给flash控制器和纠错码编解码器提供标准统一接口，并负责处理控制器和纠错码直接的数据同步，错误信息传递以及编解码进度控制等，数据交换装置由两个主要的数据接口，一个是连接flash控制器的数据接口，另一个是连接纠错码的数据接口。由于flash控制器主要控制整个数据传输流程，flash控制器和数据交换中心之间只有简单的数据通道，因此数据交换中心有一个独立的状态机控制器，它控制着数据存储，数据格式转换以及编解码器的操作。(如图2所示)。

图2介绍了数据交换结构的控制示意图，即图1所示的数据交换中心，该数据交换中心主要由三个部分组成：数据缓冲器、数据格式转换器以及状态机控制器。数据缓冲器主要负责处理flash spare区的数据缓冲，最大可以把一个flash页的spare区数据都存储下来，这样可以保证一次流水线操作可以最大处理一个flash页的数据。数据格式转换器主要用来处理数据位宽转换，由于RS码编解码的数据位宽为9bits，但是flash控制器数据传输是以字节为操作单元的，所以必须进行数据位宽转换。ECC模块指的是纠错码的编解码器。由图可见，整个数据交换结构都是在状态机控制器的控制下进行工作的。

对于纠错码为RS码设计的，RS码的每一个symbol是9bits，flash传输数据是以字节为单位的，那么从flash控制器传输到纠错码编解码器的数据需要进行8bits到9bits的转换，图3介绍了数据转换定位算法，即数据格式转换器所实现的功能，主要功能就是把每8个9位的symbol数据和每9个8位的字节数据进行相互转换，并且还要提供一定规律的地址对这些数据进行定位操作。图中有8个symbols数据：S0到S7，每一个symbol的0到7位数据直接作为一个字节数据立即传输，第8位数据被保存，当S0到S7都按照这种规律处理完之后，就还剩下8个1位的数据，这8位数据被保存作为第9个数据周期被传输。这样处理数据转换需要很少的硬件存储器，地址定位的规律也比较简单，就是每8个symbols地址后被插入了一个字节地址。

数据是以72bits为基本处理单元，72bits数据就是8symbols，同时也是9bytes。在进行9bits到8bits转换的时候，把每一个symbol的前8bits作为一个字节直接在当前时钟周期传输，把第九位数据保存起来。当按照这种规律处理完8symbols，也就传输了8bytes数据，同时保存了8bits数据，最后把这个8bits数据作为一个字节传输。反之，在进行8bits到9bits转换的时候，首先直接缓存一个字节数据，后来每一个字节数据后面都直接加上前面缓存的那个字节的一位凑成9bits再进行传输。

图4介绍了状态机控制器的状态转换示意图，状态机从空闲状态分别有两条跳转路径，一条是数据进行纠错码编解码的控制路径，一条是进行spare区数据传输的路径。Main data(主区数据)状态主要用来处理flash主区数据，User data(用户数据)状态用来处理用户定义数据，Parity data(校验数据)状态用来处理flash spare区的数据，这三个状态都是在纠错码工作的时候进行控制的。

Flash spare区数据传输是在状态机控制器在空闲状态转由Transfer状态进行控制实现的。

图5介绍了数据交换的结构图，主要介绍了涉及到数据交换结构的各种操作以及数据存储结构关系。图中介绍了三种数据存储顺序，以及8种操作，由图中①到⑧序号表示。Spare_data_0到Spare_da ata_7分别表示flash每一页中第0个扇区(sector)到第7个扇区(sector)的空闲的数据，这部数据是纠错码的校验和；User_data_0到User_data_7分别表示flash每一页中第0个扇区(sector)到第7个扇区(sector)的用户自定义数据；Correct_0到Correct_7分别表示flash每一页中第0个扇区(sector)到第7个扇区(sector)的主区数据的错误地址和错误值。这三类数据都是共用同一个硬件存储空间，由状态机进行控制切换，他们数据空间的大小也是根据纠错码的性能而不同，图中表示各种数据空间的大小是针对RS码纠错6符号位(symbols)来设计的。DMA(Direct Memory Access)代表一种直接内存存取方式，图中18*1，18*2，18*6，18*7分别代表用户数据、各correct间距、各correct、空闲数据的存储深度，即分别是1个18bites，2个18bites，6个18bites，7个18bites。下面详细介绍数据交换结构的控制操作：

①：首先由CPU把用户自定义数据写到用户自定义数据空间；

②：状态机控制器控制用户数据输入纠错码的编码器进行编码，并将编码器的编码结果输入spare_data数据空间；

③：状态机控制器把User_data和Spare_data数据传输到flash器件中，并进行编程存储；

④：状态机控制器从flash器件中把User_data和Spare_data数据传输到数据缓冲器中；

⑤：状态机控制器从数据缓冲器中读取User_data和Spare_data数据送到解码器中进行解码操作；

⑥：纠错码数据解码的错误地址和错误值到correct数据区，这时，数据格式为9bites；

⑦：CPU读取错误地址和错误值并改正错误的主区数据；

⑧：CPU读取用户数据。

以上8个操作步骤形成了一个flash读写操作以及纠错码的一次编解码操作，图中9 to 8以及8 to 9分别代表数据转换功能模块。

以4K字节flash页大小为例，它可以兼容2K和512字节大小的flash页，见图5所示。整个空间被分割成8个存储段，用高位地址来定位，对应与4K flash页面的8 sectors。每一个段内再用低位地址定位，同时每一个段又被分成了用户数据区和校验码数据区，而且在解码完成后校验码数据区被错误地址和错误值覆盖，用户数据被保留。

Claims

1.一种支持flash页操作与流水线纠错码的数据交换装置，其特征在于该交换装置包含有状态机控制器和数据缓冲器；

数据缓冲器，用于处理flash空闲区的数据缓冲，最大可以把一个flash页的空闲区数据存储下来。

2.如权利要求1所述的支持flash页操作与流水线纠错码的数据交换装置，其特征在于该交换装置还包含有数据格式转换器，所述的数据格式转换器根据所述的状态控制器的状态，对数据位宽进行转换，以使数据符合数据处理的要求，并将转换后的数据输入到编解码器，进行纠错处理，或者将编解码器传输来的数据进行格式转换后输入到所述的数据缓冲器中。

3.一种支持flash页操作与流水线纠错码的数据交换方法，其特征在于flash页数据首先被flash控制器分割成了512bytes大小，再进行读写操作，对于每个512bytes的flash页数据读写操作包括如下步骤：

①：flash控制器读写数据到数据缓冲器中；

④：纠错码数据解码的错误信息写入到数据缓冲器。

4.如权利要求3所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于对于纠错码为RS码设计的，RS码的每一个符号位是9bits，flash传输数据是以字节为单位的，从flash控制器传输到纠错码编解码器的数据需要进行8bits到9bits的转换，数据格式的转换是通过数据格式转换器实现的，那么

Flash写操作流程为：

首先由CPU把用户数据写到数据缓冲器的对应位置；

5.如权利要求3所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于对于纠错码为RS码设计的，RS码的每一个符号位是9bits，flash传输数据是以字节为单位的，从纠错码出来的数据就需要从9bits转换成8bits，数据格式的转换是通过数据格式转换器实现的，那么

Flash读操作流程：

6.如权利要求5所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于所述的写操作流程中，在进行9bits到8bits转换的时候，把每一个符号位的前8bits作为一个字节直接在当前时钟周期传输，把第九位数据保存起来；当按照这种规律处理完8个符号位，也就传输了8字节数据，同时保存了8bits数据，最后把这个8bits数据作为一个字节传输。

7.如权利要求4所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于所述的读操作中，在进行8bits到9bits转换的时候，首先直接缓存一个字节数据，后来每一个字节数据后面都直接加上前面缓存的那个字节的一位构成9bits再进行传输。

8.如权利要求4所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于用户数据和校验码数据需要进行可逆变换，是通过调整数据缓冲器的地址，在进行8bits到9bits转换的时候先读高位地址的数据，再跳回来读低位地址的数据实现的。

9.如权利要求4或5所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于如果纠错码是BCH码，那么不需要进行数据格式的转换。

10.如权利要求3所述的支持flash页操作与流水线纠错码的数据交换方法，其特征在于对于flash页数据的分割，是整个数据按照512bytes分割成N个存储段，其中N为大于等于1的整数，这些存储段用高位地址来定位，以对应于flash页面的扇区，每一个段内再用低位地址定位，同时每一个段又被分成了用户数据区和校验码数据区，而且在解码完成后校验码数据区被错误地址和错误值覆盖，用户数据被保留。