CN101131870A - 包括块信息块的闪存设备及操作该闪存设备的方法 - Google Patents

包括块信息块的闪存设备及操作该闪存设备的方法 Download PDF

Info

Publication number
CN101131870A
CN101131870A CNA2007101385001A CN200710138500A CN101131870A CN 101131870 A CN101131870 A CN 101131870A CN A2007101385001 A CNA2007101385001 A CN A2007101385001A CN 200710138500 A CN200710138500 A CN 200710138500A CN 101131870 A CN101131870 A CN 101131870A
Authority
CN
China
Prior art keywords
block
memory
block message
message
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101385001A
Other languages
English (en)
Inventor
金恩敬
牟炫宣
姜相喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101131870A publication Critical patent/CN101131870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/72—Location of redundancy information
    • G11C2229/723—Redundancy information stored in a part of the memory core to be repaired

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

公开了一种半导体存储器设备，其包括：多个存储器块，每个存储器块被分段为主区和备用区；以及存储所述存储器块的块信息的块信息存储区。

Description

包括块信息块的闪存设备及操作该闪存设备的方法
相关申请的交叉引用
本专利申请要求2006年8月24日提交的，申请号为2006-80693的韩国专利申请的优先权，通过引用将其全部内容合并于此。
技术领域
这里公开的本发明涉及半导体存储器设备，更具体地，涉及闪存设备。
背景技术
作为非易失性存储器的闪存设备是电可擦除可编程的只读存储器(EEPROM)的一种类型，其中，通过编程操作可以向多个存储器块写入数据。一般的EEPROM可以以一次可擦除或可编程一个存储器块的特性操作。这意味着：在同时从其它的存储器区域中读取数据和同时向其它的存储器区域中写入数据的系统中，闪存可以更快更有效地操作。通常，闪存或EEPROM被配置使得被用来存储数据的、围住电荷存储元件的绝缘薄膜由于反复操作而随着时间被逐渐耗尽。
即使是在没有电源的情况下，闪存也将信息存储在它们的硅片上。即，在没有电能消耗的情况下，甚至是在到芯片的电源中断的条件下，闪存也能保持其信息。此外，对于读取而言，闪存提供对物理振动的耐受性和快速存取时间。由于这些特性，闪存被广泛地用作由电池供电的电子装置中的存储单元。根据门的逻辑安排，一般将闪存分成NOR和NAND两种类型。
如图1所示，闪存通常包括用于存储数据信息的存储器单元阵列。该存储器单元阵列具有多个存储器块BLK0～BLKn-1。每个存储器块可被用来存储数据。每个存储器块被分段成主区和备用区(spare region)。备用区可被用来存储各种信息。例如，备用区可被用来存储关于主区的信息、即关于存储器块的信息(下文中称为“块信息”)。这种块信息表示其对应块是否是坏块。例如，如果存储器块被检测为坏块，如图1所示，则可以更新该存储器块的相关联的备用区，以反映相关联的存储器块是坏的。
在以图1所示的方式存储块信息的闪存中存在如下问题。首先，当读取存储器块的块信息时，可能需要读出所选择的存储器块的每一个以从所选择的存储器块的相关联的备用区中存取块信息。该操作可能花费很长的时间来读取块信息。此外，为每个块分配备用区来存储块信息，其降低了利用备用区的效率。
发明内容
在根据本发明的一些实施例中，非易失性半导体存储器设备包括：多个存储器块，其分别被分段为主区和备用区；以及块信息存储区，其被配置为存储存储器块的块信息。
在根据本发明的一些实施例中，存储器单元阵列包括：多个存储器块，每一个存储器块被分段为主区和备用区；和块信息区，其被配置为存储与存储器块相关联的块信息；页缓冲器电路，其被配置为从块信息存储区中读出块信息。寄存器块被配置为存储通过列选择电路而从页缓冲器电路传送而来的块信息。
在根据本发明的一些实施例中，一种操作非易失性存储器设备的方法包括：将与非易失性存储器设备的多个存储器块相关联的块信息存储在独立寻址的块信息存储区中。
可以通过参考说明书和附图的其余部分来更深入地理解本发明的特性和优点。
附图说明
将参考附图描述本发明的非限制性和非排他性的实施例，在附图中，除非另有规定，贯穿各个图相似附图标记表示相似的部分。在附图中：
图1是示出在根据现有技术的闪存设备中管理坏块信息的方案的示意图；
图2是图示在根据本发明的一些实施例中的闪存设备的方框图；
图3是示出用于从图2中示出的、根据本发明的一些实施例中的闪存设备向外部输出坏块信息的操作的流程图；
图4是示出用于将所有存储器块的坏块信息存储在图2中示出的、根据本发明的一些实施例中的闪存设备中的流程图；以及
图5是用于当在图2中示出的、根据本发明的一些实施例中的闪存设备中存在编程失败时存储坏块信息的操作的流程图。
具体实施方式
下面将参考附图更详细地描述本发明的优选实施例，示出闪存设备作为用于图示本发明提供的结构特性和操作特性的示例。
然而，本发明可以以不同形式来实现，并且不应被构造为限于这里提出的实施例。而且，提供这些实施例使得该公开将是彻底的和完整的，并且将充分地向本领域技术人员传达本发明的范围。贯穿附图，相似的附图标记表示相似的元件。
图2是图示依据本发明的闪存设备的方框图。根据本发明的闪存设备是NAND闪存设备。但是，本发明可适用于其它的非易失性存储器设备(例如，磁荷(magnetic)RAM，相变(phase-changeable)RAM，铁电(ferroelectric)RAM，NOR闪存，等等)。
参考图2，本发明实施例的闪存设备包括存储器单元阵列100。存储器单元阵列100被组织为包括多个存储器块BLK0～BLKn-1。每个存储器块都由主区和备用区构成。在根据本发明的一些实施例中，闪存设备包括块信息存储区101，该块信息存储区101被配置为存储反映存储器块BLK0～BLKn-1的状态的块信息。块信息可包括表示每个存储器块是否是坏块的信息。应该理解，在根据本发明的一些实施例中，块信息也可包括其它类型的信息或者可用于存储与坏块无关的信息。块信息存储区101可由一个或多个存储器块构成。
行选择电路200被控制块(有时被称为控制器)500调节，响应于从接口电路600提供的地址而选择存储器块。并且，行选择电路200选择在所选择的存储器块中排列的字线中的一条。尽管未示出，行选择电路200利用从字线电压生成器提供的字线电压来驱动所选择的字线。页缓冲器电路300也被控制块500调节，在读取操作期间从存储器单元阵列100读取数据。页缓冲器电路300可被配置成在编程操作期间存储通过接口电路600和列选择电路400传送而来的数据，并且将其中保存的数据编程到存储器单元阵列中。尽管没有明确示出，页缓冲器电路300可包括多个页缓冲器，每个对应于在存储器单元阵列100中排列的多对位线。列选择电路400被控制块500调节，响应于通过接口电路600提供的列地址而选择页缓冲器。控制块500可被配置为调节根据本发明的闪存设备的所有操作(例如，读取、编程和擦除操作)。
在根据本发明的一些实施例中，行选择电路200被配置为选择开电时初步建立的存储器块以及选择所选择的存储器块的至少一条字线。此外，列选择电路400可被配置为选择预定单位的页缓冲器电路300的页缓冲器。行选择电路200和列选择电路400被初始化为在开电时初步建立的地址。
在根据本发明的一些实施例中，闪存设备还包括寄存器块700。寄存器块700运行以存储开电时从块信息存储区101中读取的块信息。寄存器块700响应于通过接口电路600从外部提供的地址而输出其中存储的块信息。即，当将特定命令施加给控制块500时，在控制块500的控制下，通过接口电路600输出存储在寄存器块中的块信息。如本领域技术人员将理解的，可以以各种方式并且不限于这里描述的那些方式来向外部提供存储在寄存器块700中的块信息。
如可从上述描述中看出的，可以通过将每个存储器块的块信息存储在块信息存储区101中而不是在备用区中来缩短用于读取块信息的时间。此外，可以通过将每个存储器块的块信息存储在块信息存储区101中而不是在备用区中来提高使用备用区的效率。
图3是用于从图2中示出的、根据本发明的一些实施例中的闪存设备向外部输出坏块信息的操作的流程图。
参考图3，当将电源电压提供到闪存设备时(S100)，即开电时，由行选择电路200来指定块信息存储区101，然后页缓冲器电路300从块信息存储区101中读取块信息并且可以避免读取每个存储器块的备用区。通过列选择电路400将如此读出的块信息传送给寄存器块700。即，利用从块信息存储区101中读出的块信息来更新寄存器块700(S120)。通过接口电路600从阵列输出存储在寄存器块700中的块信息(S140)。如结合图2所描述的，可以通过各种方案来向外部输出存储在寄存器块700中的块信息。
如可从上述描述中看出的，可以通过从块信息存储区101中读取块信息以及避免读取每个存储器块的备用区来缩短用于读取块信息的时间。这意味着：可以缩短开电时引导操作(boot operation)的时间。
图4是示出用于将存储器块的坏块信息存储在图2中示出的、根据本发明的一些实施例中的闪存设备中的流程图。
参考图4，在控制块150的调节下，通过接口电路600和列选择电路400将存储器块BLK0～BLKn-1的块信息加载到页缓冲器电路300中(S200)。一旦存储器块BLK0～BLKn-1的块信息被加载到页缓冲器电路300中，就依据由控制块150进行的调节，将所加载的块信息一次编程到块信息存储区101中。
将该方案与将块信息存储在存储器块的备用区中的情况进行比较，可以通过将存储器块BLK0～BLKn-1的块信息一次存储在块信息存储区101中来缩短用于编程块信息的时间。这意味着：可以降低生产成本。例如，从测试闪存设备获得的块信息应该被记录在每个存储器块的备用区中。如果将块信息存储在存储器块的备用区中，(如在一些现有技术设备和方法中所做的)需要对所有的存储器块进行编程。相反，如果将存储器块BLK0～BLKn-1的块信息存储在块信息存储区101中，(如在根据本发明的一些实施例中所做的)可以对存储区101执行块信息的编程。因此，在根据本发明的一些实施例中，可以降低用于运送(ship)闪存设备产品的时间，因此允许降低制造成本。
图5是示出当在图2中示出的闪存设备中存在编程失败时用于存储坏块信息的操作的流程图。
如公知的，在完成对所选择的存储器块的编程操作之后，确定是否已经成功地进行了编程操作。如果确定的结果通知编程失败，则将编程失败的存储器块当作坏块。为此，将编程之后被检测为坏块的存储器块的块信息加载到页缓冲器电路300(S300)。接下来，通过页缓冲器电路300将所加载的块信息作为特定字段编程到块信息存储区101中。利用本领域技术人员公知的块替换技术，可以将存储在具有编程失败的存储器块中的数据拷贝到空的存储器块中。
如上所述，可以通过将每个存储器块的块信息存储在块信息存储区中而不是在备用区中来缩短用于读取块信息的时间。此外，可以通过将每个存储器块的块信息存储在块信息存储区中而不是在备用区中来提高使用备用区的效率。
应该将上面公开的主题考虑为示例性的、而不是限制性的，并且所附权利要求书意在包括所有落在本发明的实际精神和范围之内的这些修改、改进和其它实施例。因此，针对法律所允许的最大程度，本发明的范围应该由所附权利要求书及其等效物的最广范围的容许解释来确定，并且不应该被上述详细描述而限制或局限。

Claims (19)

1.一种半导体非易失性存储器设备，包括：
多个存储器块，每个存储器块被分段为主区和备用区；以及
块信息存储区，被配置为存储与所述多个存储器块相关联的块信息。
2.如权利要求1所述的半导体存储器设备，其中，所述块信息包括所述多个存储器块的坏块信息。
3.如权利要求1所述的半导体存储器设备，其中，所述块信息存储区包括一个或多个存储器块。
4.如权利要求1所述的半导体存储器设备，还包括：
寄存器块，被配置为临时存储开电时从所述块信息存储区中读取的块信息。
5.如权利要求4所述的半导体存储器设备，其中，响应于来自所述外部系统的请求，向所述非易失性存储器设备的外部系统输出所述寄存器块的块信息。
6.如权利要求1所述的半导体存储器设备，还包括：
读/写电路，接收与所述多个存储器块相关联的块信息，并被配置为将所接收到的块信息存储在所述块信息存储区中。
7.如权利要求6所述的半导体存储器设备，其中，所述读/写电路包括：
控制块；
页缓冲器电路，被配置为在所述控制块的控制下临时存储通过列选择电路传输而来的块信息；以及
行选择电路，依据所述控制块的调节，选择所述块信息存储区。
8.一种闪存设备，包括：
存储器单元阵列，包括：多个存储器块，每个存储器块被分段为主区和备用区，以及存储所述存储器块的块信息的块信息存储区；
页缓冲器电路，被配置为从所述块信息存储区中读出所述块信息；以及
寄存器块，被配置为存储通过列选择器电路而从所述页缓冲器电路传送而来的所述块信息。
9.如权利要求8所述的闪存设备，其中，响应于来自外部系统的请求，向所述外部系统输出所述寄存器块的块信息。
10.如权利要求8所述的闪存设备，其中，所述块信息包括所述多个存储器块的坏块信息。
11.如权利要求8所述的闪存设备，其中，所述块信息存储区包括一个或多个存储器块。
12.如权利要求8所述的闪存设备，其中，在测试操作期间，由外部系统提供要被存储在所述块信息存储区中的、所述存储器块的块信息。
13.如权利要求8所述的闪存设备，其中，所述页缓冲器电路被配置为在开电时从所述块信息存储区中读取所述块信息。
14.如权利要求8所述的闪存设备，其是NAND闪存设备。
15.一种操作非易失性存储器设备的方法，包括：
将与所述非易失性存储器设备的多个存储器块相关联的块信息存储在独立寻址的块信息存储区中。
16.如权利要求15所述的方法，其中，所述独立寻址的块信息存储区在与所述多个存储器块相关联的备用区的外部。
17.如权利要求15所述的方法，其中，所述独立寻址的块信息存储区包括所述非易失性存储器设备的单个块，其包括与所述多个存储器块相关联的块信息。
18.如权利要求15所述的方法，其中，所述独立寻址的块信息存储区包括所述非易失性存储器的块，其包括与所述多个存储器块中的至少两个相关联的块信息。
19.如权利要求15所述的方法，还包括：
在测试所述非易失性存储器设备以提供块信息期间，确定所述多个存储器块的坏块信息；
将所述块信息存储在所述非易失性存储器设备的页缓冲器电路中；以及
将所述块信息从所述页缓冲器电路传送到所述块信息存储区。
CNA2007101385001A 2006-08-24 2007-08-08 包括块信息块的闪存设备及操作该闪存设备的方法 Pending CN101131870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060080693A KR100837273B1 (ko) 2006-08-24 2006-08-24 플래시 메모리 장치
KR80693/06 2006-08-24

Publications (1)

Publication Number Publication Date
CN101131870A true CN101131870A (zh) 2008-02-27

Family

ID=39129089

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101385001A Pending CN101131870A (zh) 2006-08-24 2007-08-08 包括块信息块的闪存设备及操作该闪存设备的方法

Country Status (3)

Country Link
US (1) US20080052445A1 (zh)
KR (1) KR100837273B1 (zh)
CN (1) CN101131870A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040804A1 (zh) * 2016-08-29 2018-03-08 深圳市中兴微电子技术有限公司 一种存储器块处理方法、装置和计算机存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090187701A1 (en) * 2008-01-22 2009-07-23 Jin-Ki Kim Nand flash memory access with relaxed timing constraints
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
CN102479156B (zh) * 2010-11-22 2015-03-11 慧荣科技股份有限公司 用来进行区块管理的方法、记忆装置及其控制器
CN103593303A (zh) * 2013-10-29 2014-02-19 福建星网视易信息系统有限公司 一种坏块表存放方法、装置以及与非门型非易失存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060419A (ko) * 2001-01-11 2002-07-18 최웅림 메모리 접근 방법
JP2002208287A (ja) 2001-01-12 2002-07-26 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
KR100526186B1 (ko) * 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
KR100572328B1 (ko) * 2004-07-16 2006-04-18 삼성전자주식회사 배드 블록 관리부를 포함하는 플래시 메모리 시스템
KR100605107B1 (ko) * 2004-07-21 2006-07-28 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
US7555678B2 (en) * 2006-03-23 2009-06-30 Mediatek Inc. System for booting from a non-XIP memory utilizing a boot engine that does not have ECC capabilities during booting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040804A1 (zh) * 2016-08-29 2018-03-08 深圳市中兴微电子技术有限公司 一种存储器块处理方法、装置和计算机存储介质
CN107783723A (zh) * 2016-08-29 2018-03-09 深圳市中兴微电子技术有限公司 一种存储器块处理方法和装置

Also Published As

Publication number Publication date
KR20080019115A (ko) 2008-03-03
US20080052445A1 (en) 2008-02-28
KR100837273B1 (ko) 2008-06-12

Similar Documents

Publication Publication Date Title
US7349256B2 (en) Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
US7734880B2 (en) Flash memory system compensating reduction in read margin between memory cell program states
US8750038B2 (en) Nonvolatile memory device and method of operating the same
KR100854972B1 (ko) 메모리 시스템 및 그것의 데이터 읽기 방법
US20090248955A1 (en) Redundancy for code in rom
US9312024B2 (en) Flash memory device having efficient refresh operation
US8885419B2 (en) Semiconductor memory device and methods of operating the same
JP2006107719A (ja) 不揮発性メモリ装置及びそれのプログラム方法
CN101131870A (zh) 包括块信息块的闪存设备及操作该闪存设备的方法
US20080025095A1 (en) Flash memory device and program method thereof
US20200026346A1 (en) Memory system
US11550503B2 (en) Storage device which controls memory according to temperature, and method of controlling the same
US20080181008A1 (en) Flash memory system capable of improving access performance and access method thereof
US10037247B2 (en) Memory system having idle-memory devices and method of operating thereof
US20090027966A1 (en) Flash memory device
US20090031080A1 (en) Flash memory device and program method thereof
US7317635B2 (en) User configurable commands for flash memory
WO2006011216A1 (ja) 不揮発性記憶装置の情報設定方法、不揮発性記憶装置、およびそれらを搭載したシステム
US9349481B2 (en) Semiconductor memory device and method of operating the same
US20100329027A1 (en) Nonvolatile memory device and method of operating the same
US7944758B2 (en) Non-volatile memory device and method for copy-back thereof
JP6708762B1 (ja) 半導体記憶装置
JP2006004478A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080227