CN101131814B

CN101131814B - 图像处理方法以及图像显示系统

Info

Publication number: CN101131814B
Application number: CN2006101117412A
Authority: CN
Inventors: 王元鸿; 林省宏
Original assignee: ZHIBAO TECHNOLOGY Co Ltd
Current assignee: Himax Technologies Ltd; Himax Semiconductor Inc
Priority date: 2006-08-25
Filing date: 2006-08-25
Publication date: 2010-08-11
Anticipated expiration: 2026-08-25
Also published as: CN101131814A

Abstract

一图像显示系统以及一图像处理方法，仅仅需要少量的内存。一屏幕具有数个行，每行具有数个画点。一缓冲器具有数个内存。一处理单元接收一图像信号的数个原始点数据，依据一缩放要求，处理这些原始点数据，产生数个处理后点数据，并依序将这些处理后点数据一一地写入该缓冲器的这些内存中。这些原始点数据对应一画面的一行。一屏幕驱动单元循序读取这些内存所存的处理后点数据，并循序地驱动该屏幕上一相对应行的数个画点。这些内存的数量小于这些处理后点数据的数量。

Description

图像处理方法以及图像显示系统

技术领域

本发明涉及一种图像处理的方法以及相关的系统，特别涉及一种可以使用少量的内存就可以达到一图像处理目的的图像处理方法与系统。

背景技术

目前非常流行高宽比(aspect radio)为16∶9的屏幕(panel)。譬如说，当今LCD电视几乎都是以16∶9屏幕为主流，而取代了以往阴极射线管(CRT)电视一般所具有的4∶3屏幕。为了呼应这样的趋势，当今一些可携式数字影音装置，像是数字摄影机或是数字相机等，也开始具备了16∶9的LCD屏幕。

然而，并非所有的影音内容都是以16∶9格式制作。因此，当一台具有16∶9屏幕的影音装置想要播放具有4∶3格式的影音内容时，此影音内容就必须要经过适切地信号处理，才可以呈现在16∶9屏幕上。

图1左边显示一个4∶3的画面，右边显示一16∶9屏幕显示该画面时的情形。在诸多种显示模式中，一种在16∶9屏幕中显示4∶3画面的模式是，在大略维持画面4∶3的高宽比条件下，缩小或是放大画面，使其画面高配合16∶9屏幕的高。然而，当高度相等时，16∶9屏幕的宽是比4∶3画面的宽大，所以，16∶9屏幕上就有一些空白(不受画面信号影响)的地方。一般而言，是将缩小/放大后的4∶3画面放在16∶9屏幕的正中间，而在两旁的两个空白处显示出固定的一种颜色，像是黑色或是蓝色。每一个这两个空白处所在位置称为一帧边界(frame border)，如图1所示。

譬如说：当原始4∶3画面的每一行(line)(或是水平线)有1440点数据(dot data)，而16∶9屏幕每一行只有960画点(dot)时，16∶9屏幕的每一行中可能只有中间的720画点用来对应到原始4∶3画面中一行1440点数据(dotdata)，16∶9屏幕每一行左边与右边各剩下的120(＝(960-720)/2)画点则固定显示黑色。

4∶3画面一般是逐行输入一影音装置内的。如同先前所述的，4∶3画面要在16∶9屏幕显示时，除了放大/缩小外，还需要在帧边界填入固定颜色。这些所需要执行动作，将会造成4∶3画面的一行内的原始点数据的输入，无法与驱动16∶9屏幕的一相对应行的处理后点数据完全同步。所以，影音装置就需要有缓冲器来暂存一些处理后点数据。

有的影音装置会提供具有数个内存的一个帧缓存器(frame buffer)，来存储整个当下要显示在16∶9屏幕的画面。处理后点数据，随着具有原始画面之图像信号的改变，一直的去更新帧缓存器中相对应的内存；而对应到帧边界(frame border)的内存，则一直存放着代表黑色的点数据。这样的好处是设计上比较简单，画面暂存缓冲区的读取跟写入可以平行独立处理。但是，这样设计的缺点是成本昂贵，因为帧缓存器的内存数量，就至少要大于等于16∶9屏幕的总画点数量。这样的内存成本，对于可携式数字影音装置而言，是非常可观的。

鉴于目前一般显示器屏幕是逐行扫描来显示画面，所以，现有技术中有以两条行缓冲器(line buffer)，来取代庞大昂贵的画面暂存缓冲区。请见图2A以及图2B，分别表示行缓冲器10与12在一行周期以及下一行周期内的读取与写入情形。如图2A与图2B所示，在一行周期内，对应到一屏幕中的一行的处理后点数据就写入而暂存在行缓冲器10与12其中之一内，缓冲器10与12其中的另一个则输出在前一行周期内所存放的对应到前一行的处理后点数据，来驱动一屏幕中的该前一行。缓冲器的写入与读取被适当地错开而相互独立。可是，假使缓冲器10与12并不需要存放相对应帧边界内之颜色数据(因为固定不变)，每一缓冲器(10与12)的内存数量的最低要求也至少要跟16∶9屏幕一行中用来显示4∶3画面的画点数量一样。以先前16∶9屏幕为例中，16∶9屏幕的每一行有720画点对应到原始4∶3画面中的一行原始点数据，那需要的内存数量就至少还要有1440个(两个行缓冲器，而每一行缓冲器有720个内存)。

较少的内存，基本上代表了成本的降低，而相对应的产品就能更有市场竞争力。

发明内容

本发明实施例一种图像处理的方法，可以使用较小的缓冲器。一图像信号的数个原始点数据先被接收。这些原始点数据对应一画面的一行。依据一缩放要求，这些原始点数据被处理而产生数个处理后点数据。这些处理后点数据一一地写入一缓冲器的数个内存中。在这些处理后点数据全部存入该缓冲器中之前，这些内存所存的处理后点数据开始循序地被读取，以循序地驱动一屏幕上一相对应行的数个画点(dot)。这些处理后点数据全部存入该缓冲器中的结束时间点，大约等于这些内存所存的处理后点数据被全部读取的结束时间点。

本发明实施例亦提供一种图像显示系统，包含有一屏幕、一缓冲器、一处理单元、以及一屏幕驱动单元。该屏幕具有数个行，每行具有数个画点。该缓冲器具有数个内存。该处理单元接收一图像信号的数个原始点数据，依据一缩放要求，处理这些原始点数据，产生数个处理后点数据，并依序将这些处理后点数据一一地写入该缓冲器的这些内存中。这些原始点数据对应一画面的一行。该屏幕驱动单元循序读取这些内存所存的处理后点数据，并循序地驱动该屏幕上一相对应行的数个画点(dot)。这些内存的数量小于这些处理后点数据的数量。

附图说明

图1显示一个4∶3的画面以及一16∶9屏幕显示该画面时的情形；

图2A与图2B分别表示二行缓冲器在一行周期以及下一行周期内的读取与写入情形；

图3为依据本发明实施的一图像显示系统；

图4显示每一行有1440点数据的一个4∶3的画面以及每行有960画点的一16∶9屏幕显示；

图5为依据本发明实施的一信号时序示意图；

图6A到图6G显示写入与读取指标随着时钟移动的情形；

图7为依据本发明实施的另一信号时序示意图；以及

图8为一可以运用本发明的屏幕。

附图符号说明

缓冲器10、12 图像显示系统100 屏幕102

缓冲器106 处理单元104 屏幕驱动单元108

画面110 原始点数据128 处理后点数据130

黑色数据132、134 屏幕300

多路复用器302

具体实施方式

图3为依据本发明实施的一图像显示系统100。图像显示系统100包含有屏幕102、缓冲器106、处理单元104、以及屏幕驱动单元108。

屏幕102有数个画点(dot)，排列成矩阵，分成行与列。所以，每一行有数个画点。

缓冲器106有数个内存，每个内存可以暂存一个画点的点数据。

处理单元104接收图像信号。譬如说，图像信号对应到图3中的画面110。画面110也是由数个排列成矩阵的原始点数据所构成，这些原始点数据一般是逐行的送到处理单元104接收。为了符合格式转换、画面大小变化、或是其它的画面变化功能要求，处理单元104会把收到的一条行信号加以适当的处理，而产生一些处理后点数据。依照处理的要求不同，每一行内的处理后点数据的数量可能大于也可能小于每一行内的原始点数据的数量。如果屏幕102的行分辨率(resolution)小于画面110的行分辨率，那画面中的原始点数据就必须用合并(merge)或是抽点(sampling)的方式，来产生数量较少的处理后点数据。这些处理后点数据会一一地写入缓冲器106中的内存中。

屏幕驱动单元108循序地读取内存中所存的处理后点数据，并循序地驱动屏幕102上一对应行的数个画点。

与现有技术至少需要两个行缓冲器不一样的，图像显示系统100中的缓冲器106可以小于一行缓冲器。也就是说，缓冲器106中内存的数量，可以小于一行中处理后点数据的数量。缓冲器106中内存的数量，可以是一行中处理后点数据的数量的1/2、甚至是1/4。

以下以每行有1440点数据的一4∶3画面(如图4左边所示)，显示在每行有960画点的一16∶9屏幕(如图4右边所示)为一个例子，来解释缓冲器106的写入与读取时序控制。16∶9屏幕以中间宽度为720个画点的部分，来显示4∶3画面，两旁宽度均为120画点的帧边界则固定显示黑色。

图5为依据本发明实施的一信号时序示意图。由上而下，信号依序是行同步信号HSYNC、图像信号Video、时钟信号clock1、输出的驱动信号、以及时钟信号clock2。时钟信号clock1与clock2其实是一样的时钟信号，只是在信号上有标示不一样的记号，以方便说明。

行同步信号HSYNC与图像信号Video都是依据4∶3画面而产生，并输入至图像显示系统100。行同步信号HSYNC一开始由低(disserted)变高(asserted)，意味着接下来图像信号Video将会带有对应4∶3画面中之一行的原始点数据。所以，图像信号Video，在T_VO时段的1440时钟(clock)内，依序送给图像显示系统100 1440个原始点数据128。

如同先前所述的，因为4∶3画面与16∶9屏幕的行分辨率不同，原始点数据并不能直接用来驱动屏幕102，而是要经过处理，转换成处理后点数据，才能据以驱动屏幕102。4∶3画面的每一行有1440个原始点数据，而16∶9屏幕的每一行只有用720画点来对应到4∶3画面的每一行，比例上来说是1440∶720＝2∶1。所以，用以驱动16∶9屏幕的一个画点的一处理后点数据，就是4∶3画面中的两个原始点数据之处理结果。这里的处理可能是两个原始点数据取其中之一就好、两个原始点数据取平均值、或是任何类似的运算。经过处理后，1440个原始点数据对应到720个处理后点数据。

图5中，介于图像信号Video与时钟信号clock1的符号S，表示720个处理后点数据中，在T_VO时段的1440时钟中，一一地写入缓冲器106中的内存。由于每两原始点数据才执行一次写入缓冲器106的动作，所以时钟信号clock1中，从t_S开始的每两个时钟的其中之一被标示成阴影，意味着真正执行写入缓冲器106动作的有效写入时钟。从图5可知，处理后点数据写入缓冲器106的写入速度是每时钟1/2笔。

屏幕驱动单元108循序读取缓冲器106，来产生输出的驱动信号。为了显示4∶3画面，输出的驱动信号中必须有720处理后点数据130。同样的，输出的驱动信号也有两组黑色数据132与134(每组有120个点数据)，用以驱动帧边界中的画点。

须注意的是，在图5中，输出的驱动信号中720处理后点数据130的结束时间点t_E(等同于屏幕驱动单元108读取缓冲器106的结束时间点)，是跟全部处理后点数据写入缓冲器106的结束时间点大约一样。这样设计上，安排缓冲器106的写入结束时间与读取结束时间一致有一个好处，就是可以大幅的降低缓冲器106的最小大小需求。

时钟信号clock2中，标示上阴影的时钟意味着真正执行读取缓冲器106的有效读取时钟。如图5所示，从时间点t_F开始的T_VP时段，屏幕驱动单元108花了720个时钟来读取存放在缓冲器106中的720笔处理后点数据。因此，处理后点数据被读出缓冲器106的读取速度是每时钟1笔。

从图5可以推理知道，缓冲器106的大小事实上并不需要去跟一行内的处理后点数据的数量一样。缓冲器106的大小，事实上，只要大到足够把时间点t_S到t_F之间所产生的处理后点数据全部暂存起来就可以了。在时间点t_F之后，因为读取速度大于写入速度，新产生的处理后点数据可以写入先前已经被读取过的内存。也就是说，在一个行周期内，被读取过的内存可以多次地写入以及读取。在这个实施例中，时间点t_S到t_F之间有720个时钟，会产生有360笔处理后点数据，所以，缓冲器106只要有360个内存就可以了，只有一行之处理后点数据的总数量(＝720)的1/2。

虽然说，图5显示缓冲器106的写入结束时间与读取结束时间一致，但是图5仅仅是个示意图，为了解释上方便而描述。具有业界通常知识者可以知道，处理后点数据必须先写入一内存，才可以被读取，所以写入结束时间点至少是早于读取结束时间点一个时钟。在本发明中，如果写入结束时间点与读取结束时间点相差不大于10个时钟，或是写入结束时间点之后还有少于10笔处理后点数据尚未被读取，则写入结束时间点大约等于读取结束时间点。

图6A到图6G显示只具有360个内存之一缓冲器106，用以解释内存多次地写入以及读取之情形。在图6A到图6G中，指标(pointer)R与W分别指向当下被读取或是被写入的内存。

图6A表示，当最后一个内存M360正在被写入时，缓冲器106开始被读取，所以第一个内存M1中的处理后点数据就被读取出去。

图6B的时间点晚于图6A一个时钟。因为写入速度是每时钟1/2笔，所以，图6B中没有指标W，表示并没有进行写入动作。同样的，因为读取速度是每时钟1笔(为写入速度的两倍)，所以，图6B中的指针R前进指向内存M2。

图6C的时间点晚于图6B一个时钟。图6C出现了指标W，指向第一个内存M1。这正是因为第一个内存M1已经在两个时钟前被读取过了，当下正处于闲置的状态，所以可以用来再写入新的处理后点数据。因为读取速度是每时钟1笔，图6C中的指针R又前进指向内存M3。

图6D的时间点晚于图6C一个时钟，图6E的时间点则晚于图6D一个时钟。从第6A-6D图上可以很清楚的知道，指标R以每时钟一个内存的速度前进，指针W则以每两时钟一个内存的速度前进。

只要指针R/W指到最后一个内存M360，那到下一个读取/写入有效时钟时，指标R/W就会重头开始，指到第一个内存M1。

图6F的时间点是最后一个有效写入时钟。如图所示，最后一笔处理后点数据就写入指针W所指的内存M360。同时指针R所指内存M359中的处理后点数据被读取，如图所示。

图6G的时间点晚于图6F一个时钟，也是最后一个有效读取时钟。图6G中并没有指标W，但有指针R，指向内存M360，以读取最后一笔处理后点数据。图6G所表示之最后一个有效读取时钟仅仅晚于图6F的最后一个有效写入时钟，所以，写入结束时间点大约等于读取结束时间点。

从图6A到图6G可知，缓冲器106仅仅需要有360个内存，就可以达到暂存720个处理后点数据的目的。

图5到图6G中的实施例是读取速度为写入速度两倍的情形，但是，本发明也可以适用于读取速度大于写入速度，但是不是整数倍的情形。

图7为依据本发明实施的另一信号时序示意图。在图7中，时间点t_F开始的T_VP时段里面，每三个时钟中，有两个被标示成有效读取时钟，换言之，读取速度是每时钟2/3笔。如图所示，写入时钟没有改变，依然是每时钟1/2笔。因为需要读取的处理后点数据有720笔，所以，可以得知T_VP时段的总长度是1080(＝720*3/2)时钟。因此，在图7中，t_S到t_F之间就有360(＝1440-1080)时钟，只有180(＝360/2)笔处理后点数据需要暂存。所以，如果时序依照图7的方式来控制，那缓冲器可能就只需要有180个内存，等于处理后点数据总数720笔的四分之一而已。顶多，为了预防写入与读取动作相冲突(对同一个内存进行处理)，可以把读取结束时间点延后写入结束时间点n个时钟，那缓冲器就只需要有(180+n/2)个内存就可以了。如同先前所定义的，如果写入结束时间点与读取结束时间点相差不大于10个时钟，或是写入结束时间点之后还有少于10笔处理后点数据尚未被读取，则写入结束时间点大约等于读取结束时间点。

本发明的实施例使缓冲器之写入结束时间点大约等于读取结束时间点，以降低缓冲器所需要的大小。

如同图5或图7所示，缓冲器所需要的大小决定于t_S到t_F之间所产生的处理后点数据的数量。因此，如果t_S与t_F越近，那缓冲器所需要的大小就越小。由图5或图7可知，时间点t_S与t_E是由输入的图像信号Video所决定而不可改变的，因此，顶多可以减慢读取速度来加长T_VP时段，以使时间点t_F靠近时间点t_S。但是，T_VP时段的延长是有其限制的。假定一行周期中，除了T_VP时段之外的时段称为T_BLANK。T_VP时段的延长意味着T_BLANK时段缩短。对于LCD屏幕而言，T_BLANK时段需要宽到有足够的时间去使帧边界显示黑色并进行LCD屏幕的一些前置作业(像是预充电(pre-charge)或是电极反转(V_com inversion)等等)。所以，T_BLANK时段只能缩小到一定程度。

虽然图5与图7的实施例都是一个有效读取时钟读取一笔处理后点数据，但是，本发明并非一定如此。本发明的实施例可以一个有效读取时钟读取一笔以上的处理后点数据。图8为一可以运用本发明的屏幕。图8中的屏幕300有数条扫描线S1-S5以及数条数据线D1-D10，每一条数据线与每一条扫描线交错处控制了一个画点。屏幕300中的数据线D1-D10并非被同时驱动的。如图所示，每三条数据线合称为一个排(bank)。图上显示了三排B1、B2、以及B3。多路复用器(multiplexer)302则决定当下所读到的处理后点数据，去驱动哪一排中的三条数据线。因此，对应图8中的屏幕300，一有效读取时钟中就应该要读取三笔处理后点数据，来驱动三条数据线。

与现有技术不同的，本发明实施例所使用之缓冲器中内存的数量，可以小于一行中处理后点数据的数量，可以是一行中处理后点数据的数量之1/2、甚至是1/4。所以，本发明实施例中的图像显示系统在成本上相对的便宜，较更有商业竞争力。

Claims

1.一种图像处理方法，能够使用较小的缓冲器，包含有：

接收一图像信号的数个原始点数据，这些原始点数据对应一画面的一行；

依据一缩放要求，处理这些原始点数据，产生数个处理后点数据；

依序将这些处理后点数据一一地写入一缓冲器的数个内存中；

在这些处理后点数据全部存入该缓冲器中之前，开始循序地读取这些内存所存的处理后点数据，以循序地驱动一屏幕上一相对应行的数个画点；以及

当这些内存的最后一个内存被写入之后，该写入动作将这些处理后点数据其中之一，写入已经被读取过的这些内存之一，

其中，这些处理后点数据全部存入该缓冲器中的结束时间点，大约等于这些内存所存的处理后点数据被全部读取的结束时间点。

2.如权利要求1所述的图像处理方法，其中，这些处理后点数据的数量，大于这些内存的数量。

3.如权利要求1所述的图像处理方法，其中，这些处理后点数据以一写入速度写入这些内存中，且以一读取速度读出这些内存，且该读取速度是该写入速度的整数倍。

4.如权利要求1所述的图像处理方法，其中，这些处理后点数据以一写入速度写入这些内存中，且以一读取速度读出这些内存，且该读取速度不是该写入速度的整数倍。

5.一种图像显示系统，包含有：

一屏幕，具有数个行，每行具有数个画点；

一缓冲器，具有数个内存；

一处理单元，接收一图像信号的数个原始点数据，依据一缩放要求，处理这些原始点数据，产生数个处理后点数据，并依序将这些处理后点数据一一地写入该缓冲器的这些内存中，当这些内存的最后一个内存被写入之后，该写入动作将这些处理后点数据其中之一，写入已经被读取过的这些内存之一，其中，这些原始点数据对应一画面的一行；以及

一屏幕驱动单元，循序读取这些内存所存的处理后点数据，并循序地驱动该屏幕上一相对应行的数个画点；

其中，这些内存的数量小于这些处理后点数据的数量。

6.如权利要求5所述的图像显示系统，其中，该处理单元将这些处理后点数据全部存入该缓冲器中的结束时间点，大约等于该屏幕驱动单元读取全部这些处理后点数据的结束时间点。

7.如权利要求5所述的图像显示系统，其中，在开始循序地读取这些内存所存的处理后点数据之前，该屏幕驱动单元驱动该相对应行位于该屏幕的数个画点，以显示一单一颜色于该屏幕的一帧边界中。

8.如权利要求5所述的图像显示系统，其中，该屏幕驱动单元以一读取速度读取这些内存，该处理单元将这些处理后点数据以一写入速度写入这些内存中，且该读取速度是该写入速度的整数倍。

9.如权利要求5所述的图像显示系统，其中，该屏幕驱动单元以一读取速度读取这些内存，该处理单元将这些处理后点数据以一写入速度写入这些内存中，且该读取速度不是该写入速度的整数倍。