CN101126880A - 像素结构及其形成方法与驱动方法 - Google Patents

Abstract

一种像素结构及其形成方法与驱动方法，该像素结构设置于第一基板上，且电性连接于至少一扫描线及至少一数据线，该像素结构包括第一切换元件、第二切换元件、至少一像素电极、至少一控制电极以及至少一耦合电极，第一切换元件电性连接于该扫描线及该数据线，第二切换元件电性连接于该扫描线及该数据线，像素电极电性连接于该第二切换元件，控制电极电性连接于该第一切换元件，耦合电极位于部分该控制电极的下方。本发明提出一种像素结构并搭配驱动设计，以稳定地驱动控制电极的电压，使其达到控制电极电压与上基板共通电极电压的电压差绝对值实质上大于像素电极电压与上基板共通电极电压的电压差绝对值。

Description

像素结构及其形成方法与驱动方法

技术领域

本发明涉及像素结构(pixel structure)，特别是涉及液晶显示器(liquidcrystal display；LCD)的像素结构。

背景技术

图1A、图1B与图1C所示分别为垂直排列型(vertical alignment；VA)、多域垂直排列型(multi-domain vertical alignment；MVA)与图案化垂直排列型(patterned vertical alignment；PVA)的像素结构的剖面图，一般而言，垂直排列型(VA)仅在下基板10有透明导电玻璃11(如铟锡氧化物；ITO)的狭缝SL设计，并利用其产生的电场E分布来使液晶分子LC转向，多域垂直排列型(MVA)则靠上基板13的突出物(protrusion)15与下基板10的透明导电玻璃11(如铟锡氧化物；ITO)的狭缝SL来产生电场分布，以使液晶分子LC转向，图案化垂直排列型(PVA)则在上下基板都有透明导电玻璃11(如铟锡氧化物；ITO)的狭缝SL设计，并利用其产生的电场E分布来使液晶分子LC转向，图2A与图2B分别为垂直排列型(VA)与多域垂直排列型(MVA)的液晶分子当电压施加20毫秒后的分布模拟图，一般而言，垂直排列型(VA)的反应速度较慢，尤其是在电极中央部分，如图2A所示，在电极施加电压后，液晶分子LC由下基板20的透明导电玻璃21(如铟锡氧化物；ITO)的狭缝SL开始倾倒，在20毫秒的时候，中央区域尚未倾倒，直到40毫秒时，才完全倾倒(未示于图中)；多域垂直排列型(MVA)利用上基板23的突出物(protrusion)25使液晶分子LC有预倾角，因此在20毫秒的反应时间后，整区的液晶分子LC皆已完全倾倒，如图2B所示；但与传统垂直排列型(VA)相较之下，多域垂直排列型(MVA)与图案化垂直排列型(PVA)仍有后述缺点：一、上基板需要一道额外的制造工艺，多域垂直排列型(MVA)需要产生突出物的工艺，图案化垂直排列型(PVA)需要产生透明导电玻璃(如铟锡氧化物；ITO)狭缝的工艺，二、多域垂直排列型(MVA)的上基板突出物由于会使液晶分子产生预倾角，因此在此区域会造成暗态的漏光现象，三、图案化垂直排列型(PVA)由于没有预倾角，反应比多域垂直排列型(MVA)慢，四、多域垂直排列型(MVA)与图案化垂直排列型(PVA)由于需要上下基板的整体配合产生理想的电场分布，因此在工艺条件上较为严格，其上下基板需要精确的对准，否则容易在像素左右两区反应速度不一致，进而造成面板整体的反应时间延迟，同时也造成额外的向错线(disclination line)，使得穿透率降低。

鉴于以上所述诸项问题，目前已有技术在下基板30制作控制电极CE，以产生电场E使液晶分子LC倾倒，如图3所示，其主要的驱动方式可分为下列三种。

第一种驱动方法为美国专利US6,407,791以及公开申请案US2003/0112397与US2004/0046914所揭示的直接驱动法，此类型是直接外加电压给下基板的控制电极CE，由于液晶面板是由上至下逐行驱动，并且轮流对换正负半周极性，此外，控制电极也随像素电极驱动而一起更改电压值，因此需要额外多一组集成电路来驱动控制电极，并使其电压的转换与扫描线同步，如图4所示，其中，21′代表共通电极电位，22′代表奇数行的图像信号，23′代表第n列的扫描线信号，24′代表第n+1列的扫描线信号，25′代表第n列的上方控制电极的信号，26′代表第n列的下方控制电极的信号，27′代表第n+1列的上方控制电极的信号，28′代表第n+1列的下方控制电极的信号，此方式主要缺点为：一、需要一组额外的驱动集成电路，以致成本较高，二、现行液晶面板的驱动集成电路并不支持此种驱动方式。

第二种驱动方法为美国专利US6,466,293、US6,515,719以及公开申请案US2002/0109813与US2004/0135147所揭示的驱动方法，其元件说明如后，数据线DL与扫描线WL分别代表驱动此薄膜晶体管TFT信号的导线。共用电极线COM代表提供共通电压Vcom的导线。此类型是让像素处于浮置(floating)状态，然后控制电极CE利用电容耦合的方式来控制像素电极PE的电压，如图5A与图5B所示，当外加电压V_DE给控制电极CE使其具有控制电极电压V_CE之后，像素电极的电位Vp会被电容Cc(由控制电极CE及像素电极PE所构成)耦合至较低的电位，其电压关系式为 $\mathrm{Vp}=V_{\mathrm{DE}}\×\frac{\mathrm{Cc}}{\mathrm{Cc}+C_{\mathrm{LC}}},$ 然而，此方式的问题为：一、像素电极处于浮置状态，因此电极容易累积静电荷而无宣泄渠道，因此仍会造成图像残留的现象(image sticking)，二、由于像素电极电压是靠耦合电容Cc而产生，因此像素电极的电压会比传统驱动电压低，造成穿透率较差，如欲改善此现象，必须增加数据线DL驱动电压的值，亦即需改采用高幅电压的驱动集成电路(例如从5V驱动电压增加至7V的驱动电压)，此种方式的集成电路较难制作，且耗电量也较高。

第三种形式的驱动方法揭示于美国公开申请案2004/0046914与2004/0135147，其利用多个薄膜晶体管(thin film transistor；TFT)在不同时间内个别驱动控制电极与像素电极的电压，此种驱动方式的等效电路如图6所示，驱动方式则说明如后，V_CE与Vp分别代表控制电极与像素电极的电压，数据线n与扫描线n分别代表驱动此像素电极的数据线与扫描线，扫描线n-1为控制上一个像素的扫描线，数据线n-1为左侧像素电极的数据线，在点反转(dot inversion)驱动状态下，左右两侧与上下两侧的驱动电压极性相反，当前一条扫描线n-1导通时，晶体管TFT₂与TFT₃导通，正极性的电压Vd2与负极性的电压Vd3分别施加给控制电极V_CE与像素电极Vp，当前一条扫描线n-1关闭时，晶体管TFT₂与TFT₃关闭，控制电极V_CE电压为Vd2，而像素电极电压为Vp，当扫描线n导通时，晶体管TFT₁导通，像素电极电位由-Vd3拉到+Vd1，而控制电极电压由Vd2经耦合电容Cc增加至Vd2加上(Vd1-(-Vd3))与电容耦合量的乘积，此种方式有下列问题：一、电压V_CE由前一个像素的信号Vd2、Vd3来决定，而电压V_CE会影响像素的亮度，因此上下两个像素容易彼此有影响，二、一个像素之内有太多个薄膜晶体管，增加工艺的复杂度。

发明内容

为克服现有技术的缺陷，依据本发明的一个实施例的一种像素结构，设置于第一基板上，且电性连接于至少一扫描线及至少一数据线，该像素结构包括第一切换元件、第二切换元件、至少一像素电极、至少一控制电极以及至少一耦合电极，第一切换元件电性连接于该扫描线及该数据线，第二切换元件电性连接于该扫描线及该数据线，像素电极电性连接于该第二切换元件，控制电极电性连接于该第一切换元件，耦合电极位于部分该控制电极的下方。

如上所述的像素结构，其中，部分该耦合电极与该部分控制电极之间具有至少一耦合电容器。

如上所述的像素结构，其中，部分该控制电极与部分该像素电极之间具有至少一控制电容器。

如上所述的像素结构，还包括至少一第一共通电极线，位于部分该像素电极的下方。

如上所述的像素结构，其中部分该像素电极与部分该共通电极线之间具有第一共通电容器。

如上所述的像素结构，其中该第一切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该控制电极的漏极。

如上所述的像素结构，其中该第二切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该像素电极的漏极。

如上所述的像素结构，还包括对应设置于该第一基板的第二基板，且该第二基板具有共通电极。

如上所述的像素结构，其中，该第二基板的该共通电极及部分该像素电极之间具有至少一第一电容器。

如上所述的像素结构，其中，该第二基板的该共通电极及部分该控制电极之间具有至少一第二电容器。

如上所述的像素结构，还包括至少一第二共通电极线，位于部分该像素电极的下方。

如上所述的像素结构，其中，该第一共通电极线、该第二共通电极及部分该像素电极之间，分别具有至少一第一共通电容器及至少一第二共通电容器。

如上所述的像素结构，其中，施加于该第一共通电极线的信号及该第二共通电极线，实质上不同。

如上所述的像素结构，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上相同。

如上所述的像素结构，其中，施加于该第二共通电极线的信号及该耦合电极的信号实质上不同。

如上所述的像素结构，其中，该该第一共通电极线的该信号与该第二共通电极线的该信号实质上为反相。

如上所述的像素结构，其中，该控制电极与该共通电极的电压差绝对值，实质上不同于该像素电极与该共通电极的电压差绝对值。

如上所述的像素结构，其中，该控制电极与该共通电极的电压差绝对值，实质上大于该像素电极与该共通电极的电压差绝对值。

如上所述的像素结构，其中，该控制电极的材料实质上相同于该数据线的材料与该像素电极的材料的其中之一。

如上所述的像素结构，其中，该耦合电极的材料实质上相同于该扫描线的材料与该数据线的材料的其中之一。

依据本发明的另一个实施例的一种显示元件，包括如上所述的像素结构。

依据本发明的另一个实施例的一种电子元件，包括如上所述的显示元件。

依据本发明的另一个实施例的一种像素结构的形成方法，该像素结构形成于第一基板上，且电性连接于至少一扫描线及至少一数据线，该方法包括形成第一切换元件、形成第二切换元件、形成至少一像素电极、形成至少一控制电极以及形成至少一耦合电极，第一切换元件电性连接于该扫描线及该数据线，第二切换元件电性连接于该扫描线及该数据线，像素电极电性连接于该第二切换元件，控制电极电性连接于该第一切换元件，耦合电极位于部分该控制电极的下方。

如上所述的方法，还包括，形成至少一第一共用电极线于部分该像素电极的下方。

如上所述的方法，还包括，形成至少一第二共用电极线于部分该像素电极的下方。

如上所述的方法，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上不同。

如上所述的方法，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上相同。

如上所述的方法，其中，施加于该第二共通电极线的信号及该耦合电极的信号实质上不同。

如上所述的方法，其中，该第一共通电极线的该信号及该第二共通电极线的该信号实质上为反相。

如上所述的方法，其中，该控制电极的材料实质上相同于该数据线的材料与该像素电极的材料的其中之一。

如上所述的方法，其中，该耦合电极的材料实质上相同于该扫描线的材料与该数据线的材料额其中之一。

如上所述的方法，其中该第一切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该控制电极的漏极。

如上所述的方法，其中该第二切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该像素电极的漏极。

依据本发明的另一个实施例的一种像素结构的驱动方法，该像素结构设置于第一基板上，且电性连接于至少一扫描线及至少一数据线，且其具有第一切换元件、第二切换元件、至少一像素电极、至少一控制电极以及至少一耦合电极，该驱动方法包括提供对应于显示数据的电压给像素电极与该控制电极，使得该像素电极与该控制电极处于浮置状态、提供第一耦合电压给该耦合电极以及将该第一耦合电压的变化量通过至少一耦合电容耦合至该控制电极，使得该控制电极与共通电极的电压差实质上大于该像素电极与该共通电极的电压差，其中该共通电极位于第二基板上，且对应于该第一基板。

如上所述的驱动方法，还包括：提供该第一耦合电压给第一储存电容的一端，并通过该第一储存电容将该第一耦合电压的变化量耦合至该像素电极，其中该第一储存电容的另一端耦接至该像素电极；以及；提供第二耦合电压给第二储存电容的一端，并通过该第二储存电容将该第二耦合电压的变化量耦合至该像素电极，其中该第一储存电容的另一端耦接至该像素电极。

如上所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上不同。

如上所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上相同。

如上所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上为反相。

本发明提出一种像素结构并搭配驱动设计，以稳定地驱动控制电极的电压，使其达到控制电极电压与上基板共通电极电压的电压差绝对值实质上大于像素电极电压与上基板共通电极电压的电压差绝对值。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明。

附图说明

图1A、图1B与图1C所示分别为垂直排列型、多域垂直排列型与图案化垂直排列型的像素结构的剖面图。

图2A与图2B分别为垂直排列型(VA)与多域垂直排列型(MVA)的电场与液晶分子分布模拟图。

图3所示为传统利用控制电极控制液晶分子转向的示意图。

图4所示为传统的直接驱动控制电极的信号波形图。

图5所示为传统利用耦合电容驱动像素电极的示意图。

图6所示为使用多个晶体管控制驱动电极的等效电路图。

图7所示为依据本发明一个实施例的像素驱动电路的示意图。

图8A至图8E为相容于现行薄膜晶体管工艺的掩模布局图。

图9A与图9B所示为上基板所需的掩模布局图。

图10A与图10B所示分别为本发明的像素的横截面在暗态及亮态的液晶分子分布状况。

图11所示为依据本发明实施例的像素结构所需的驱动信号波形图。

图12A至图12E所示为依据本发明实施例将两个耦合电极设计于一个像素内的掩模示意图。

图13A至图13H所示为控制电极与像素电极的关系图。

图14为依据本发明另一个实施例的像素的剖面图。

图15A至图15C所示为本发明另一个实施例的像素所需的掩模布局图。

图16为依据本发明另一个实施例的像素的剖面图。

图17A与图17B所示分别为图16的像素的横截面在暗态及亮态的液晶分子分布状况。

图18A至图18C所示为本发明另一个实施例的像素所需的掩模布局图。

图19为依据本发明另一个实施例的像素的剖面图。

图20A为将两个耦合电极与像素电极之间形成储存电容的像素所需的掩模布局图。

图20B与图20C所示分别为图20A的像素的剖面图与等效电路图。

图21A与图21B为控制电极与像素电极的关系。

图22所示为包括本发明所揭示的像素结构的显示元件的示意图。

图23所示为包括图21所示的显示元件的电子元件的示意图。

其中，附图标记说明如下：

10～透明导电玻璃；           CE～控制电极；

100～下基板；                110～介电层；

120～钝化层；                130～图案化的透明导电层；

140～上基板的透明导电层；    150～彩色滤光片；

160～上基板；                LC～液晶分子；

V_C～耦合电极；               V_CE～控制电极；

200～显示元件；              210～像素结构；

300～电子元件。

具体实施方式

图7所示为依据本发明一个实施例的像素驱动电路的示意图，该像素驱动电路包括第一晶体管T1、第二晶体管T2、耦合电极V_C、第一耦合电容C_CE、以及第二耦合电容C_EP，第一晶体管T1有栅极耦接至扫描线WL，其源极耦接至数据线DL，其漏极耦接至控制电极V_CE，第二晶体管T2有栅极耦接至该扫描线WL，其源极耦接至该数据线DL，且其漏极耦接至像素电极Vp，第一耦合电容C_CE耦接于该控制电极V_CE与该耦合电极V_C之间，第二耦合电容C_EP耦接于该控制电极V_CE与该像素电极Vp之间，当扫描线WL被集成电路驱动至高电位时，第一晶体管T1与第二晶体管T2导通，数据线DL上的信号会传递到像素电极Vp与控制电极V_CE，当第一晶体管T1与第二晶体管T2关闭时，耦合电极V_C的电压经由耦合电极C_CE耦合至控制电极V_CE。因此，控制电极V_CE的电压有所改变，使得控制电极V_CE电压与上基板的共通电极Vcom(CF)电压的电压差绝对值实质上大于像素电极Vp电压与上基板的共通电极Vcom(CF)电压的电压差绝对值。

在图7的电路图中，控制电极V_CE、像素电极Vp与共通电极的关系如下所示：

V_CE(RMS)＝Vp+ΔV_CE(RMS)

Vp′＝Vp+ΔVp_(RMS)

ΔV_C1＝V_C1(max)-V_C1(min)

$\mathrm{\Δ}{V}_{\mathrm{CE}\left(\mathrm{RMS}\right)}=\frac{\mathrm{\Δ}{V}_{p\left(\mathrm{RMS}\right)}\×C_{\mathrm{EP}}+\mathrm{\Δ}{V}_{C1}\×C_{\mathrm{CE}}}{C_{\mathrm{CE}}+C_{\mathrm{LC}\left(\mathrm{CE}\right)}+C_{\mathrm{EP}}//C_{\mathrm{LC}}}$

$\mathrm{\Δ}{V}_{p\left(\mathrm{RMS}\right)}=\frac{\mathrm{\Δ}{V}_{\mathrm{CE}}\×C_{\mathrm{EP}}}{C_{\mathrm{LC}}+(C_{\mathrm{EP}}//(C_{\mathrm{CE}}+C_{\mathrm{LC}\left(\mathrm{CE}\right)})}$

为了实现上述的电路，举一个实施例如下，图8A至图8E为相容于现行薄膜晶体管工艺的布局图，图8A所示为第一金属层(metal 1)M1的布局，其主要是用来制作栅极(gate)、栅极线(gate line)、至少两个共通电极线com1、com2以及本发明所需的耦合电极C，较佳地，其从共通电极线的其中之一延伸，但不限于此，也可全部不从共通电极线延伸或全部从共用电极线延伸。图8B所示为半导体层S1的布局，其主要是用来制作薄膜晶体管的沟道区，且本发明的半导体层的材料包括非晶硅、多晶硅、单晶硅、微晶硅、含锗的上述晶格材料、或其它材料、或上述材料的组合。本发明以非晶硅(amorphoussilicon；α-Si)为实施范例，但不限于此。图8C所示为第二金属层(metal 2)M2的布局，其主要是用来制作数据线(data line)、源极/漏极以及本发明所需的控制电极CE。此时，栅极、半导体层及源极/漏极即构成切换元件(例如：薄膜晶体管)。图8D所示为通孔(through hole)的布局，以暴露出部分的源极/漏极。图8E所示为像素电极PE的布局，使得像素电极PE电性连接于两个切换元件(T1，T2)的其中之一。像素电极PE的材料包括透光材料(例如：铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、镉锡氧化物(CTO)、铝锡氧化物(ATO)、氧化鋡、或其它材料、或上述材料的组合)、反射材料(例如：金、银、铜、铁、锡、铅、镍、镉、钼、钕、钨、钛、钽、或其它材料、或上述材料的氮化物、或上述材料的氧化物、或上述材料的氮氧化物、或上述材料的合金、或上述材料的组合)、或上述材料的组合。本发明以铟锡氧化物(ITO)或铟锌氧化物(IZO)等透明材料为实施范例，但不限于此。图9A与图9B所示为上基板所需的布局图，上基板(也称为第二基板)的部分由黑框(black matrix)BM、彩色滤光片(color filter，CF)以及共通电极COM所组成，此上基板与下基板(也称为第一基板)的组合所形成的像素包括两个薄膜晶体管，数据线DL通过右侧的薄膜晶体管T2供电给第二金属层(metal 2)的控制电极CE，此外数据线DL通过左侧的薄膜晶体管T1供电给像素电极PE。其中，上、下基板的至少之一的材料包括透明(如：玻璃、石英或类似的材料)、不透明(如：晶圆、陶瓷或类似的材料)或可挠性(如：塑胶、橡胶、聚碳酸酯、聚甲基丙酰酸甲酯、聚酯类、聚烯类或类似的材料)的材料，本发明是以透明材料的玻璃为实施范例，但不限于此。而第一晶体管T1与第二晶体管T2的类型的至少之一可为顶栅型(top-gate type)、底栅型(bottom-gate type，如：背部沟道蚀刻型(BCE)，蚀刻终止型(etching-stopper)或类似的类型)或上述的组合，本发明是以底栅型晶体管为实施范例，但不限于此。再者，有源层也可部分或全部掺杂n型、p型的掺杂物、或上述的混合，本发明是以部分掺杂n型的掺杂物为实施范例，但不限于此。

图10A与图10B所示分别为本发明的像素的横截面在暗态及亮态的液晶分子分布状况，其中，图10A与图10B是以耦合电极C位于下基板100上为范例说明，介电层110覆盖于耦合电极C上，控制电极CE形成于介电层110上，并位于耦合电极C上方，钝化层(Passivation)120覆盖于控制电极CE上，然后透明导电层130经图案化(patterned)后，形成于钝化层(Passivation)120上，在图案化的透明导电层130的上方依序有液晶分子LC、上基板的透明导电层140、彩色滤光片150以及上基板160。此外必需说明的是，耦合电极C是从共用电极线的其中之一延伸为范例，但不限于此，也可全部不从共通电极线延伸或全部从共通电极线延伸。若实施例以两条共通电极线于一个像素中，且耦合电极分别自两条共通电极线其中一条延伸为范例，则此像素的驱动信号波形如图11所示，显示面板的扫描线由上至下逐条扫描，Vdata为数据线所负载相对应像素电极的电压，耦合电极C1与C2的电压则周期性振荡，当前一个扫描线Vg(n-1)打开晶体管后，控制电极与像素电极同时通过数据线而依Vdata信号充电，当前一个扫描线Vg(n-1)关闭后，像素电极处于浮置(floating)状态，当耦合电极C1与C2的信号转换时，控制电极CE与像素电极PE的信号也会通过耦合电容C_CE与C_EP而改变，在此图中，控制电极CE与像素电极PE由耦合电极C1将电压往上拉，在正极性驱动(像素电极电压实质上大于共通电极电压)时，通过适当的设计耦合电容耦合电容C_CE(电容值较大)与C_EP(电容值较小)，便可让控制电极的电压V_CE振幅实质上较像素电极的电压Vp大。因此，控制电极与上基板的共通电极电压差的均方根(root mean square)值实质上不同于像素电极与上基板共通电极的电压差的均方根值，较佳地，控制电极与上基板的共通电极电压差的均方根值实质上大于像素电极与上基板共通电极的电压差的均方根值。

以上方式可达到控制电极的电压要求，然而在面板上，目前采用较多的是线反转(line inversion)、列反转(column inversion)、点反转(dot inversion)以及双线点反转(2 line dot inversion)，其功能可以减少面板闪烁(flicker)或是串扰(cross talk)，在点反转或双线点反转设计条件下，同一条栅极线的像素电极同时存在正、负极性，因此在正极性的时候，控制电极CE的电压V_CE必须比像素电极PE的电压Vp高，在负极性的时候，控制电极CE的电压V_CE必须比像素电极PE的电压Vp低。举例来说，上基板共通电极所传输的电压约为6V，当像素驱动在正半周(约6-约11.5V)时，假设为约11.5V，则控制电极CE的电压V_CE需约大于11.5V，例如约为14V，当像素驱动在负半周(约0.5-约6V)时，假设为约0.5V，则控制电极CE的电压V_CE需约小于0.5V，例如为约-4V。因此耦合电极C1与C2信号在正负极性间的信号需要实质上不同，则较佳地需要实质上相反，所以，其设计如图12A所示，在点反转的时候，两条耦合电极C1与C2的电性实质上为反相，亦即，各别接到像素内，如此正极性的像素就可以通过正极性的耦合电极C1将控制电极CE的电压V_CE往上拉，负极性的像素就可以通过负极性的耦合电极C2将控制电极CE的电压V_CE往下拉，耦合电极C1与C2电压波形如图11所示。

上述实施例是以现行五道掩模工艺来说明，但也可以其他方式(如四道掩模工艺、外加有机材料的高开口率工艺、彩色滤光片在阵列上(color filteron array；COA)、阵列在彩色滤光片上(array on color filter；AOC))实现此种设计。必需说明的是COA及AOC代表彩色滤光片形成于下基板100上，而不设置于上基板160上。此外，本发明是以彩色滤光片设于上基板160上为实施范例，但不限于此。

上述实施例是以控制电极为一条平行线为例，但在实作上，控制电极CE与像素电极PE的布局图案也可以有所变化，如图13A至图13H所示，虚线所示为控制电极CE，而点状区域为像素电极PE，图13A至图13H依序为控制电极CE与像素电极PE呈矩形、控制电极CE呈梯形而像素电极PE呈三角形、控制电极CE与像素电极PE呈多边形、PE呈多边形而控制电极CE呈矩形、像素电极PE的内缘突出而控制电极CE呈矩形、像素电极PE呈不规则排列、像素电极PE连结呈圆形而控制电极CE呈圆形、像素电极PE内缘连结而控制电极CE呈矩形、或其它设计图案、或上述的组合，然而本发明实施例不以此为限。因此，控制电极CE的形状可配合/不配合像素电极PE的形状。此外，耦合电极可设计与控制电极实质上相似/实质上不相似的图案，并位于控制电极下方，以提高开口率。较佳地耦合电极可设计与控制电极实质上相似的图案，但不限于此。

图14为依据本发明另一个实施例的像素的剖面图，此实施例与图10A、图10B相似，但于此实施例中，控制电极CE上方的钝化层120被局部去除，且控制电极CE的电压V_CE需实质上大于像素电极PE的电压Vp，以产生电场使液晶分子LC向正确的方向倾倒，图中的钝化层120主要在保护薄膜晶体管，防止液晶分子破坏其特性，然而此钝化层120会吸收一些控制电极CE到液晶分子LC的电压分量，尤其在高开口率工艺中，此钝化层为较厚的有机材料，防止数据线影响像素电极信号，在这种工艺条件中，需将控制电极CE上方的钝化层120移除，如此，可降低控制电极CE比像素电极PE所需要增加的电压量，其剖面如图14所示，主要的制作方式为在制作贯通孔(through hole)时，将控制电极CE上方的钝化层120移除。其中，钝化层的材料包括无机材料(如：氮化硅、氧化硅、氮氧化硅、碳化硅、类黑钻石材料、或其它材料、或上述材料的组合)、有机材料(如：光阻、聚丙酰类、聚酯类、聚环氧类、聚亚酰类、聚碳酸酯类、聚醚类、或其它材料、或上述材料的组合)、或上述材料的组合。

于图8A至图8E的像素中，控制电极CE以第二金属层(Metal 2)实现，并以第一金属层(Metal 1)作耦合电极C，然而，其他方式也可达到相同效果，图15A至图15C所示为利用第一金属层(Metal 1)M1作耦合电极C，并以透明导电层130作控制电极CE，此处以一个Z字形像素作为示意图，但不限于此，且其剖面如图16所示。图17A与图17B所示分别为此实施例的像素的横截面在暗态及亮态的液晶分子分布状况，其中，耦合电极C位于下基板100上，介电层110与钝化层120覆盖于耦合电极C上，控制电极CE与图案化的透明导电层130形成于钝化层120上，且控制电极CE位于耦合电极C上方，在图案化的透明导电层130(即像素电极PE)与控制电极CE的上方依序有液晶分子LC、上基板的透明导电层140、彩色滤光片150以及上基板160，再以图11的驱动信号波形来驱动此像素，可使控制电极CE与上基板160的共通电极的电压差的均方根值实质上大于像素电极与上基板共通电极的电压差的均方根值。

除了如图15A至图15C所示，以第一金属层(Metal 1)M1作耦合电极C，且其自共通电极线延伸为范例，但不限于此，也可不自共通电极线延伸，并以透明导电物ITO作控制电极CE，其他方式也可达到相同效果，如图18A至图18C所示，其以一个Z字形像素作为示意图，但不限于此，且其剖面如图19所示，其中，介电层110位于下基板100上，耦合电极C形成于介电层110上，钝化层120覆盖于耦合电极C上，控制电极CE与图案化的透明导电层130形成于钝化层120上，且控制电极CE位于耦合电极C上方，在图案化的透明导电层130(即像素电极PE)与控制电极CE的上方依序有液晶分子LC、上基板的透明导电层140、彩色滤光片150以及上基板160，再以图11的驱动信号波形来驱动此像素，可使控制电极与上基板的共通电极的电压差的均方根值实质上大于像素电极与上基板共通电极的电压差的均方根值。

在图12A至图12E中，同一个像素内有C1与C2两条耦合电极，且每一条耦合电极延伸自共通电极线其中一条为范例，较佳地分别接到实质上不同的耦合电压信号，以达到点反转(dot inversion)的驱动方式，但不限于此，也可分别接到实质上相同的耦合电压信号。图20A为将两个共通电极线与像素电极之间形成储存电容，如图20A的虚线所圈选处所示。其中，该所述的耦合电极C是延伸至共通电极线的其中一条为范例，但不限于此。图20B与图20C所示分别为图20A的像素的剖面图与等效电路图，通过设计适当的储存电容C_ST1与C_ST2，便可控制耦合电极C耦合至像素电极PE的电压量，如此可以控制像素电极PE的电压值，以此设计方式，设计者可随意设计控制电极CE与像素电极PE的电压差，并避免像素电极的电位受控制电极CE影响而改变电位。

在图20C的电路图中，控制电极V_CE、像素电极Vp与共通电极的关系如下所示：

V_CE(RMS)＝Vp+ΔV_CE(RMS)

Vp′＝Vp+ΔVp_(RMS)

$\mathrm{\Δ}{V}_{C1}=\frac{V_{C1\left(\max \right)}-V_{c1\left(\min \right)}}{2}$

$\mathrm{\Δ}{V}_{\mathrm{CE}\left(\mathrm{RMS}\right)}=\frac{\mathrm{\Δ}{V}_{p\left(\mathrm{RMS}\right)}\×C_{\mathrm{EP}}+\mathrm{\Δ}{V}_{C1}\×C_{\mathrm{CE}}}{C_{\mathrm{CE}}+C_{\mathrm{LC}\left(\mathrm{CE}\right)}+(C_{\mathrm{EP}}//C_{\mathrm{LC}}+C_{\mathrm{ST}1}+C_{\mathrm{ST}2})}$

$\mathrm{\Δ}{V}_{p\left(\mathrm{RMS}\right)}=\frac{\mathrm{\Δ}{V}_{C1}\×(C_{\mathrm{ST}1}-C_{\mathrm{ST}2})+\mathrm{\Δ}{V}_{\mathrm{CE}}\×C_{\mathrm{EP}}}{C_{\mathrm{LC}}+C_{\mathrm{ST}1}+C_{\mathrm{ST}2}+(C_{\mathrm{EP}}//(C_{\mathrm{CE}}+C_{\mathrm{LC}\left(\mathrm{CE}\right)})}$

假设液晶电容C_{LC_min}约为0.15pF，耦合电容C_EP约为0.15pF，C_CE约为0.5pF，C_LC(CE)约为0.15pF，储存电容Cst1约为0.1pF，Cst2约为0.02pF，ΔVc1约为5V，则ΔVp(rms)、ΔVCE(rms)与操作电压的关系如图21A与图21B所示，控制电极不管在任何驱动电压下，都可稳定地高于像素电极3V以上，如此可以让像素在暗态有电压使液晶产生预倾角，增加反应速度，在亮态时，其控制电极的电场可以让液晶向正确方向倾倒，提升面板的稳定度。

必需说明的是上述实施例所述的耦合电极，若自共通电极线延伸时，则其耦合电极c所传输的信号也实质上相同于共通电极线所传输的信号，例如图15A至图15C，但限于此。若耦合电极自共通电极线其中一条延伸时，则其耦合电极c所传输的信号也实质上相同于共通电极线其中一条所传输的信号如图8A至图8E、图12A至图12E、图20A至图20，但限于此。也就是说，共通电极线其中一条(也称为第一共通电极线)所传递的信号可选择性实质上相同或实质上不同于共通电极线另外一条(也称为第二共通电极线)所传递的信号。较佳地，第一共通电极线所传递的信号与第二共通电极线实质上呈反相，但不限于此。换句话说，若耦合电极自共通电极线其中一条(即第一共通电极线)延伸且其所传递的信号实质上不同或实质上相同于共通电极线另外一条(即第二共通电极线)所传递的信号时，则耦合电极所传递的信号实质上不同或实质上相同于共通电极线另外一条(即第二共通电极线)所传递的信号。因此，此时第一共通电极所传递的电压或信号也可称之为第一耦合电压，而第二共通电极所传递的电压或信号也可称之为第二耦合电压。此外，本发明的实施例是以一条、两条共通电极线为实施范例，也可依设计要求以增加或减少共通电极线的数目，如：0条(即仅有耦合电极的数目)、一条、两条、三条、四条、五条、六条、七条、八条等。

再者，本发明上述实施例所述的控制电极的材料实质上相同于扫描线的材料、数据线的材料与该像素电极的材料的其中之一。

图22所示为显示元件200，其包括本发明所揭示的像素结构210，该显示元件200可为液晶显示器(LCD)、发光显示器(electroluminescent device；ELD)、场发射显示器(field emission device；FED)、或诸如此类的显示元件。

图23所示为电子元件300，其包括如图22所示的显示元件200，该电子元件可为笔记本电脑(notebook；NB)、电视(television；TV)、监视器(monitor)、数字仪表板(digital billboard)、移动型装置(如电话、手表、数码照相机、数码相框、个人数码助理(PDA)、数码摄影机、数码影像播放器、游戏机)、室内/室外看板、或诸如此类的装置。

Claims (38)

1.一种像素结构，设置于第一基板上，且电性连接于至少一扫描线及至少一数据线，该像素结构包括：

第一切换元件，电性连接于该扫描线及该数据线；

第二切换元件，电性连接于该扫描线及该数据线；

至少一像素电极，电性连接于该第二切换元件；

至少一控制电极，电性连接于该第一切换元件；以及

至少一耦合电极，位于部分该控制电极的下方。

2.如权利要求1所述的像素结构，其中，部分该耦合电极与该部分控制电极之间具有至少一耦合电容器。

3.如权利要求1所述的像素结构，其中，部分该控制电极与部分该像素电极之间具有至少一控制电容器。

4.如权利要求1所述的像素结构，还包括至少一第一共通电极线，位于部分该像素电极的下方。

5.如权利要求4所述的像素结构，其中部分该像素电极与部分该共通电极线之间具有第一共通电容器。

6.如权利要求1所述的像素结构，其中该第一切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该控制电极的漏极。

7.如权利要求1所述的像素结构，其中该第二切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该像素电极的漏极。

8.如权利要求1所述的像素结构，还包括对应设置于该第一基板的第二基板，且该第二基板具有共通电极。

9.如权利要求8所述的像素结构，其中，该第二基板的该共通电极及部分该像素电极之间具有至少一第一电容器。

10.如权利要求9所述的像素结构，其中，该第二基板的该共通电极及部分该控制电极之间具有至少一第二电容器。

11.如权利要求4所述的像素结构，还包括至少一第二共通电极线，位于部分该像素电极的下方。

12.如权利要求11所述的像素结构，其中，该第一共通电极线、该第二共通电极及部分该像素电极之间，分别具有至少一第一共通电容器及至少一第二共通电容器。

13.如权利要求11所述的像素结构，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号，实质上不同。

14.如权利要求11所述的像素结构，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上相同。

15.如权利要求11所述的像素结构，其中，施加于该第二共通电极线的信号及该耦合电极的信号实质上不同。

16.如权利要求13所述的像素结构，其中，该第一共通电极线的该信号与该第二共通电极线的该信号实质上为反相。

17.如权利要求1所述的像素结构，其中，该控制电极与该共通电极的电压差绝对值，实质上不同于该像素电极与该共通电极的电压差绝对值。

18.如权利要求1所述的像素结构，其中，该控制电极与该共通电极的电压差绝对值，实质上大于该像素电极与该共通电极的电压差绝对值。

19.如权利要求1所述的像素结构，其中，该控制电极的材料实质上相同于该数据线的材料与该像素电极的材料的其中之一。

20.如权利要求1所述的像素结构，其中，该耦合电极的材料实质上相同于该扫描线的材料与该数据线的材料的其中之一。

21.一种显示元件，包括如权利要求1所述的像素结构。

22.一种电子元件，包括如权利要求21所述的显示元件。

23.一种像素结构的形成方法，该像素结构形成于第一基板上，且电性连接于至少一扫描线及至少一数据线，该方法包括：

形成第一切换元件于该像素结构中，且电性连接于该扫描线及该数据线；

形成第二切换元件于该像素结构中，且电性连接于该扫描线及该数据线；

形成至少像素电极于该像素结构中，且电性连接于该第二切换元件；

形成至少一控制电极于该像素结构中，且电性连接于该第一切换元件；以及

形成至少一耦合电极于部分该控制电极的下方。

24.如权利要求23所述的方法，还包括，形成至少一第一共用电极线于部分该像素电极的下方。

25.如权利要求24所述的方法，还包括，形成至少一第二共用电极线于部分该像素电极的下方。

26.如权利要求25所述的方法，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上不同。

27.如权利要求25所述的方法，其中，施加于该第一共通电极线的信号及该第二共通电极线的信号实质上相同。

28.如权利要求25所述的方法，其中，施加于该第二共通电极线的信号及该耦合电极的信号实质上不同。

29.如权利要求26所述的方法，其中，该第一共通电极线的该信号及该第二共通电极线的该信号实质上为反相。

30.如权利要求23所述的方法，其中，该控制电极的材料实质上相同于该数据线的材料与该像素电极的材料的其中之一。

31.如权利要求23所述的方法，其中，该耦合电极的材料实质上相同于该扫描线的材料与该数据线的材料的其中之一。

32.如权利要求23所述的方法，其中该第一切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该控制电极的漏极。

33.如权利要求23所述的方法，其中该第二切换元件包括晶体管，该晶体管具有耦接于该扫描线的栅极、耦接于该数据线的源极、及耦接于该像素电极的漏极。

34.一种像素结构的驱动方法，该像素结构设置于第一基板上，且电性连接于至少一扫描线及至少一数据线，且其具有第一切换元件、第二切换元件、至少一像素电极、至少一控制电极以及至少一耦合电极，包括：

提供对应于显示数据的电压给像素电极与该控制电极，使得该像素电极与该控制电极处于浮置状态；

提供第一耦合电压给该耦合电极；以及

将该第一耦合电压的变化量通过至少一耦合电容耦合至该控制电极，使得该控制电极与共通电极的电压差实质上大于该像素电极与该共通电极的电压差，其中该共通电极位于第二基板上，且对应于该第一基板。

35.如权利要求34所述的驱动方法，还包括：

提供该第一耦合电压给第一储存电容的一端，并通过该第一储存电容将该第一耦合电压的变化量耦合至该像素电极，其中该第一储存电容的另一端耦接至该像素电极；以及；

提供第二耦合电压给第二储存电容的一端，并通过该第二储存电容将该第二耦合电压的变化量耦合至该像素电极，其中该第一储存电容的另一端耦接至该像素电极。

36.如权利要求34所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上不同。

37.如权利要求34所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上相同。

38.如权利要求34所述的驱动方法，其中，该第一耦合电压与该第二耦合电压信号实质上为反相。

Images