CN101115204A - 视频流运算与处理装置与方法 - Google Patents

视频流运算与处理装置与方法 Download PDF

Info

Publication number
CN101115204A
CN101115204A CNA2007101397206A CN200710139720A CN101115204A CN 101115204 A CN101115204 A CN 101115204A CN A2007101397206 A CNA2007101397206 A CN A2007101397206A CN 200710139720 A CN200710139720 A CN 200710139720A CN 101115204 A CN101115204 A CN 101115204A
Authority
CN
China
Prior art keywords
macroblock parameters
macroblock
processing unit
macroblocks
memory circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101397206A
Other languages
English (en)
Inventor
李坤傧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101115204A publication Critical patent/CN101115204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103Selection of coding mode or of prediction mode
    • H04N19/105Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种视频流运算与处理装置与方法,该视频流运算与处理装置是例如H.264的编码器或译码器,包括存储器电路,处理单元及数据管理单元。该存储器电路用来暂存处理中产生的中间结果。该处理器用来对于视频流进行运算与处理。该视频流包含至少一序列的帧,而这些帧由宏块组成。在处理这些宏块时,该处理单元需要参考复数个宏块参数集合。数据管理单元参考这些宏块参数的特性,决定以哪个地址存放这些宏块参数,而不是把这些宏块参数以连续的位直接存于该存储器电路。由本发明,可使存取宏块参数变得更有效率。在实做H.264等复杂编码方法的实用产品时,这些技巧都会扮演非常重要的角色。

Description

视频流运算与处理装置与方法
技术领域
本发明有关于一种视频运算及处理装置与方法,且特别有关于一种视频运算及处理装置与方法,可用于处理基于宏块构成的视频流。
背景技术
包括编码或是译码的视频处理,在今日持续不断地发展。由这些发展,带来了更高的压缩比,而这使得视频能够用越来越有效率地方式予以储存或进行。大多数今日常见的视频编码方法或标准,例如H.264,MPEG2,AVC等,都是奠基在宏块(macroblock)上面进行编码或译码。更具体地说,一个帧(frame)可以被切分成复数个宏块。由分析与利用各个宏块在时间上与空间上的关联相似性,压缩比得以获得更高的效率。有时候,若干宏块,在一些编码工具(coding tool)中,被群组成一个运算的基本单位,这边称为宏块单元(macroblock unit)。也就是说,一个宏块单元可包含一个或多于一个的宏块,以作为运算时的基本单位。
请参照图1,其以H.264为例,例示视频帧100的局部,包括复数个宏块。在图1中,宏块单元在非MBAFF(宏块基础适应形帧/域,Macroblock-based adaptive frame/field)编码下,为16×16像素,而在MBAFF编码下,宏块单元为16×32像素,但这里所写的仅为范例。假如宏块单元MBU5是目前宏块单元,即待编码或译码的宏块单元,则需要使用到来自MBU0,MBU1,MBU2与MBU4的信息。假如宏块单元MBU6是目前待编码或译码的目前宏块单元,则需要使用来自MBU1,MBU2,MBU3与MBU5的信息。换言之,一个目前宏块单元可能需要来自左上宏块单元,上方宏块单元,右上宏块单元,以及邻接宏块单元。
基于宏快的编码与译码都变得越来越困难。因此,在实做时,每个因素都必须审慎地考量,这样才能建造出一个实用的产品,供使用者使用。
发明内容
依据本发明的较佳实施例提供一视频运算与处理装置,  可供对于一视频流(video stream)进行运算与处理。在编码时,此视频流可指向一序列的图像帧(image frame),其透过编码转换成一对应的比特流(bit stream)。在译码时,此视频流可指向一比特流,由译码还原回一序列的图像帧。此处所述的视频流包含一序列帧的信息,并且每个帧包括复数个宏块。此种装置包括一存储器电路,一处理器与一数据管理单元。该存储器电路可用来缓冲(buffer)存放运算与处理该视频流时的中间运算结果。该处理器可依据复数宏块参数集合(sets of macro block parameters),对所述宏块进行处理。而这边所述的每个宏块参数集合对应到一个宏块集合(set of macro block),可能是一个或多个宏块。在这边所使用的“宏块集合”可指向一储存单元,而未必须与另一上述名词“宏块单元”完全一致。举例来说,两个垂直或水平相邻的宏块可群组在一起,而构成一个这边提到的宏块集合。当然,这边提到的宏块集合也可以只包含单一个宏块。数据管理单元依据所述宏块参数的至少一特性,决定在该存储器电路中,用以存放所述宏块参数集合的地址,而不是仅是用单纯的方法,直接将所述宏块参数一个位接着一个位连续地存放。这边提到的“所述宏块参数的至少一特性”,除了直接参考宏块参数的特性,也可以包括参考存储器特性,以及/或编码工具(coding tools)的特性。举例来说,对应整数个宏块的宏块参数存放在一个存储页(page)。在另一个例子中,一个宏块参数集合的宏块参数可存于两个存储页,只要这两个存储页存于不同的存储库(bank)上。另一种作法还包括,将一个宏块的宏块参数存于一个存储库的两个存储页,假如在这两个存储页,都存放这些宏块参数的复本。基于使用不同编码工具等考量,这些宏块参数也可以进行分组,或是重新安排存于存储器电路的顺序。
本发明的一种视频运算与处理装置,用以针对一视频流进行运算及处理,所述视频流包含复数帧,且每一帧包含复数宏块,所述装置包含:一存储器电路,供暂存运算与处理所述视频流的中间结果;一处理器,供运算及处理复数宏块参数集合,每一宏块参数集合对应一宏块集合;以及一数据管理单元,依据所述宏块参数的特性,决定所述宏块参数集合储存于所述存储器电路中的地址。
本发明的一种视频运算与处理方法,用以处理一视频流,所述视频流包含一序列帧,且每一帧包含复数宏块,所述方法包含:依据复数宏块参数集合处理所述宏块,每一所述宏块参数集合对应一宏块集合;以及将所述宏块参数集合存于一存储器电路,所存放地址依据所述宏块参数的一特性得出。
此处所提到的处理器与数据管理单元,可指向在控制器(controller)或微处理器(microprocessor)上执行的对应指令,或是指向硬件逻辑电路(hardwarelogic circuit),数字信号处理器,以及/或任何这些组件的组合等。处理器与数据处理单元也可指向集成电路芯片(integrated circuit chip)的一部分,或指向H.264播放器等终端产品中的各种形式的电路组合。此外,相关的电路逻辑(circuit logic)也可实做成程序,或是直接实做成特制的集成电路(ASIC)。
由本发明,可使存取宏块参数变得更有效率。在实做H.264等复杂编码方法的实用产品时,这些技巧都会扮演非常重要的角色。
附图说明
图1例示宏块间的关联性;
图2例示依据本发明的一较佳实施例;
图3例示一实施范例;以及
图4例示一流程图。
主要组件符号说明:
22处理器
24数据管理单元
26存储器电路
32码处理电路
34存储器电路
36总线
具体实施方式
依据本发明的较佳实施例包括一种视频运算与处理的装置。该运算与处理可包括编码(encoding),译码(decoding),转码(transcoding),以及各种相关的处理。此种视频运算与处理装置可以是,一组电路的形式,集成电路芯片(Integrated Circuit Chip),或甚至是像电视或是媒体播放器等完整的装置。这种视频运算与处理装置用来运算及处理一个或多于一个的视频流。这样的是视频流可包含一序列的帧,而每个帧可包含复数个宏块。
每一宏块可包含一个区域中像素(pixel)所对应的色彩参数,或是其它衍生的信息。举例来说,对于一个16乘以16(16×16)的宏块来说,其对应到256个像素。这个16×16的宏块的数据可包括原始色彩参数(raw colorcomponent),量化后数据(quantized data),预测后差距(offeset after prediction),或任何对应到这246个像素的其它数据,这些数据可依据不同的编码架构而有所不同。许多当前流行的视频流编码都采用宏块为基础的编码,例如H.264,MPEG2,MPEG 4,MPEG 7,AVC,VC-1等等。当一个图像依据宏块架构被编码或译码时,透过对同一帧或跨帧的多个宏块进行分析,可找出更多的数据间相似性,而这些相似性可以用来增加数据的压缩率。
以下所介绍的本发明的技巧,可以应用在任何架构在宏块上的编码方式。至于各种编码方式的一般实施细节,本领域普通技术人员可参考已知的参考文献。配合下面所介绍的说明,本领域普通技术人员便能将各种编码方式的实做中,结合本发明所提供的技巧。举例来说,H.264的编码方式基于宏块的概念。透过“IEEE Transcations on Circuits and Systems for VideoTechnology”这本期刊,于2003年七月的文章,“Overview ofthe H.264/AVCVideo Coding Standard”,本领域普通技术人员可了解整个H.264编码与译码的基本架构的理解,得知其如何运用宏块的概念,建构能带来高压缩率的的编码或译码方法。在这篇文章中,帧内(Intra-Frame)预测(prediction),跨帧(Inter-Frame)预测(prediction),以及其它像是切块群组(slice group)都有相当清楚的说明。对于这类的背景知识,除了跟整合本发明有直接相关的部份,在这里并不重复赘述。
当对于宏块进行编码或译码时,通常需要参考到相关复数宏块集合所对应的复数宏块参数集合。举例来说,当编码或译码目前宏块时,邻近于该目前宏块所对应的复数个宏块集合的若干宏块参数集合会需要拿来作为参考。虽然每个宏块参数集合具有多个不同类型的宏块参数,但实际上在处理某个宏块时所需的宏块参数,会随着不同的编码工具(coding tool)而有可能不同,或甚至在同一编码架构,例如H.264标准下,都可能会有所不同。以H.264作为范例,宏块参数可包括,但不限于,重建像素(Reconstructed Pixels),切块识别码(Slice ID),宏块略去旗标(Macroblock skip flag),域译码旗标(Fielddecoding flag),宏块类型(Macroblock type),直接模式旗标(Direct modeflag),明度内模式(Luma intra modes),彩度内模式(Chroma intra modes),参考索引(Reference indices),运动向量(Motion vectors),运动向量差(Motionvector differences),编码块样态(Coded block pattern),量化参数(Quantizationparameter),Y DC编码块旗标(Y DC coded block flag),Y AC编码块旗标(YAC coded block flags),U DC编码块旗标(U DC coded block flag),U AC编码块旗标(U AC coded block flags),V DC编码块旗标(V DC coded block flag),V AC编码块旗标(V AC coded block flags),Y全部编码块旗标(Y total codedblock flags),Y全部系数(Y total coefficients),U全部系数(U totalcoefficients),V全部系数(V total coefficients),等等。必须注意的是,在此处所提及的“宏块参数集合”这个名词,可指向全部或一部分可用的宏块参数。此外,在实际实做的例子中,宏块参数的一部分可存于缓存器(register)等区域缓冲(local buffer),而另一些部份可存于动态随机存取存储器(DRAM)等存储器。并且,随着不同的设计需要,这些配置可以随之调整。
在过去的现有设计中,宏块参数通常直接,单纯以连续位的方式,一个接一个存放在例如动态随机存取存储器的存储器中。换言之,在储存这些宏块参数时,并未特别考虑这些宏块参数的特性。然而,发明人观察到,对于一个芯片外的动态随机存取存储器而言,如果用于H.264的应用时,每次的页错失(page miss),在DDR类型中,即可能耗费8个动态随机存取存储器时钟脉冲周期,而在DDR2类型中,则可能耗费12个动态随机存取存储器时钟脉冲周期。同时,当一个宏块参数如果使用了112个字节(bytes),其仅需要耗费12个动态随机存取存储器时钟脉冲周期即可被读出。因此,光是在页错失造成的时间上成本就已经非常显著。本发明就包含发现了这个未被注意到的问题,而对之提出几种解决的方案。
图2所例示的较佳实施例中,此种视频运算与处理装置包括一存储器电路26,一处理器22以及一数据管理单元24。该存储器电路26用来缓冲,于运算与处理该视频流的中间结果。该处理器22会依据复数宏块参数集合,对所述宏块进行运算与处理。每一宏块参数集合对应一宏块集合。有时,一个宏块参数集合可仅仅对应到一个宏块;有时,一个宏块参数集合可对应到超过一个宏块。在该存储器电路26中的宏块参数集合,透过数据管理单元24配置地址,而该地址的配置,则参考所述宏块参数的特性,而非直接单纯将所述宏块参数以连续位方式存于该存储器电路26中。
在实际的设计中,该处理器22可实做成一个集成电路(integrated circuit)或是复数电路以及所需组件的组合,以达成对上述视频流进行编码或译码的处理。这些运算与处理的逻辑步骤可纪录于轫体指令,以及/或是对应的直接硬件电路。这边所提到的处理器22以及数据管理单元24也可指向对应的指令,而这些指令可在控制器或微处理器执行,也可以各种组合,以结合特殊的硬件电路或是数字信号处理器(DSP)。该处理器22与数据管理单元24也可指向集成电路芯片(integrated circuit chip)或是例如H.264等各种电子产品中的各种电路的组合。
当宏块参数经由处理过程中被取得时,这些宏块参数会透过该数据管理单元24作特别的配置。假如这个处理是编码的话,宏块参数可透过对图像帧进行编码而取得。假如这个处理是译码的话,宏块参数可以透过解析视频流以及进行相关的译码流程而获得。数据管理单元24可透过轫体指令以及/或硬件逻辑,而由该处理器22或另一独立的电路加以控制或执行,以在运算与处理该视频流时,处理所需的存储器配置。
此处所述的数据管理单元24可参考宏块参数的至少一特性,来决定应该配置哪些地址,以存放这些宏块参数。利用所谓的“宏块参数的特性”的第一个例子,在存储器电路26的每一页仅存放整数个宏块所对应的宏块参数集合。换言之,假如在存储器页中,虽然有空间足以存放一个宏块集合所对应的宏块参数集合的部份内容,但依据此规则,这些空间将不会拿来存放这些宏块参数。遵守此规则的数据管理单元24会决定将这个宏块集合所对应的宏块参数集合存放到下一页。这样的配置可避免,仅为了读取一个宏块参数集合,而需存取存储器电路的两页数据,特别是当这两页数据位于同一存储库(bank)时。
第二个使用此宏块参数特性的例子,可将一个宏块集合对应的宏块参数集合跨存在两个存储页上,只要这两个存储页是在不同的存储库。因此,当存取一个宏块的参数时,只需要较少的时间。
应用宏块参数特性的第三个例子中,每个宏块参数集合中的宏块参数区分数个组别。不同的组别存放于存储器电路26的不同存储库。举例来说,移动向量信息(Motion Vector Information)的宏块参数被归类到第一组,而Y全部系数(Y total coefficients)被归类到第二组。第一组与第二组被存放到存储器电路26的不同存储库。这样的分组策略可以做到让每组或大部分组的大小相等或大小相似。这边所说的“大小相似”指的是实质相近,例如三组的大小为102Kb,101Kb,98Kb。这样分组的另一种可能性是,针对不同的编码工具(coding tool),对宏块参数作不同的分组。举例来说,假如第一编码工具需要第一组宏块参数,而第二编码工具需要第二组宏块参数,这第一组宏块参数与这第二组宏块参数就可以存放在存储器电路26的不同存储库。
第四种利用宏块参数特性的例子,是将两个相邻的宏块集合所对应的宏块参数集合,存放在存储器电路26的不同存储库。由于在处理的时候,常会需要相邻宏块集合对应的数据,因此,这样的配置在实际处理时,能产生一定的助益。
第五个使用宏块参数特性的例子,是将不同宏块参数集盒中相同类别的宏块参数存放在一起。此处所述的“一起”可表示存于相邻的地址。举例来说,来自不同宏块参数集合的宏块参数“Y DC编码块旗标”可在存储器电路26中存放在一起。在实际设计中,这边说的类别,可对应到所采用的编码工具。
在此需说明的是,所谓“宏块参数集合”有许多不同的构成方式。举例来说,一个宏块集合可由一个单一的宏块组成。一个宏块集合也可以由两个或两个以上的宏块组成,这些两个或两个以上的宏块可透过不同的形式来组合,例如水平或垂直方向相邻的宏块。此外,宏块集合的元素个数,可依据不同的设计需要,做出不同的设定。举例来说,个数可为2n或2乘上n,其中n为正整数。这个数目也可以动态调整,例如每个帧重新调整,或是每个切块(slice)重新调整一次。这边所提到的“宏块集合”不需要跟运算的基本单元,即宏块单元(macroblock unit)有必然的一致性。即,其可与运算的基本单元构成一致,也可以不一致。
上述的存储器电路26可为一或多个缓存器(register),动态随机存取存储器(DRAM),静态随机存取存储器(SRAM),闪存或是任何其它种类的存储器,透过各种数目与类别的组合。数据管理单元24可将所有宏块参数的一部分内容配置在区域缓存器或静态随存取存储器,而同时将某些内容配置在动态随机存取存储器中。这些都可依据不同的设计需求而作不同的配置。此外,这里出现的“宏块参数集合”可代表全部,也可代表部份的宏块参数。
图3例示上述较佳实施例的一个进一步的例子。在图3中,一个码处理电路(coding circuit)32整合了上述的处理器22与数据管理单元24的功能。这个编码电路32经由一总线36,存取一存储器电路34,以进行对宏块集合进行编码以及/或译码。两个存储库341与342,则分别存放上述宏块参数集合的不同组参数。
图4是一例示流程图,例示依据至少一宏块参数特性,在一存储器电路中存放宏块参数,而不是单纯的方式,将需储存的宏块参数,一个位接着一个位的直接连续储存。在步骤402,宏块参数经由计算而获得。接着,决定宏块参数的特性(步骤404)。并且,接着,宏块参数集合依据此特性决定如何存放在存储器电路中(步骤406)。必须指出的是,这边的步骤402与步骤404是可以对调顺序的。这样的方法可实做成指令,或直接由硬件逻辑电路实做。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当以权利要求范围所界定者为准。

Claims (26)

1.一种视频运算与处理装置,用以针对一视频流进行运算及处理,所述视频流包含复数帧,且每一帧包含复数宏块,所述装置包含:
一存储器电路,供暂存运算与处理所述视频流的中间结果;
一处理器,供运算及处理复数宏块参数集合,每一宏块参数集合对应一宏块集合;以及
一数据管理单元,依据所述宏块参数的特性,决定所述宏块参数集合储存于所述存储器电路中的地址。
2.如权利要求1所述的视频运算与处理装置,其中所述宏块参数包含帧内预测或跨帧预测所需的信息。
3.如权利要求1所述的视频运算与处理装置,其中所述数据管理单元在所述存储器电路的每一页,存放整数个宏块集所对应的宏块参数。
4.如权利要求1所述的视频运算与处理装置,其中所述数据管理单元将一个宏块集所对应的宏块参数存放于所述存储器电路的一第一页与一第二页,所述第一页与所述第二页位于所述存储器电路不同的存储库。
5.如权利要求1所述的视频运算与处理装置,其中所述数据管理单元将每一个宏块参数集合区分为复数组,且一个宏块参数集合的不同组,放在所述存储器电路的不同存储库。
6.如权利要求5所述的视频运算与处理装置,其中所述数据管理单元在针对一个宏块参数集合进行分组时,将每组的大小控制在相等或实质上相近。
7.如权利要求5所述的视频运算与处理装置,其中所述数据管理单元依据不同的编码工具,针对一个宏块参数集合进行分组。
8.如权利要求1所述的视频运算与处理装置,其中所述数据管理单元将不同宏块集合所对应的宏块参数集合,存于所述存储器电路的不同存储库。
9.如权利要求8所述的视频运算与处理装置,其中所述一个宏块集合的组成可包含两个相邻的宏块。
10.如权利要求1所述的视频运算与处理装置,其中所述数据管理单元将不同宏块参数集合中,相同种类的宏块参数,存于所述存储器电路的相邻位置。
11.如权利要求10所述的视频运算与处理装置,其中所述种类由编码工具所决定。
12.如权利要求1所述的视频运算与处理装置,其中一个所述宏块集合包含一个宏块。
13.如权利要求1所述的视频运算与处理装置,其中一个所述宏块集合包含两个水平相邻或垂直相邻的宏块。
14.如权利要求1所述的视频运算与处理装置,其中一个所述宏块集合包含2n个宏块,其中n为正整数。
15.如权利要求1所述的视频运算与处理装置,其中所述宏块集合的大小动态调整。
16.如权利要求15所述的视频运算与处理装置,其中所述宏块集合的大小在不同的帧可作重新调整。
17.如权利要求1所述的视频运算与处理装置,其中所述存储器电路包含随机动态存取存储器,静态随机动态存取存储器,以及闪存。
18.如权利要求1所述的视频运算与处理装置,其中所述处理为编码或译码。
19.一种视频运算与处理方法,用以处理一视频流,所述视频流包含一序列帧,且每一帧包含复数宏块,所述方法包含:
依据复数宏块参数集合处理所述宏块,每一所述宏块参数集合对应一宏块集合;以及
将所述宏块参数集合存于一存储器电路,所存放地址依据所述宏块参数的一特性得出。
20.如权利要求19所述的方法,其中所述存储器电路的每一页只存放整数个宏块集合所对应的宏块参数集合。
21.如权利要求19所述的方法,其中一个宏块集合对应的宏块参数会储存于所述存储器电路的一第一页与一第二页,但所述第一页与所述第二页位于所述存储器电路的不同存储库。
22.如权利要求19所述的方法,其中每一宏块参数集合被分类成复数组,并且同一宏块参数集合中,隶属不同组的宏块参数被存放在所述存储器电路不同的存储库。
23.如权利要求19所述的方法,其中对应不同宏块集合的不同宏块参数集合,被放置在所述存储器电路的不同存储库。
24.如权利要求23所述的方法,其中一个宏块集合是由2n个宏块构成,其中n为正整数。
25.如权利要求19所述的方法,其中所述宏块参数集合中相同的类别的宏块参数,会被存于所述存储器电路的相邻位置。
26.如权利要求19所述的方法,其中所述宏块集合的大小动态调整。
CNA2007101397206A 2006-07-28 2007-07-27 视频流运算与处理装置与方法 Pending CN101115204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82060906P 2006-07-28 2006-07-28
US60/820,609 2006-07-28

Publications (1)

Publication Number Publication Date
CN101115204A true CN101115204A (zh) 2008-01-30

Family

ID=38885172

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101397206A Pending CN101115204A (zh) 2006-07-28 2007-07-27 视频流运算与处理装置与方法
CN2007101397210A Expired - Fee Related CN101115205B (zh) 2006-07-28 2007-07-27 视频流处理装置与方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101397210A Expired - Fee Related CN101115205B (zh) 2006-07-28 2007-07-27 视频流处理装置与方法

Country Status (4)

Country Link
US (2) US20080025412A1 (zh)
CN (2) CN101115204A (zh)
DE (1) DE102007035204A1 (zh)
TW (2) TWI370995B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021520A (zh) * 2013-02-28 2014-09-03 三星电子株式会社 使用自学习旋转原始图像的方法和执行该方法的装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478584B (zh) * 2007-03-08 2015-03-21 Realtek Semiconductor Corp 一種視訊編解碼的方法及其裝置
US8184715B1 (en) * 2007-08-09 2012-05-22 Elemental Technologies, Inc. Method for efficiently executing video encoding operations on stream processor architectures
US8121197B2 (en) 2007-11-13 2012-02-21 Elemental Technologies, Inc. Video encoding and decoding using parallel processors
US20090225867A1 (en) * 2008-03-06 2009-09-10 Lee Kun-Bin Methods and apparatus for picture access
WO2009136681A1 (en) * 2008-05-08 2009-11-12 Lg Electronics Inc. Method for encoding and decoding image, and apparatus for displaying image
US8335256B2 (en) * 2008-11-14 2012-12-18 General Instrument Corporation Motion compensation in video coding
CN105472387B (zh) * 2010-04-09 2018-11-02 Lg电子株式会社 处理视频数据的方法和装置
US9568985B2 (en) 2012-11-23 2017-02-14 Mediatek Inc. Data processing apparatus with adaptive compression algorithm selection based on visibility of compression artifacts for data communication over camera interface and related data processing method
EP3058736B1 (en) 2013-10-14 2019-02-27 Microsoft Technology Licensing, LLC Encoder-side options for intra block copy prediction mode for video and image coding
WO2015054811A1 (en) 2013-10-14 2015-04-23 Microsoft Corporation Features of intra block copy prediction mode for video and image coding and decoding
US10390034B2 (en) 2014-01-03 2019-08-20 Microsoft Technology Licensing, Llc Innovations in block vector prediction and estimation of reconstructed sample values within an overlap area
BR112016015080A2 (pt) 2014-01-03 2017-08-08 Microsoft Technology Licensing Llc Predição de vetor de bloco em codificação / decodificação de vídeo e imagem
US11284103B2 (en) 2014-01-17 2022-03-22 Microsoft Technology Licensing, Llc Intra block copy prediction with asymmetric partitions and encoder-side search patterns, search ranges and approaches to partitioning
AU2014385769B2 (en) 2014-03-04 2018-12-06 Microsoft Technology Licensing, Llc Block flipping and skip mode in intra block copy prediction
US10785486B2 (en) 2014-06-19 2020-09-22 Microsoft Technology Licensing, Llc Unified intra block copy and inter prediction modes
CA3171803A1 (en) 2014-09-30 2016-04-07 Microsoft Technology Licensing, Llc Rules for intra-picture prediction modes when wavefront parallel processing is enabled
KR102164062B1 (ko) * 2015-09-08 2020-10-13 미디어텍 인크. 인트라 블록 복사 모드를 위한 디코딩된 픽처 버퍼의 방법 및 시스템
US10986349B2 (en) 2017-12-29 2021-04-20 Microsoft Technology Licensing, Llc Constraints on locations of reference blocks for intra block copy prediction
US20230064790A1 (en) * 2021-08-30 2023-03-02 Mediatek Inc. Prediction processing system using reference data buffer to achieve parallel non-inter and inter prediction and associated prediction processing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724369A (en) * 1995-10-26 1998-03-03 Motorola Inc. Method and device for concealment and containment of errors in a macroblock-based video codec
JPH10101674A (ja) * 1996-08-06 1998-04-21 Taisho Pharmaceut Co Ltd チアゾリン化合物のパラトルエンスルホン酸塩水和物
US6539059B1 (en) * 2000-03-02 2003-03-25 Sun Microsystems, Inc. Apparatus and method for efficiently scalable digital video decoding
TWI226803B (en) * 2003-07-30 2005-01-11 Mediatek Inc Method for using memory to store motion vectors of decoded macroblocks
US7415069B2 (en) * 2003-12-09 2008-08-19 Lsi Corporation Method for activation and deactivation of infrequently changing sequence and picture parameter sets
EP1779673A1 (en) * 2004-07-15 2007-05-02 Qualcomm Incorporated H.264 spatial error concealment based on the intra-prediction direction
US7738561B2 (en) * 2004-11-16 2010-06-15 Industrial Technology Research Institute MPEG-4 streaming system with adaptive error concealment
KR100843196B1 (ko) * 2004-12-17 2008-07-02 삼성전자주식회사 H.264/avc 비디오 디코더의 디블록킹 필터
US7813432B2 (en) * 2004-12-30 2010-10-12 Intel Corporation Offset buffer for intra-prediction of digital video
US7965898B2 (en) * 2005-10-28 2011-06-21 Nvidia Corporation Accelerating video decoding using multiple processors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021520A (zh) * 2013-02-28 2014-09-03 三星电子株式会社 使用自学习旋转原始图像的方法和执行该方法的装置
CN104021520B (zh) * 2013-02-28 2018-12-18 三星电子株式会社 使用自学习旋转原始图像的方法和执行该方法的装置

Also Published As

Publication number Publication date
TWI372364B (en) 2012-09-11
TW200811752A (en) 2008-03-01
TWI370995B (en) 2012-08-21
DE102007035204A1 (de) 2008-02-07
US20150195546A1 (en) 2015-07-09
CN101115205A (zh) 2008-01-30
US20080025412A1 (en) 2008-01-31
TW200811751A (en) 2008-03-01
CN101115205B (zh) 2010-10-27

Similar Documents

Publication Publication Date Title
CN101115204A (zh) 视频流运算与处理装置与方法
US8687692B2 (en) Method of processing a video signal
JP2019525605A5 (zh)
CN103918273B (zh) 确定用于变换系数的二进制码字的方法
CN103997650B (zh) 一种视频解码的方法和视频解码器
Chen et al. Detection of double MPEG compression based on first digit statistics
CN104272736A (zh) 用于对游长编码变换系数进行熵编码的上下文确定
CN106060547A (zh) 解码高分辨率图像的方法和装置
US9179162B2 (en) Image transform zero coefficient selection and zero-skip transmission for arbitrary shape transform coding
CN105681807A (zh) 一种基于h264协议的分像素运动矢量计算方法和装置
CN111866505B (zh) 在算术代码化中的有效率场境应对
CN1523893A (zh) 视频编码和解码方法、设备及程序
CN104704826B (zh) 两步量化和编码方法和装置
CN101873490B (zh) 图像处理方法和使用该方法的图像信息编码设备
CN106358043A (zh) 混合视频解码装置和相关的混合视频解码方法
CN107483941A (zh) 划分取值范围进行串位移矢量编码的数据压缩方法和装置
CN101707716A (zh) 视频编码器和编码方法
US10951894B2 (en) Transform block-level scan order selection for video coding
US9118891B2 (en) Video encoding system and method
AL-Hadithy Adaptive 1-d polynomial coding of c621 base for image compression
CN110383837A (zh) 用于视频处理的方法和设备
JP2008148264A5 (zh)
Zuo et al. Library based coding for videos with repeated scenes
DE102016125593B4 (de) Dynamischer Kodiermodus für Referenz-Bewegungsvektoren
CN102215388B (zh) 一种简化方向性变换的方法、装置和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080130