CN106358043A - 混合视频解码装置和相关的混合视频解码方法 - Google Patents

混合视频解码装置和相关的混合视频解码方法 Download PDF

Info

Publication number
CN106358043A
CN106358043A CN201610556690.8A CN201610556690A CN106358043A CN 106358043 A CN106358043 A CN 106358043A CN 201610556690 A CN201610556690 A CN 201610556690A CN 106358043 A CN106358043 A CN 106358043A
Authority
CN
China
Prior art keywords
entropy decoding
decoding
partial data
entropy
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610556690.8A
Other languages
English (en)
Inventor
王胜仁
吴明隆
郑佳韵
张永昌
钟昊群
朱育成
张胜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106358043A publication Critical patent/CN106358043A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供一种混合视频解码装置以及相关的混合视频解码方法。混合视频解码装置包含硬件熵解码器，执行硬件熵解码，以产生图像的熵解码结果；以及储存设备，具有多个存储区域，被分配来分别缓冲多个熵解码部分数据，并更将指示多个熵解码部分数据的多个存储位置的位置信息储存至存储设备中，其中多个熵解码部分数据自图像的熵解码结果中撷取，且分别与图像的多个部分相关。本发明的混合视频解码装置以及相关的混合视频解码方法可以实现高效率的图像解码。

Description

混合视频解码装置和相关的混合视频解码方法
【交叉引用】
本申请要求申请日为2015年7月15日，美国临时申请号为62/192,748的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。
【技术领域】
本发明有关于视频解码器设计，更具体来说，有关于用于执行硬件熵解码以及随后的软件解码的混合视频解码装置和相关的混合视频解码方法。
【背景技术】
传统的视频编码标准通常采用基于块的编码技术来充分利用空间和时间冗余。举例来说，基本的做法是将整个源帧分为多个块，对每个块执行预测，变换每个块的残值(residual)以及执行量化、扫描和熵编码。此外，视频编码器的内部解码环中产生的重构帧(reconstructed frame)用于为编码随后的块提供参考像素数据。举例来说，反向扫描、反向量化，以及反向变换可被包含在视频编码器的内部解码环中以恢复每一块的残值，其中残值将被加入至每一块的预测采样中，用于产生重构帧。视频解码器执行由视频编码器执行的视频编码处理的反向处理。举例来说，典型的视频解码器包含熵解码阶段和随后的解码阶段。关于传统的基于软件的视频解码系统，由于对于连续的语法分析的高度依赖，熵解码阶段通常是性能瓶颈。从而，需要具有改进的解码效率的创新的视频解码器。
【发明内容】
依据本发明的示范性实施例，提出一种混合视频解码装置和相关的混合视频解码方法以解决上述问题。
依据本发明的一个实施例，提出一种混合视频解码装置，包含硬件熵解码器，执行硬件熵解码，以产生图像的熵解码结果；以及储存设备，具有多个存储区域，被分配来分别缓冲多个熵解码部分数据，并更将指示多个熵解码部分数据的多个存储位置的位置信息储存至存储设备中，其中多个熵解码部分数据自图像的熵解码结果中撷取，且分别与图像的多个部分相关。
依据本发明的另一实施例，提出一种混合视频解码方法，包含：执行硬件熵解码，以产生图像的熵解码结果；在存储设备中分配多个存储区域，用于分别缓冲多个熵解码部分数据，其中多个熵解码部分数据自图像的熵解码结果中撷取，且分别与图像的多个部分相关；以及其中位置信息指示存储设备中多个熵解码部分数据的多个存储位置。
依据本发明的又一实施例，提出一种混合视频解码装置，包含：硬件熵解码器，执行硬件熵解码，以产生图像的熵解码结果；以及多核处理器系统，执行解码程序，以以并行处理方式对多个熵解码部分数据执行软件解码，其中多个熵解码部分数据自图像的熵解码结果中撷取，且分别与图像的多个部分相关。
依据本发明的又一实施例，提出一种混合视频解码方法，包含：执行硬件熵解码，以产生图像的熵解码结果；以及利用多核处理器系统执行解码程序，以以并行处理方式对多个熵解码部分数据执行软件解码，其中多个熵解码部分数据自图像的熵解码结果中撷取，且分别与图像的多个部分相关。
本发明的混合视频解码装置以及相关的混合视频解码方法可以实现高效率的图像解码。
【附图说明】
图1是依据本发明实施例的混合视频解码装置的示意图。
图2是依据本发明实施例的混合视频解码设计的细节的示意图。
图3是图1所示的熵解码器的范例的设计的示意图。
图4是依据本发明实施例的熵解码方法的流程图。
图5是依据本发明实施例的行字节数缓冲器的数据储存布局的示意图。
图6是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第一设计的示意图。
图7是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第二设计的示意图。
图8是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第三设计的示意图。
图9是解码被分割为多个图块的图像中的多个解码单元的解码顺序的示意图。
图10是储存依据两个垂直图块边界和一个水平图块边界被分割为多个图块的图像中的多个行的熵解码部分数据的边信息缓冲器的示意图。
图11是具有第一范例的位置信息的存储布局的行字节数缓冲器的示意图。
图12是具有第二范例的位置信息的存储布局的行字节数缓冲器的示意图。
图13是具有第二范例的位置信息的存储布局的行字节数缓冲器的示意图。
图14是每个存储区域具有预定大小的边信息缓冲器的示意图。
图15是每个存储区域具有可变大小的边信息缓冲器的示意图。
图16是依据本发明实施例的混合视频解码装置采用图像级的管线设计的示意图。
【具体实施方式】
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
图1是依据本发明实施例的混合视频解码装置的示意图。混合视频解码装置100可为电子设备的一部分。混合视频解码装置100包含，但不限于，多个电路元件，例如硬件熵解码器102、存储控制器104、多核处理器系统106、存储设备108、处理器总线110，以及储存数据总线112。在该实施例中，存储设备108可为存储器设备，例如动态随机存取存储器(dynamic random access memory，简写为DRAM)，而存储控制器104可为例如DRAM控制器的存储控制器。从而，多核处理器系统106及/或硬件熵解码器102可通过发布读/写请求至存储控制器104访问存储设备108。具体来说，多核处理器系统106及/或硬件熵解码器102可通过储存数据总线(例如，DRAM数据总线)112与存储控制器104通信。多核处理器系统106包含多个处理器核，例如中央处理单元(central processing unit，简写为CPU)核及/或图形处理单元(graphics processing unit，简写为GPU)核。在多核处理器系统106为多核CPU系统的情况下，多核CPU系统通过透过处理器总线110控制电路元件来管理混合视频解码装置100的整体操作。在多核处理器系统106为多核GPU系统的情况下，混合视频解码装置100可更包含CPU 114，通过透过处理器总线110控制电路元件来管理混合视频解码装置100的整体操作。
关于本发明的混合视频解码设计，视频解码流被分为基于硬件的解码处理和基于软件的解码处理。在该实施例中，基于硬件的解码处理包含熵解码功能，基于软件的解码处理包含基于熵解码结果的随后的解码功能。硬件熵解码器102用于处理基于硬件的解码处理，而多核处理器系统(例如，多核CPU系统或多核GPU系统)106用于处理基于软件的解码处理。在该实施例中，硬件熵解码器102可为旨在执行硬件解码熵，以产生图像的熵解码结果的专用电路。多核处理器系统106可执行解码程序PROG以以并行处理方式对多个熵解码部分数据进行软件解码，其中熵解码部分数据自图像的熵解码结果中撷取，且分别于该图像的多个部分相关。本发明的混合视频解码设计的进一步的细节描述如下。
图2是依据本发明实施例的混合视频解码设计的细节的示意图。硬件熵解码器102接收携带图像的编码数据的比特流，并执行硬件熵解码以产生图像的熵解码结果至位于存储设备108中的熵解码输出缓冲器202。硬件熵解码之后，由每一核所执行的随后的软件解码可包含自下述功能选出的功能：反扫描(inverse scan，IS)、反量化(inversequantization，IQ)、反变换(IT)、帧内预测(intra prediction，“IP”)、运动矢量(motionvector，MV)产生、运动补偿(motion compensation，MC)、帧内/帧间模式选择器(MUX)、重构，和环路滤波(例如，去块滤波)。重构功能产生的重构帧更被后期处理(即，环路滤波)所处理，并随后被储存于一个或多个参考帧缓冲器218，其中参考帧缓冲器218可被分配于存储设备218内。在该实施例中，熵解码输出缓冲器202包含行字节数缓冲器(也称为“Row_byte_count_buffer”)212、片报头缓冲器(也称为“Slice_header_buffer”)214，以及多个边信息(side information)缓冲器(也称为“Side_info_[0]_buffer”、“Side_info_[1]_buffer”…“Side_info_[N-1]_buffer”)216_0-216_N-1。片报头缓冲器214用于储存图像的所有片报头信息。图像可被分为多个部分。在该实施例中，图像的每一部分可为图像中的一行。举例来说，这里提到的一行的宽度可以等于图像的宽度。在视频编码标准为H.264/MPEG4/MPEG2的第一种情况下，这里提到的一行可被称为单一MB(Macroblock，宏块)行或者被称为多MB行。在视频编码标准为HEVC(High Efficiency Video Coding，高效视频编码)的第二种情况下，这里提到的一行可被称为单一CTB(Code Tree Block，代码树块)行或者被称为多CTB行。在视频编码标准为VP9的第三种情况下，这里提到的一行可被称为单一SB(Superblock，超级块)行或者被称为多SB行。
当图像在特定视频编码标准(例如，HEVC或VP9)下被进一步分割为图块(tile)时，相邻行可以由一个图块边界分开。举例来说，一行的宽度可以短于图像宽度。在视频编码标准为HEVC且图像被分割为多个图块的第一种情况下，这里提到的一行可被称为一个图块的单一CTB行或者被称为一个图块的多CTB行。在视频编码标准为VP9的第二种情况下，这里提到的一行可被称为一个图块的单一SB行或者被称为一个图块的多SB行。
可选地，图像的各部分的大小可为用户定义的。举例来说，即便图像中没有图块边界，相邻行可由一个用户定义边界来分开。即，这里所说的一行的宽度可为用户定义的，并且可能短于图像宽度。在视频编码标准为H.264/MPEG4/MPEG2的第一种情况下，这里提到的一行可被称为单一用户定义MB行或者被称为多用户定义MB行。在视频编码标准为HEVC的第二种情况下，这里提到的一行可被称为单一用户定义CTB行或者被称为多用户定义CTB行。在视频编码标准为VP9的第三种情况下，这里提到的一行可被称为单一用户定义SB行或者被称为多用户定义SB行。
边信息缓冲器216_0-216_N-1中的每一个用于储存自图像的熵解码结果中撷取，并分别与图像的不同行(例如，单一MB/CTB/SB行或多MB/CTB/SB行)相关的多个熵解码部分数据。举例来说，边信息缓冲器216_0可用作H.264MB层信息缓冲器，用于图像中的不同行，或用作HEVC CTB层信息缓冲器，用于图像中的不同行；而边信息缓冲器216_1可用作变换系数缓冲器，用于图像中的不同行。其他边信息可能会在某些视频编码标准是必要的。举例来说，当视频编码标准时HEVC时，额外的边信息缓冲器216_N-1(N>2)可包含用于图像中的不同行的用作HEVC TU(变换单元)层信息缓冲器的一个边信息缓冲器，且可更包含用于图像中的不同行的用作HEVC CU(编码单元)层信息缓冲器的另一个边信息缓冲器。
行字节数缓冲器212用于储存指示存储设备108中的熵解码部分数据的存储位置的位置信息。具体来说，储存于行字节数缓冲器212中储存的位置信息可指示边信息缓冲器216_0-216_N-1的任意一个中的每一行的熵解码部分数据的存储位置。位置信息可在硬件熵解码器102执行的熵解码期间被计算出来。图3是图1所示的熵解码器102的范例的设计的示意图。如图3所示，硬件熵解码器102利用多个电路实施，包含语法分析器302、边信息收集器(也称为“Side_info_collector”)304、比特流读DMA(direct memory access，直接存储器访问)控制器(也称为比特流读DMA)306、行字节数计算器(也称为“Row_byte_count_calculator”)308，以及写DMA控制器(标示为“写DMA”)310。比特流(携带图像的编码数据)可被缓存于存储设备(例如，DRAM)108中。比特流读DMA控制器306用于透过DMA方式自存储设备108读比特流数据，并随后将获得的比特流数据输出至语法分析器302。语法分析器302用于对比特流数据执行语法分析以产生图像的熵解码结果。举例来说，语法分析器302可采用霍夫曼VLD(variable length decoding，变长编码)用于MPEG2/MPEG4语法分析，CAVLC(Context Adaptive Variable Length Coding，基于上下文的自适应变长编码)用于H.264语法分析，或CABAC(Context Adaptive Arithmetic Binary Coding，基于上下文的自适应二进制算术编码)用于H.264/HEVC语法分析。边信息收集器304用于收集产生自语法分析器302的熵解码结果，其中熵解码结果包含片报头信息、变换系数，以及其他解码相关信息(例如，用于H.264的MB层信息，或用于HEVC的CTB层信息、TU层信息)。行字节数计数器308用于计算与待被储存于边信息缓冲器的边信息相关的行字节数信息，及边信息缓冲器216_0-216_N-1的任意一个中的每一行的熵解码部分数据的存储位置信息。写DMA控制器310用于透过DMA方式将行字节数信息(即，存储位置信息)写入行字节数缓冲器212中，并更用于透过DMA方式将图像的熵解码结果写入至片报头信息缓冲器214和边信息缓冲器216_0-216_N-1中。
图4是依据本发明实施例的熵解码方法的流程图。假设结果基本相同，并不需要按照图4所示的精确顺序执行多个步骤。熵解码方法可被图3所示的硬件熵解码器102所采用。在步骤402中，比特流读DMA306自存储设备108读比特流数据，且语法分析器302决定是否遇到一行的起始。若遇到一行的起始，流程进入步骤404。在步骤404，行字节数计算器308决定与待被解码的当前行相关的行字节数信息(例如，在边信息缓冲器216_0-216_N-1的任意一个中的当前行的熵解码部分数据的存储位置信息)，且写DMA控制器310将待被解码的当前行相关的行字节数信息写入至存储设备108中。随后，流程进入步骤406。在步骤406，语法分析器302对当前行的比特流数据执行语法解码，边信息控制器304收集当前行的熵解码部分数据，且写DMA控制器310将当前行的熵解码部分数据写入至存储设备108中。
若没有遇到一行的起始，流程进入步骤406。在步骤406，语法分析器302对当前行的比特流数据执行语法解码，边信息控制器304收集当前行的熵解码部分数据的边信息，且写DMA控制器310将当前行的熵解码部分数据的边信息写入至存储设备108中。
在步骤408，语法分析器302检查是否遇到待被解码的图像的结尾。若遇到待被解码的图像的结尾，图像的熵解码完成。若还没有遇到待被解码的图像的结尾，流程进入步骤402。
如上所述，行字节数缓冲器212用于储存边信息缓冲器216_0-216_N-1的任意一个中的每一行的熵解码部分数据的存储位置信息。图5是依据本发明实施例的行字节数缓冲器212的数据储存布局的示意图。为简洁起见，假定一个图形被分为5行，且仅需要两个边信息缓冲器来缓冲图形中的不同行的熵解码部分数据。如图5所示，边信息缓冲器Side_info_[0]_buffer(216_0)具有五个存储区域502、504、506、508、510，分配于存储设备108中，用于缓冲图形中的行0至行4的熵解码部分数据(例如，H.264的MB层信息或HEVC的CTB层信息)，而边信息缓冲器Side_info_[1]_buffer(216_1)具有五个存储区域512、514、516、518、520，分配于存储设备108中，用于缓冲图像中的行0至行4的其他熵解码部分数据(例如，H.264的变换系数或HEVC的变换系数)。边信息缓冲器Side_info_[0]_buffer(216_0)中的存储区域502、504、506、508、510的位置信息包含行起始地址P00、P01、P02、P03、P04，而边信息缓冲器Side_info_[1]_buffer(216_1)中的五个存储区域512、514、516、518、520的位置信息包含行起始地址P10、P11、P12、P13、P14。在该实施例中，与不同边信息缓冲器中的同一行相关的位置信息可被分组并储存于行字节数缓冲器212中。因此，行起始地址P00、P10、P01、P11、P02、P12、P03、P13、P04、P14，可被储存于行字节数缓冲器212中的连续地址。以这种方法，行起始地址P00和P10可被自行字节数缓冲器212读取，以获得与存储区域502和512的同一行0相关的熵解码部分数据，用于随后的软件解码；行起始地址P01和P11可被自行字节数缓冲器212读取，以获得与存储区域504和514的同一行1相关的熵解码部分数据，用于随后的软件解码；行起始地址P02和P12可被自行字节数缓冲器212读取，以获得与存储区域506和516的同一行2相关的熵解码部分数据，用于随后的软件解码；行起始地址P03和P13可被自行字节数缓冲器212读取，以获得与存储区域508和518的同一行3相关的熵解码部分数据，用于随后的软件解码；行起始地址P04和P14可被自行字节数缓冲器212读取，以获得与存储区域510和520的同一行4相关的熵解码部分数据，用于随后的软件解码。
在本发明的某些实施例中，边信息缓冲器Side_info_[0]_buffer(216_0)中的存储区域502、504、506、508、510的位置信息(例如，行起始地址P00、P01、P02、P03、P04)，以及边信息缓冲器Side_info_[1]_buffer(216_1)中的存储区域512、514、516、518、520的位置信息(例如，行起始地址P10、P11、P12、P13、P14)可以通过使用计数值记录在行字节数缓冲器212中。
图6是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第一设计的示意图。在该实施例中，记录于行字节数缓冲器212中的位置信息包含分别与不同熵解码部分数据Row_0_data、Row_1_data、Row_2_data相关的多个计数值row_byte_count_0、row_byte_count_1、row_byte_count_2。假定熵解码部分数据Row_0_data与图像中的第一行相关，并被储存于具有边信息缓冲器中起始物理地址的存储区域中。熵解码部分数据Row_0_data的起始存储位置与被分配在存储设备108中的边信息缓冲器的起始位置相同。因此，计数值row_byte_count_0可被设置为0。计数值row_byte_count_1指示相关的熵解码部分数据Row_1_data的边界存储位置(例如，起始存储位置)和特定熵解码部分数据的边界存储位置(例如，熵解码部分数据Row_0_data的起始存储位置)之间的距离。此外，计数值row_byte_count_2指示相关的熵解码部分数据Row_2_data的边界存储位置(例如，起始存储位置)和特定熵解码部分数据的边界存储位置(例如，熵解码部分数据Row_0_data的起始存储位置)之间的距离。由于边信息缓冲器的物理起始地址可以是预先已知的，熵解码部分数据Row_0_data的起始存储位置可通过直接将计数值row_byte_count_0(row_byte_count_0＝0)加到边信息缓冲器的物理起始地址上得到，熵解码部分数据Row_1_data的起始存储位置可通过直接将计数值row_byte_count_1加到边信息缓冲器的物理起始地址上得到，而熵解码部分数据Row_2_data的起始存储位置可通过直接将计数值row_byte_count_2加到边信息缓冲器的物理起始地址上得到。
图7是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第二设计的示意图。在该实施例中，记录于行字节数缓冲器212中的位置信息包含分别与不同熵解码部分数据Row_0_data、Row_1_data、Row_2_data相关的多个计数值row_byte_count_0、row_byte_count_1、row_byte_count_2。熵解码部分数据Row_0_data、Row_1_data、Row_2_data是连续储存于同一边信息缓冲器中的相邻的熵解码部分数据。假定熵解码部分数据Row_0_data与图像中的第一行相关，并被储存于具有边信息缓冲器中起始物理地址的存储区域中。熵解码部分数据Row_0_data的起始存储位置与被分配在存储设备108中的边信息缓冲器的起始位置相同。因此，计数值row_byte_count_0可被设置为0。计数值row_byte_count_1指示相关的熵解码部分数据Row_1_data的边界存储位置(例如，起始存储位置)和之前的熵解码部分数据的边界存储位置(例如，熵解码部分数据Row_0_data的起始存储位置)之间的距离。此外，计数值row_byte_count_2指示相关的熵解码部分数据Row_2_data的边界存储位置(例如，起始存储位置)和之前的熵解码部分数据的边界存储位置(例如，熵解码部分数据Row_1_data的起始存储位置)之间的距离。由于边信息缓冲器的物理起始地址可以是预先已知的，熵解码部分数据Row_0_data的起始存储位置可通过直接将计数值row_byte_count_0(row_byte_count_0＝0)加到边信息缓冲器的物理起始地址上得到，熵解码部分数据Row_1_data的起始存储位置可通过直接将计数值row_byte_count_0(row_byte_count_0＝0)和row_byte_count_1加到边信息缓冲器的物理起始地址上得到，而熵解码部分数据Row_2_data的起始存储位置可通过直接将计数值row_byte_count_0(row_byte_count_0＝0)、row_byte_count_1和row_byte_count_2加到边信息缓冲器的物理起始地址上得到。
图8是依据本发明实施例的将位置信息记录在行字节数缓冲器中的第三设计的示意图。在该实施例中，记录于行字节数缓冲器212中的位置信息包含分别与不同熵解码部分数据Row_0_data、Row_1_data、Row_2_data相关的多个计数值row_byte_count_0、row_byte_count_1、row_byte_count_2。在该实施例中，计数值row_byte_count_0直接记录相关的熵解码部分数据Row_0_data的物理起始地址PA0，计数值row_byte_count_1直接记录相关的熵解码部分数据Row_1_data的物理起始地址PA1，且计数值row_byte_count_2直接记录相关的熵解码部分数据Row_2_data的物理起始地址PA2。因此，熵解码部分数据Row_0_data的起始存储位置可参考计数值row_byte_count_0直接得到，熵解码部分数据Row_1_data的起始存储位置可参考计数值row_byte_count_1直接得到，且熵解码部分数据Row_2_data的起始存储位置可参考计数值row_byte_count_2直接得到。
如图6-8所示的将位置信息记录在行字节数缓冲器中的多个设计仅用作说明之用，而并非为本发明的限制。在实践中，任何允许多核处理器系统106成功地自存储设备108(具体来说，边信息缓冲器216_0-216_N-1)找到并获得所需的熵解码部分数据的位置信息记录的设计可被混合视频解码装置100所采用。
一个图形可在某个视频编码标准(例如，HEVC或VP9)下被分割为多个图块。图9是解码被分割为多个图块的图像中的多个解码单元的解码顺序的示意图。如图9所示，一个图像被分割为9个图块，其中有两个列边界(垂直图块边界)和两个行边界(水平图块边界)。每个图块包含多个解码单元(例如，用于HEVC的CTB或者用于VP9的SB)。同一图块中的多个解码单元以光栅扫描顺序(raster scan order)解码，且同一图像中的多个图块以光栅扫描顺序解码。因此，被分割为多个图块的图像中的多个解码单元的解码顺序可以用参考标号1、2、…、40、41来表示。
当一个图形在某个视频编码标准(例如，HEVC或VP9)下被分割为多个图块时，相邻的行可由一个图块边界分开。在视频编码标准为HEVC的第一种情况下，一行可被视为一个图块的单一CTB行或一个图块的多个CTB行。在视频编码标准为VP9的第二种情况下，一行可被视为一个图块的单一SB行或一个图块的多个SB行。图10是储存依据两个垂直图块边界和一个水平图块边界被分割为多个图块的图像中的多个行的熵解码部分数据的边信息缓冲器side_inf_[N]_buffer的示意图。
储存顶部左边图块图块0的行0-行2的熵解码部分数据的存储区域的位置信息包含P00、P01、P02，储存顶部中间图块图块1的行0-行2的熵解码部分数据的存储区域的位置信息包含P10、P11、P12，储存顶部右边图块图块2的行0-行2的熵解码部分数据的存储区域的位置信息包含P20、P21、P22，储存底部左边图块图块3的行0-行2的熵解码部分数据的存储区域的位置信息包含P30、P31、P32，储存底部中间图块图块4的行0-行2的熵解码部分数据的存储区域的位置信息包含P40、P41、P42，储存底部右边图块图块5的行0-行2的熵解码部分数据的存储区域的位置信息包含P50、P51、P52。位置信息P00-P02、P10-P12、P20-P22、P30-P32、P40-P42、P50-P52可依据图6-8所示的范例设计中的任意一个使用计数值被记录。
依据可能是适合于某些基于软件的数据处理存储布局(例如，错误处理或其他功能)，指示多图块图像中的行的熵解码部分数据的存储位置的位置信息P00-P02、P10-P12、P20-P22、P30-P32、P40-P42、P50-P52可被储存于行字节数缓冲器212中。图11是具有第一范例的位置信息的存储布局的行字节数缓冲器的示意图，其中位置信息指示多图块图像中的行的熵解码部分数据的存储位置。在该实施例中，位置信息以图块列顺序被排列于行字节数缓冲器中。行字节数缓冲器具有按顺序分配的多个存储区域。依照该图块列顺序，位置信息P00-P02、P30-P32与左边图块列中的行的熵解码数据相关，位置信息P10-P12、P40-P42与中间图块列中的行的熵解码数据相关，位置信息P20-P22、P50-P52与右边图块列中的行的熵解码数据相关。因此，位置信息P00-P02、P30-P32、P10-P12、P40-P42、P20-P22、P50-P52依据图块列顺序被储存于行字节数缓冲器的顺序的(sequential)存储区域内。
图12是具有第二范例的位置信息的存储布局的行字节数缓冲器的示意图，其中位置信息指示多图块图像中的行的熵解码部分数据的存储位置。关于多图块图像的解码顺序，同一图块中的多个解码单元以光栅扫描顺序解码，且同一图像中的多个图块以光栅扫描顺序解码。因此，关于图10所述的多图块图像，顶部左边图块图块0、顶部中间图块图块1、顶部右边图块图块2、底部左边图块图块3、底部中间图块图块4、底部右边图块图块5被顺序解码，且每一图块中的顶部行行0、中间行行1，以及底部行行2被顺序解码。在该实施例中，位置信息被以特定顺序安排在行字节数缓冲器中，其中所述特定顺序不同于上述多图块图像的解码顺序。若图像没有被分割为图块，可采用特定顺序(即，光栅扫描顺序)作为非图块图像中的解码单元的解码顺序。若图像没有被分割为图块，图10中所示的行将以光栅扫描顺序被解码。举例来说，顶部左边图块图块0、顶部中间图块图块1和顶部右边图块图块2的顶部行行0将被顺序解码，顶部左边图块图块0、顶部中间图块图块1和顶部右边图块图块2的中间行行1将被顺序解码，顶部左边图块图块0、顶部中间图块图块1和顶部右边图块图块2的底部行行2将被顺序解码，等等。因此，在该实施例中，位置信息P00-P20、P01-P21、P02-P22、P30-P50、P31-P51、P32-P52依据非图块图像的光栅扫描顺序被储存于行字节数缓冲器的顺序的(sequential)存储区域内。
图13是具有第二范例的位置信息的存储布局的行字节数缓冲器的示意图，其中位置信息指示多图块图像中的行的熵解码部分数据的存储位置。在该实施例中，位置信息以多图块图像的行的熵解码部分数据的解码顺序被排列于行字节数缓冲器中。行字节数缓冲器具有按顺序分配的多个存储区域。举例来说，同一图块中的行0-行2被顺序解码，且同一图像中的图块0-图块5被顺序解码。因此，在该实施例中，位置信息P00-P02、P10-P12、P20-P22、P30-P32、P40-P42、P50-P52依据解码顺序被储存于行字节数缓冲器的顺序的存储区域内。
如图5所示，边信息缓冲器Side_info_[0]_buffer具有五个存储区域502、504、506、508、510，分配于存储设备108中，用于缓冲图像中的行0至行4的熵解码部分数据(例如，H.264的MB层信息或HEVC的CTB层信息)，而边信息缓冲器Side_info_[1]_buffer具有五个存储区域512、514、516、518、520，分配于存储设备108中，用于缓冲图像中的行0至行4的其他熵解码部分数据(例如，H.264的变换系数或HEVC的变换系数)。取决于实际设计考虑，分配于存储设备108中的存储区域可以被配置为具有固定/预定大小或可变的大小。
图14是每个存储区域具有预定大小的边信息缓冲器的示意图。在该实施例中，分配给边信息缓冲器Side_info_[N]_buffer的每一存储区域具有预定的固定大小Lfix，其中该预定大小是在该边信息缓冲器在存储设备108中被分配时被预定的。熵解码部分数据Row_0side_info被储存于固定大小的存储区域1402中，熵解码部分数据Row_1side_info被储存于固定大小的存储区域1404中，熵解码部分数据Row_2side_info被储存于固定大小的存储区域1406中，且熵解码部分数据Row_3side_info被储存于固定大小的存储区域1408中。请注意，应适当选择固定大小Lfix以确保图像中的任一行的熵解码部分数据可被完全储存于一个固定大小的存储区域中。即，固定大小Lfix不小于图像中的任一行的熵解码部分数据数据长度。当图像中的特定行的熵解码部分数据数据长度短于分配给边信息缓冲器Side_info_[N]_buffer的每一存储区域的固定大小Lfix时，在图像中的该特定行的熵解码部分数据被储存于特定存储区域之后，该特定存储区域将具有未使用的空间。由于分配给边信息缓冲器Side_info_[N]_buffer的所有存储区域具有预定大小(例如，相同的固定大小Lfix)，存储区域的起始位置可以预先知道。换言之，每一边信息缓冲器中的行的熵解码部分数据的存储位置可被预先知道。指示存储设备108中的熵解码部分数据的存储位置的位置信息可以不需要被储存在行字节数缓冲器212中，且行字节数缓冲器212可以被省略。通过参考存储区域的预定起始位置，可是实现对于边信息缓冲器中的行的熵解码部分数据的随机访问。
图15是每个存储区域具有可变大小的边信息缓冲器的示意图。在该实施例中，分配给边信息缓冲器Side_info_[N]_buffer的每一存储区域具有可变大小，其中该可变大小依据储存于该存储区域中的熵解码部分数据的数据长度自适应设置。如图15所示，具有数据长度L0的熵解码部分数据Row_0side_info被储存于存储区域1502中，具有数据长度L1的熵解码部分数据Row_1side_info被储存于存储区域1504中，具有数据长度L2的熵解码部分数据Row_2side_info被储存于存储区域1506中，且具有数据长度L3的熵解码部分数据Row_3side_info被储存于存储区域1508中。由于存储区域1502-1508的大小被动态设置以适应具有可变数据长度的熵解码部分数据，存储区域1502-1508的起始位置不能被预先知道。因此，每一边信息缓冲器中的行的熵解码部分数据的存储位置需要被储存在行字节数缓冲器212中，以由此使能对于边信息缓冲器中的行的熵解码部分数据的随机访问。
在图像的熵解码结果被储存于熵解码输出缓冲器202之后，多核处理器系统106可执行解码程序PROG，以以并行处理方式对读取自熵解码输出缓冲器202(具体来说，边信息缓冲器216_0-216_N-1)的多个熵解码部分数据执行软件解码。在每一边信息缓冲器具有的每一存储区域具有固定大小的情况下，多核处理器系统106的每一核可参考每一边信息缓冲器中的存储区域的预定起始位置得知任一请求的熵解码部分数据的存储位置。在每一边信息缓冲器具有的每一存储区域具有可变大小的情况下，多核处理器系统106的每一核可参考储存于行字节数缓冲器212中的位置信息得知任一请求的熵解码部分数据的存储位置。
请再次参考图2。由于硬件熵解码由硬件熵解码器102完成，多核处理器系统106负责执行随后的软件解码，其中随后的软件解码可包含帧内/帧间预测、重构、后期处理(postprocessing)，等等。在该实施例中，多核处理器系统106包含多个核(例如图2所示的核0、核1及核2)，且多个处理器系统106的一个核被安排来访问存储设备108(具体来说，每一边信息缓冲器216_0-0216_N-1中的存储区域之一)以获得与图像的一行相关的熵解码部分数据，并随后解码所获得的与图像的一行相关的熵解码部分数据。如图2所示，由每一核所执行的随后的软件解码可包含自下述功能选出的功能：反扫描(inverse scan，IS)、反量化(inverse quantization，IQ)、反变换(IT)、帧内预测(intra prediction，“IP”)、运动矢量(motion vector，MV)产生、运动补偿(motion compensation，MC)、帧内/帧间模式选择器(MUX)、重构，和环路滤波(例如，去块滤波)。重构功能产生的重构帧更被后期处理(即，环路滤波)所处理，并随后被储存于一个或多个参考帧缓冲器218，其中参考帧缓冲器218可被分配于存储设备218内。
由于硬件熵解码器102可完成整个图像的硬件熵解码，且多核处理器系统106的不同核可以并行处理方式完成同一图像的不同行的随后的软件解码，这样的混合视频解码系统可以采用图像级的管线(pipeline)设计以获得改进的解码效率。图16是依据本发明实施例的混合视频解码装置100采用图像级的管线设计的示意图。在图像管线0阶段，硬件熵解码器102执行图像0的硬件熵解码。在图像管线1阶段，硬件熵解码器102执行图像1的硬件熵解码，且多核处理器系统106的核0-核2并行执行图像0的行0-行2的随后的软件解码。在图像管线2阶段，硬件熵解码器102执行图像2的硬件熵解码，且多核处理器系统106的核0-核2并行执行图像1的行0-行2的随后的软件解码。
与软件熵解码相比，由专用硬件执行的硬件熵解码具有较佳熵解码效率。因此，与典型的基于软件的视频解码系统相比，本发明提出的混合视频解码系统免于由基于软件的熵解码导致的性能瓶颈问题。此外，随后的软件解码，包含帧内/帧间预测、重构、后期处理等，可受益于多核处理器系统的并行处理能力。因此，所提出的混合视频解码器的设计实现了一个高效率的图像解码系统。
以上所述仅为本发明的较佳实施例，本领域相关的技术人员依据本发明的精神所做的等效变化与修改，都应当涵盖在权利要求内。

Claims (22)

1.一种混合视频解码装置，其特征在于，包含：
硬件熵解码器，执行硬件熵解码，以产生图像的熵解码结果；以及
储存设备，具有多个存储区域，被分配来分别缓冲多个熵解码部分数据，并更将指示所述多个熵解码部分数据的多个存储位置的位置信息储存至所述存储设备中，其中所述多个熵解码部分数据自所述图像的所述熵解码结果中撷取，且分别与所述图像的多个部分相关。
2.根据权利要求1所述的混合视频解码装置，其特征在于，更包含：
多核处理器系统，执行解码程序，以以并行处理方式对所述多个熵解码部分数据执行软件解码；
其中所述多核处理器系统中的一个核被安排来访问所述多个存储区域中的一个，以获得一个熵解码部分数据并解码所述一个熵解码部分数据。
3.根据权利要求1所述的混合视频解码装置，其特征在于，所述存储设备中分配的所述多个存储区域中的每一个具有预定大小。
4.根据权利要求1所述的混合视频解码装置，其特征在于，所述存储设备中分配的所述多个存储区域中的每一个具有可变大小，其中所述可变大小依据储存于对应存储区域中的熵解码部分数据的数据长度来自适应的设定。
5.根据权利要求1所述的混合视频解码装置，其特征在于，所述位置信息包含与所述存储设备中分配的缓冲器中储存的所述多个熵解码部分数据分别相关的多个计数值；所述多个存储区域包含于所述缓冲器中；以及每一计数值指示所述存储设备中的相关的熵解码部分数据的边界存储位置和所述缓冲器的起始位置之间的距离。
6.根据权利要求1所述的混合视频解码装置，其特征在于，所述位置信息包含与所述多个熵解码部分数据分别相关的多个计数值；以及每一计数值指示相关的熵解码部分数据的边界存储位置和相邻的熵解码部分数据的边界存储位置之间的距离。
7.根据权利要求1所述的混合视频解码装置，其特征在于，所述位置信息包含所述存储设备的与所述多个熵解码部分数据分别相关的多个物理地址。
8.根据权利要求1所述的混合视频解码装置，其特征在于，所述图像被分割为多个图块；以及与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过图块列顺序安排。
9.根据权利要求1所述的混合视频解码装置，其特征在于，所述图像被分割为多个图块；且与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过特定顺序安排，其中若所述图像没有被分割为所述多个图块，所述熵解码部分数据以所述特定顺序解码。
10.根据权利要求1所述的混合视频解码装置，其特征在于，所述图像被分割为多个图块；且与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过所述多个熵解码部分数据的解码顺序安排。
11.一种混合视频解码方法，其特征在于，包含：
执行硬件熵解码，以产生图像的熵解码结果；
在存储设备中分配多个存储区域，用于分别缓冲多个熵解码部分数据，其中所述多个熵解码部分数据自所述图像的所述熵解码结果中撷取，且分别与所述图像的多个部分相关；以及
其中所述位置信息指示所述存储设备中所述多个熵解码部分数据的多个存储位置。
12.根据权利要求11所述的混合视频解码方法，其特征在于，更包含：
利用多核处理器系统执行解码程序，以以并行处理方式对所述多个熵解码部分数据执行软件解码；
其中所述多核处理器系统中的一个核访问所述多个存储区域中的一个，以获得一个熵解码部分数据并解码所述一个熵解码部分数据。
13.根据权利要求11所述的混合视频解码方法，其特征在于，所述存储设备中分配的所述多个存储区域中的每一个具有预定大小。
14.根据权利要求11所述的混合视频解码方法，其特征在于，所述存储设备中分配的所述多个存储区域中的每一个具有可变大小，其中所述可变大小依据储存于对应存储区域中的熵解码部分数据的数据长度来自适应的设定。
15.根据权利要求11所述的混合视频解码方法，其特征在于，所述位置信息包含与所述存储设备中分配的缓冲器中储存的所述多个熵解码部分数据分别相关的多个计数值；所述多个存储区域包含于所述缓冲器中；以及每一计数值指示所述存储设备中的相关的熵解码部分数据的边界存储位置和所述缓冲器的起始位置之间的距离。
16.根据权利要求11所述的混合视频解码方法，其特征在于，所述位置信息包含与所述多个熵解码部分数据分别相关的多个计数值；以及每一计数值指示相关的熵解码部分数据的边界存储位置和相邻的熵解码部分数据的边界存储位置之间的距离。
17.根据权利要求11所述的混合视频解码方法，其特征在于，所述位置信息包含所述存储设备的与所述多个熵解码部分数据分别相关的多个物理地址。
18.根据权利要求11所述的混合视频解码方法，其特征在于，所述图像被分割为多个图块；以及与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过图块列顺序安排。
19.根据权利要求11所述的混合视频解码方法，其特征在于，所述图像被分割为多个图块；且与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过特定顺序安排，其中若所述图像没有被分割为所述多个图块，所述熵解码部分数据以所述特定顺序解码。
20.根据权利要求11所述的混合视频解码方法，其特征在于，所述图像被分割为多个图块；且与所述存储设备中的所述多个熵解码部分数据相关的所述位置信息在所述存储设备中通过所述多个熵解码部分数据的解码顺序安排。
21.一种混合视频解码装置，其特征在于，包含：
硬件熵解码器，执行硬件熵解码，以产生图像的熵解码结果；以及
多核处理器系统，执行解码程序，以以并行处理方式对多个熵解码部分数据执行软件解码，其中所述多个熵解码部分数据自所述图像的所述熵解码结果中撷取，且分别与所述图像的多个部分相关。
22.一种混合视频解码方法，其特征在于，包含：
执行硬件熵解码，以产生图像的熵解码结果；以及
利用多核处理器系统执行解码程序，以以并行处理方式对多个熵解码部分数据执行软件解码，其中所述多个熵解码部分数据自所述图像的所述熵解码结果中撷取，且分别与所述图像的多个部分相关。
CN201610556690.8A 2015-07-15 2016-07-15 混合视频解码装置和相关的混合视频解码方法 Withdrawn CN106358043A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562192748P 2015-07-15 2015-07-15
US62/192,748 2015-07-15
US15/202,538 2016-07-05
US15/202,538 US20170019679A1 (en) 2015-07-15 2016-07-05 Hybrid video decoding apparatus for performing hardware entropy decoding and subsequent software decoding and associated hybrid video decoding method

Publications (1)

Publication Number Publication Date
CN106358043A true CN106358043A (zh) 2017-01-25

Family

ID=57776053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610556690.8A Withdrawn CN106358043A (zh) 2015-07-15 2016-07-15 混合视频解码装置和相关的混合视频解码方法

Country Status (2)

Country Link
US (1) US20170019679A1 (zh)
CN (1) CN106358043A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108513138A (zh) * 2016-02-24 2018-09-07 联发科技股份有限公司 视频处理装置及相应视频处理方法
CN112800455A (zh) * 2019-11-13 2021-05-14 源源通科技(青岛)有限公司 一种分布式数据存储系统，机顶盒设备和数据存储方法
CN114125464A (zh) * 2020-08-27 2022-03-01 扬智科技股份有限公司 视频解码方法与视频解码装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309879A (zh) * 2017-07-27 2019-02-05 飞狐信息技术（天津）有限公司 一种解码方法、装置及设备
US11025942B2 (en) 2018-02-08 2021-06-01 Samsung Electronics Co., Ltd. Progressive compressed domain computer vision and deep learning systems
US11778211B2 (en) * 2021-09-16 2023-10-03 Apple Inc. Parallel video parsing for video decoder processing
US11669281B1 (en) * 2021-11-19 2023-06-06 Meta Platforms, Inc. Count circuit for symbol statistics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383968A (zh) * 2008-09-27 2009-03-11 北京创毅视讯科技有限公司 视频解码器、视频解码方法和移动多媒体终端芯片
CN101710986A (zh) * 2009-11-18 2010-05-19 中兴通讯股份有限公司 基于同构多核处理器的h.264并行解码方法和系统
CN101981934A (zh) * 2008-03-28 2011-02-23 夏普株式会社 用于并行视频编码和解码的方法、设备和系统
CN102625109A (zh) * 2012-03-30 2012-08-01 浙江大学 一种基于多核处理器实现的mpeg-2至h.264的转码方法
CN102783035A (zh) * 2010-02-18 2012-11-14 捷讯研究有限公司 并行熵编码和解码方法和设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8151008B2 (en) * 2008-07-02 2012-04-03 Cradle Ip, Llc Method and system for performing DMA in a multi-core system-on-chip using deadline-based scheduling
US20110280314A1 (en) * 2010-05-12 2011-11-17 Texas Instruments Incorporated Slice encoding and decoding processors, circuits, devices, systems and processes
US9313514B2 (en) * 2010-10-01 2016-04-12 Sharp Kabushiki Kaisha Methods and systems for entropy coder initialization
US8848804B2 (en) * 2011-03-04 2014-09-30 Vixs Systems, Inc Video decoder with slice dependency decoding and methods for use therewith
US9584819B2 (en) * 2011-10-24 2017-02-28 Qualcomm Incorporated Grouping of tiles for video coding
US9749661B2 (en) * 2012-01-18 2017-08-29 Qualcomm Incorporated Sub-streams for wavefront parallel processing in video coding
CN106105220B (zh) * 2014-01-07 2019-07-05 诺基亚技术有限公司 用于视频编码和解码的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981934A (zh) * 2008-03-28 2011-02-23 夏普株式会社 用于并行视频编码和解码的方法、设备和系统
CN101383968A (zh) * 2008-09-27 2009-03-11 北京创毅视讯科技有限公司 视频解码器、视频解码方法和移动多媒体终端芯片
CN101710986A (zh) * 2009-11-18 2010-05-19 中兴通讯股份有限公司 基于同构多核处理器的h.264并行解码方法和系统
CN102783035A (zh) * 2010-02-18 2012-11-14 捷讯研究有限公司 并行熵编码和解码方法和设备
CN102625109A (zh) * 2012-03-30 2012-08-01 浙江大学 一种基于多核处理器实现的mpeg-2至h.264的转码方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108513138A (zh) * 2016-02-24 2018-09-07 联发科技股份有限公司 视频处理装置及相应视频处理方法
CN108513138B (zh) * 2016-02-24 2020-11-20 联发科技股份有限公司 视频处理装置及相应视频处理方法
CN112800455A (zh) * 2019-11-13 2021-05-14 源源通科技(青岛)有限公司 一种分布式数据存储系统，机顶盒设备和数据存储方法
CN114125464A (zh) * 2020-08-27 2022-03-01 扬智科技股份有限公司 视频解码方法与视频解码装置
CN114125464B (zh) * 2020-08-27 2024-02-06 扬智科技股份有限公司 视频解码方法与视频解码装置

Also Published As

Publication number Publication date
US20170019679A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
CN106358043A (zh) 混合视频解码装置和相关的混合视频解码方法
CN103314581B (zh) 使用列的图像分割方法和系统
CN104885467B (zh) 用于下一代视频编码的内容自适应参数变换
CN104854866B (zh) 下一代视频的内容自适应、特性补偿预测
CN103931180B (zh) 图像解码设备
TWI513277B (zh) 支援區塊合併及跳越模式之圖像編碼技術
CN111988619B (zh) 视频编解码方法、装置、计算机设备和存储介质
CN103918273B (zh) 确定用于变换系数的二进制码字的方法
CN108464001A (zh) 用于视频译码的多类型树框架
CN110169073A (zh) 用于视频编解码的解码器侧运动向量恢复
CN103931197B (zh) 确定用于变换系数的二进制码字的方法
CN103997650B (zh) 一种视频解码的方法和视频解码器
BR112014009433B1 (pt) Método de decodificação de vídeo
CN103220531A (zh) 图像信息解码设备和方法、图像信号编码设备和方法及程序
EP3777147B1 (en) Apparatus and method for encoding and decoding a picture using picture boundary handling
CN105874800B (zh) 句法解析装置和句法解析方法
CN102714733A (zh) 运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置
KR20230145064A (ko) 인트라 블록 카피 스크래치 프레임 버퍼
CN104754343B (zh) 图像处理方法与系统、解码方法、编码器与解码器
CN107197296B (zh) 一种基于COStream的HEVC并行编码方法和系统
TW201038081A (en) Circuit and method for multi-format video codec
EP4354868A1 (en) Media data processing method and related device
CN116569553A (zh) 采用样本填充进行帧内块复制预测的方法和装置
CN109005410A (zh) 一种系数存取方法和装置及机器可读介质
US9049432B1 (en) Motion differential set partition coding for color image sequence compression

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170125