CN101110356A - 重掺砷衬底上外延层过渡区的控制方法 - Google Patents
重掺砷衬底上外延层过渡区的控制方法 Download PDFInfo
- Publication number
- CN101110356A CN101110356A CNA2007100616846A CN200710061684A CN101110356A CN 101110356 A CN101110356 A CN 101110356A CN A2007100616846 A CNA2007100616846 A CN A2007100616846A CN 200710061684 A CN200710061684 A CN 200710061684A CN 101110356 A CN101110356 A CN 101110356A
- Authority
- CN
- China
- Prior art keywords
- underlay
- extension
- substrate
- extension layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种重掺砷衬底上外延层过渡区的控制方法。本发明采用化学气相沉积技术，在n型重掺砷硅衬底上分两次生长轻掺的薄硅外延层。即生长完第一层本征外延层后，降至870－930℃取出，此期间通入HCl腐蚀基座除去记忆效应，腐蚀完成后，再把该片在870－930℃下装炉，重新生长余下的外延层。经用扩展电阻分析仪对用常规方法和本发明的方法制得的外延层进行检验、比较，发现本发明所述方法制得的外延层过渡区陡峭，外延层的电阻率的均匀性很好。
Description
技术领域
本发明涉及一种硅外延片的制造技术，尤其是指一种重掺砷衬底上外延层过渡区的控制方法。
背景技术
目前重掺砷衬底硅外延技术在电子器件的制造中应用越来越广泛，其应用范围涉及到肖特基二极管、三极管、VDMOS、变容二极管、汽车电子、IGBT等方面。电子元器件厂家为了提高管芯成品率，都需要对重掺砷衬底硅外延片的一致性和外延层的过渡区进行严格控制。
在化学气相沉积过程中，不可避免的会有杂质出现，外延片和衬底之间的过渡区内杂质分布的陡峭程度，会影响外延片的质量和电参数。制造过渡区内杂质浓度梯度陡峭的薄外延层是非常困难的，各个厂家不断追求制造杂质分布梯度陡峭的过渡区的方法。在实际工艺生产过程中，不但要根据电器元件的设计要求，精确控制由于加热炉的加热体等造成的系统沾污对外延层电参数的影响，而且还要设法减小外延沉积过程中的自掺杂，即减少过渡区的杂质含量，控制杂质的分布梯度。
目前，外延厂家已经成熟的重掺砷衬底的硅外延工艺是被称为“两步外延法”的工艺。“两步外延法”即是先在重掺砷衬底上生长出一层本征外延层，然后向炉内通入大流量的氢气进行赶气，赶气后再生长余下的外延层，直到达到要求的厚度。其基本步骤如下：
1.将衬底装炉、升温至1000～1200℃，然后通入氯化氢抛光
此步是在高温下用HCl腐蚀衬底，对衬底起到抛光作用，并有益于即将生长的外延层的晶格结构的改善。
2.用大流量H2冲洗
在加热炉内通入大流量氢气，从而对衬底和钟罩进行冲洗、赶气，使吸附在晶片、基座表面及滞留在附面层中的杂质被主气流带走。
3.生长第一层本征外延层
利用化学气相沉积技术在衬底上生长第一层本征外延层。第一层本征外延层对晶片表面起到封闭作用，阻止衬底中的杂质进一步向外挥发。一般本征外延层的厚度可根据外延层电阻率的要求而确定。
4 第二次大流量H2冲洗
再次向炉内通入大流量的氢气，对钟罩、基座、衬底以及衬底上的本征外延层进行冲洗、赶气，使吸附在晶片、基座表面及滞留在外延层附面层中的杂质进一步被主气流带走。
5 进行第二阶段的生长，直到外延层的厚度达到要求。
现有的“两步外延法”工艺的缺点与不足在于：
首先，高温下的HCl腐蚀虽然能够对衬底进行抛光，并对改善晶格结构有益，但其也存在不足之处：HCl抛光的同时也要产生一些副产物，而且在高温下抛光时还要使衬底的表面剥去一层，所以这些副产物及衬底中的杂质会有一部分进入气相沉积的气氛中，从而影响第一步生成的本征外延层即过渡层的杂质含量。
其次，在第一步生长的本征外延层内出现高电阻夹层的风险比较大。在生长中重掺砷衬底中的As掺杂剂会向外扩散，很难对其进行控制，从而极有可能使本征外延层出现高电阻层。
另外，这种工艺虽然能较大的提高外延层的均匀性，但是通过试验，其电阻率均匀性最好也只能达到4％，无法再进一步提高；这个结果对于要求薄层高阻的外延来说，几乎不可能达到，其电阻率均匀性的可控性极差。
第四，这种方法对于防止纵向自掺杂有效，而对于防止在界面上的横向自掺杂则效果不明显。
常规的硅外延工艺，过渡区很长，要想获得陡峭的过渡区非常困难。为了抑制自掺杂，得到陡峭的过渡区和好的电阻率均匀性，一般的工艺中会采用如下的一些方法，如使用背封衬底、降低生长温度、生长较厚的本征外延层、延长赶气时间、基座包硅等。
上述方法对控制外延层的陡峭度有一定的作用，但是对于外延层厚度较薄，或外延层电阻率较高，或衬底电阻率极低的外延，以上方法都很难得到理想的结果，并且随着本征外延层厚度的增加，器件的正向导通电阻也会增加，正向特性变坏；而基座包硅往往会影响外延片背面、边缘的粗糙度及平整度，致使边缘很难通过步进光刻机。
发明内容
本发明需要解决的技术问题是提供一种即使是在薄层高阻的外延上也可以得到陡峭的过渡区以及良好的电阻率均匀性硅外延方法。
本发明是这样实现的：
它是以两步外延法工艺为基础，它包括将硅衬底装炉、升温、通入HCl抛光、通入大流量H2冲洗、通入三氯氢硅用化学气相方法生长一层本征外延层，形成硅片，同时采取以下措施和步骤：
A在生长完第一层本征后，降至870-930℃开炉并取出硅片；
B取出硅片期间，用HCl腐蚀基座；
C腐蚀完成后，在870-930℃时，再把该硅片装炉；
D重新生长余下的外延层，直到达到要求的厚度。
本发明的具体的工艺条件为：
a主H2流量：20～200 SLM，
bHCl腐蚀的最佳温度为1130～1190℃，
c第一次生长合适温度：1050～1190℃，
d第二次生长温度：1130～1170℃，
e三氯氢硅最佳流量为：3～20g/min，
f两次外延间的腐蚀时间为15～120秒，
g两次外延间的腐蚀温度为：1130～1190℃。
本发明取得的技术进步是：
在生长完第一层本征外延层后，将硅片从炉内取出，并用HCl对基座和钟罩进行腐蚀，这样就除去了衬底的记忆效应，并将炉内的杂质清理干净，使炉内杂质含量大大降低。这样的方法即使是生产薄层高阻的外延片，也可以得到陡峭的过渡区以及良好的电阻率均匀性。
采用本发明所述的两次外延生长方法可使过渡区内的杂质含量降低，使过渡区的电阻率梯度增大，能够得到陡峭的过渡区。外延层的电阻率的均匀性一般可以达到1％以下，远远优于常规的两步外延；即使对于要求薄层高阻，其电阻率均匀性也很好。
由于杂质含量大大降低，因此衬底和外延层之间出现高电阻夹层的危险大大降低。同时本发明的方法不但可以防止了纵向自掺杂，而且还防止了横向自掺杂的产生。
本发明的方法因为把常规外延生长的赶气时间用于腐蚀基座，所以生产效率并不比常规外延方法低，适于大批量生产。
附图说明
图1是计算过渡层陡峭度的方法的示意图；
图2是利用常规的“两步外延法”得到的外延片纵向分布电阻图；
图3是利用本发明的方法得到的外延片纵向分布电阻图；
图4是用常规工艺“两步外延法”制得的本征厚度为1.5um的外延片纵向分布电阻图。
具体实施方式
下面结合本发明的具体实施方式对本发明做进一步详细说明：
在本发明的实施例中，过渡区的测量计算方法是：将试样磨角后，利用扩展电阻分析仪，测量其外延层厚度以及电阻率浓度的纵向分布曲线，然后采用交叉正切法，得到过渡区厚度，具体算法如图1所示。
在本实施例中，将本发明所示的方法和常规的“两步外延法”做了对比。本发明的两次外延方法中，硅外延的具体生长条件为：
A主H2流量：100SLM。
B装取片温度为870℃，
C氢气烘烤温度为1160℃，
D第一层(次)生长温度：1170℃，
E第二层(次)生长温度：1160℃，
FTCS(三氯氢硅)流量为：10g/min，
G两次外延间的腐蚀时间为20秒，
H两次外延间的腐蚀温度为：1180℃。
下面是本实施例的试验结果：
表1是电阻率均匀性的测试比对结果。表1中“上、中、下、左、右”表示的外延片上的测量电阻率位置，数据的测试位置是在距试样边缘10mm处，表中数据的单位为0hm.cm。其均匀性用百分数表示，百分数是同一试样上的最大电阻率与最小电阻率差与和的比值。
由表1的数据对比可以看出，本发明的“两次外延法”所得的电阻率均匀性远远好于常规的方法。
表1
| 实验条件 | 上 | 中 | 下 | 左 | 右 | 均匀性 | 备注 | |
| 两步外延 | 本征1.5um | 5.10 | 5.99 | 5.23 | 5.42 | 4.95 | 9.51％ | 过渡区长度见图4 |
| 本征2.6um | 5.80 | 5.99 | 5.90 | 5.82 | 5.80 | 1.61％ | 夹层见图2 | |
| 本征2.8um | 5.90 | 5.99 | 5.95 | 5.99 | 6.03 | 1.09％ | 夹层 | |
| 两次外延 | 本征1.0um | 5.92 | 5.96 | 5.89 | 5.91 | 5.94 | 0.59％ | 正常见图3 |
| 本征1.5um | 5.94 | 60.2 | 5.96 | 5.95 | 5.94 | 0.67％ | 夹层 | |
图2是利用常规的“两步外延生长法”制得的硅外延片的电阻率纵向分布图，硅外延片的本征层厚度为2.6微米，由图2可看到，其硅外延片中有明显的高电阻夹层，并且过渡区较长。
图4也是利用常规的“两步外延生长法”制得的硅外延片的电阻率分布图，硅外延片的本征层厚度为1.5微米。由图4中可以看到，硅外延片中有很长、缓慢的过渡区。
图3是本发明的“两次”外延法制得的硅外延片的电阻率分布图，其经过两次外延，本征生长层厚度为1um。比较图2、4和图3可知，图3的过渡层的陡峭度明显大于图2、4，并且本发明的方法没有出现高阻夹层。
从以上结果可知，采用常规的两步外延生长，电阻率均匀性和过渡区很难得到很好的控制，而采用两次外延生长既可以得到陡峭的过渡区，电阻率均匀性也优于常规的两步外延，因为把常规外延生长的赶气时间用于腐蚀基座，所以效率并不比常规外延低，适于大批量生产。
Claims (2)
1.重掺砷衬底上外延层过渡区的控制方法，它包括将衬底装炉、升温、通入氯化氢抛光、通入大流量氢气冲洗、通入三氯氢硅用化学气相沉积方法在衬底上生长出一层本征外延层，形成硅片，其特征在于，还包括以下措施和步骤：
A在生长完一层本征外延层后，降至870-930℃开炉并取出硅片；
B取出硅片期间，向炉内通入氯化氢腐蚀基座；
C腐蚀完成后，在870-930℃时，再把该硅片装炉；
D再次用化学气相沉积方法生长外延层，直到外延层达到要求的厚度。
2.根据权利要求1所述的重掺砷衬底上外延层过渡区的控制方法，其特征在于工艺参数还包括以下参数范围：
a 第二次生长温度：1130～1170℃，
b 两次外延间的腐蚀时间为15～120秒，
c 两次外延间的腐蚀温度为：1130～1190℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100616846A CN100485873C (zh) | 2007-04-11 | 2007-04-11 | 重掺砷衬底上外延层过渡区的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100616846A CN100485873C (zh) | 2007-04-11 | 2007-04-11 | 重掺砷衬底上外延层过渡区的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101110356A true CN101110356A (zh) | 2008-01-23 |
| CN100485873C CN100485873C (zh) | 2009-05-06 |
Family
ID=39042351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100616846A Active CN100485873C (zh) | 2007-04-11 | 2007-04-11 | 重掺砷衬底上外延层过渡区的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100485873C (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012028024A1 (zh) * | 2010-08-31 | 2012-03-08 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
| CN102538732A (zh) * | 2012-01-17 | 2012-07-04 | 河北普兴电子科技股份有限公司 | 一种硅外延层过渡区的无损检测方法 |
| CN104711675A (zh) * | 2015-02-16 | 2015-06-17 | 浙江金瑞泓科技股份有限公司 | 磷砷锑共掺杂的n型重掺直拉硅单晶及其硅外延片 |
| CN109920877A (zh) * | 2019-01-30 | 2019-06-21 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 分炉外延型硅基阻挡杂质带太赫兹探测器的制备方法 |
| CN113322513A (zh) * | 2021-08-03 | 2021-08-31 | 南京国盛电子有限公司 | 一种生长薄层高阻硅外延片的方法及所制得的外延片 |
| CN115506010A (zh) * | 2022-10-11 | 2022-12-23 | 中环领先半导体材料有限公司 | 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420111B (zh) * | 2011-09-15 | 2014-06-18 | 上海晶盟硅材料有限公司 | 提高外延层电阻均匀性的方法、外延片及半导体器件 |
-
2007
- 2007-04-11 CN CNB2007100616846A patent/CN100485873C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012028024A1 (zh) * | 2010-08-31 | 2012-03-08 | 中国科学院上海微系统与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
| CN102538732A (zh) * | 2012-01-17 | 2012-07-04 | 河北普兴电子科技股份有限公司 | 一种硅外延层过渡区的无损检测方法 |
| CN104711675A (zh) * | 2015-02-16 | 2015-06-17 | 浙江金瑞泓科技股份有限公司 | 磷砷锑共掺杂的n型重掺直拉硅单晶及其硅外延片 |
| CN104711675B (zh) * | 2015-02-16 | 2017-11-10 | 浙江金瑞泓科技股份有限公司 | 磷砷锑共掺杂的n型重掺直拉硅单晶及其硅外延片 |
| CN109920877A (zh) * | 2019-01-30 | 2019-06-21 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 分炉外延型硅基阻挡杂质带太赫兹探测器的制备方法 |
| CN113322513A (zh) * | 2021-08-03 | 2021-08-31 | 南京国盛电子有限公司 | 一种生长薄层高阻硅外延片的方法及所制得的外延片 |
| CN115506010A (zh) * | 2022-10-11 | 2022-12-23 | 中环领先半导体材料有限公司 | 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100485873C (zh) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100449692C (zh) | 一种重掺砷衬底的硅外延方法 | |
| CN100485873C (zh) | 重掺砷衬底上外延层过渡区的控制方法 | |
| CN106757324B (zh) | 一种硅外延片的制造方法 | |
| CN102386067B (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| KR102285498B1 (ko) | 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법 | |
| KR101410436B1 (ko) | 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판 | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| CN106653570B (zh) | 一种重掺衬底反型高阻ic外延片的制备方法 | |
| CN102376749A (zh) | 硅晶片及其制造方法 | |
| CN102844474A (zh) | 外延碳化硅单晶基板及其制造方法 | |
| CN102341893A (zh) | 碳化硅半导体装置的制造方法 | |
| CN100590794C (zh) | 变容二极管用硅外延材料制备方法 | |
| TW201034056A (en) | Method for producing epitaxially coated silicon wafers | |
| CN103541001A (zh) | 一种改善外延片电阻率和厚度一致性的制备方法 | |
| CN104584190A (zh) | 外延晶片及其制造方法 | |
| CN115029782B (zh) | 一种碳化硅外延生长方法 | |
| CN106876246A (zh) | 提高外延片片内电阻率均匀性的方法 | |
| KR20170070104A (ko) | 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼 | |
| TWI760144B (zh) | 超重摻紅磷襯底外延方法 | |
| US4153486A (en) | Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen | |
| CN116259534A (zh) | 碳化硅外延方法 | |
| CN105489478B (zh) | 重掺磷衬底薄层外延过渡区的调控方法 | |
| KR101782610B1 (ko) | 탄화규소 에피 박막 성장 방법 | |
| CN103996608B (zh) | 改善外延层电阻率均匀性的方法 | |
| CN207818524U (zh) | 一种AlN外延层以及AlGaN光电器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |