CN101103343A - 用于执行存储器中命令的优先权方案 - Google Patents
用于执行存储器中命令的优先权方案 Download PDFInfo
- Publication number
- CN101103343A CN101103343A CNA2005800469136A CN200580046913A CN101103343A CN 101103343 A CN101103343 A CN 101103343A CN A2005800469136 A CNA2005800469136 A CN A2005800469136A CN 200580046913 A CN200580046913 A CN 200580046913A CN 101103343 A CN101103343 A CN 101103343A
- Authority
- CN
- China
- Prior art keywords
- order
- storer
- command
- visit
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
- G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
本发明揭示一种用于存储器的命令执行优先权方案。所述优先权方案涉及用于在存储器中存储及检索数据的系统及技术。命令队列可用于接收多个命令,所述命令中的每一者均可请求访问所述存储器。命令选择器可用于评估所述命令队列中的命令块,以从所述块中选择所述命令中的一者来执行,并执行所选择的命令。
Description
技术领域
本发明大体而言涉及存储器,且更具体而言,涉及一种用于存储器的命令执行优先权方案。
背景技术
当前,存储器在数字系统中广泛地用于存储各种处理实体所需的数据。大多数存储器的内部构建有多个存储库。可将每一存储库作为行与列的阵列个别地寻址。这意味着,各种处理实体可通过发出适宜的读取或写入命令并行地从每一存储库中访问数据。
存储器控制器可用于管理各种处理实体对存储库的访问。存储器控制器将读取及写入命令接收成命令队列,并按其接收的顺序执行所述命令。与每一命令的执行相关联的延迟取决于是否访问存储库中的开放页面。“页面”通常与存储器的行相关联,且“开放页面”意指存储库正指向存储器的行、且只需要来自存储器控制器的列地址选通来访问存储位置。为访问存储库的未开放页面,存储器控制器必须向存储库提供行地址选通,以在提供列地址选通之前移动指针。因此,每当在存储库中访问新的页面时,系统的等待时间可受到不利的影响。
除等待时间以外,还可能需要大量功率以打开存储库中的新页面。这种情况在例如蜂窝式及无线电话、膝上型计算机、个人数字助理(PDA)等依靠电池操作的装置中尤其令人关注。如果来自各种处理实体的命令序列导致存储库中要打开及关闭的页面的数量过多,则可显著地降低电池的寿命。
发明内容
在本发明一个方面中,提供一种用于在存储器中存储并检索数据的方法,其包括:将多个命令接收成命令队列,所述命令的每一者均可请求访问所述存储器、评估所述命令队列中的命令块以从所述块中选择所述命令中的一者来执行、及执行所述选择的命令。
在本发明另一方面中,提供一种存储器系统,其包括:存储器;命令队列,其经配置以接收多个命令,所述命令中的每一者均可请求访问所述存储器;及命令选择器,其经配置以评估所述命令队列中的命令块以从所述块中选择所述命令中的一者来执行,并执行所述选择的命令。
在本发明又一方面中,提供一种存储器系统,其包括:存储器;命令队列,其经配置以接收多个命令,所述命令中的每一者均可请求访问所述存储器;用于评估所述命令队列中的命令块以从所述块中选择所述命令中的一者来执行的装置;及用于执行所述选择的命令的装置。
应了解,根据下文的详细阐述,所属领域的技术人员将容易理解本发明的其它实施例,其中本发明的各种实施例均以图解说明的方式加以显示及阐述。应了解,本发明能够具有其它且不同的实施例,并能够在各种其它方面对其数个细节加以修改,此均不违背本发明的精神及范围。因此,应将这些附图及详细说明视为例示性质的,而非限制性的。
附图说明
图1是概念性方块图,其图解说明存储器系统的一实例;
图2是概念性方块图,其图解说明存储器系统的另一实例;
图3是概念性方块图,其图解说明具有存储器控制器细节的存储器系统的实例;
图4是图解说明算法的实例的流程图,存储器控制器使用所述算法访问存储器系统中的存储器;
图5是图解说明图4中的算法的实例的流程图,所述算法经编程以消除赋予一种访问存储器的命令类型的优先权;及
图6是图解说明图4中的算法的实例的流程图,所述算法经编程以消除赋予另一种访问存储器的命令类型的优先权。
具体实施方式
下文结合附图所阐述的详细说明意在说明本发明的各种实施例,而非代表本发明仅可实施为这些实施例。详细说明包括具体细节,以便达成对本发明的透彻了解。然而,所属领域的技术人员应了解,本发明的实施也可以不使用这些具体细节。在某些事例中,以方块图的形式显示各已知结构及组件,以免淡化对本发明的说明。
图1是概念性方块图,其图解说明存储器系统的一实例。存储器系统100可包括存储器102,虽然图中显示具有四个库102a-102d,但其可具有任何数量的库,这取决于具体的应用及总体设计约束条件。存储器102可为同步动态随机访问存储器(SDRAM)或任何其它类型的存储器。
存储器控制器104可用于管理各种处理实体(未显示)对存储库102a-102d的访问。存储器控制器104可包括命令队列106以缓冲来自处理实体的命令。虽然未显示,但存储器控制器106也可包括数据队列以便将数据存储至存储库及从存储库检索数据。输入/输出(I/O)装置108可向总线或任何其它通信媒体提供接口。命令选择器110或任何其它类型的处理元件可用于执行来自命令队列106的命令以访问存储库102a-102d。
图2是概念性方块图,其图解说明存储器系统的另一实例。在该实施例中,存储器控制器104可包括用于每一存储库的单独命令队列,且在此情况下,存储器控制器104包括四个命令队列106a-106d。除向通信媒体提供接口外,I/O装置108还可用于为从通信媒体所接收的每一命令确定目的地存储库,并将所述命令存储于适当的命令队列中。
可通过重新排序存储器控制器104所接收的命令实现等待时间及功率消耗的降低,以最小化在存储器102中打开及关闭页面的次数。出于示例的目的,在了解这些技术可扩展至具有支持一个或一个以上存储库的单个命令队列的存储器系统的前提下,将在具有用于每一存储库的单独命令队列的存储器系统的上下文中阐述各种用于降低等待时间及功率消耗的技术。
图3是图解说明存储器系统的实例的概念性方块图,其中可重新排序由命令队列106为存储库104′中的一者所接收的命令以降低等待时间及功率消耗。在该配置中,可独立于其它存储库的命令重新排序所述命令。命令队列106可为先进先出(FIFO)存储器,或任何其它类型的存储装置。可将命令选择器缓冲器112设置在命令队列106与命令选择器110之间。命令选择器缓冲器112可配置有四个独立的寄存器112a-112d,但其可配置有任何数量的寄存器,这取决于所属领域技术人员的设计偏好、存储器系统的特定应用及总体设计约束条件。命令队列106可经配置以将命令载入至输入寄存器112a中,且命令选择器110可经配置以从输入寄存器112a中检索命令。命令选择器110也可具有对剩余三个保持寄存器112b-112d的排它性访问。
在操作中,命令选择器110从命令选择器缓冲器112中的四个寄存器112a-112b中检索命令,并在四个命令中选择一个命令来执行。命令选择器110是基于经设计以通过最小化在对应的存储库104′中打开及关闭页面的次数来降低等待时间及功率消耗的控制算法作出所述选择。一旦命令选择器110作出选择,其执行所选择的命令,从而产生对存储库104′的读取或写入操作。将三个未选择的命令载回至保持寄存器112b-112d中,且将来自命令队列106的新命令载入至输入寄存器112a中。随后可重复所述过程。
现在,将在了解命令选择器110可实施各种属于本发明范围内的其它算法的前提下,阐述可由命令选择器110实施的控制算法的实例。所述控制算法可应用于能够支持单个存储库或者整个存储器装置的命令队列。所述整个装置可构造有一个或一个以上存储库。
在一个实施例中,在给未开放页面选择命令之前,控制算法可经配置以针对存储器中的开放页面从命令选择器缓冲器112中选择命令。可在写入操作之前,重新排序针对存储器中的开放页面的多个命令以执行读取操作,只要所述命令是来自不同的处理实体。如果读取及写入操作是由同一处理实体发出的,则维持所述命令的序列极为重要。所述命令中可包括源识别符以便存储器控制器110可确定多个命令是否来自同一处理实体。如果命令选择器缓冲器112中不存在针对存储器中的开放页面的命令,则可执行针对存储器中的未开放页面的命令。可赋予读取操作高于写入操作的优先权。
在图4的流程图中图解说明所述控制算法的实例。在方块402中,所述控制算法可确定命令选择器缓冲器中是否存在任何针对存储器中的开放页面的命令。如果命令选择器缓冲器中的所有命令均针对存储器中的未开放页面,则在方块404中,控制算法可确定命令选择器缓冲器中是否存在任何用于读取操作的命令。如果在命令选择器缓冲器中存在一个或一个以上用于读取操作的命令,则在方块406中,控制算法可选择最旧的一个命令来执行。否则,在方块408中,控制算法可选择最旧的写入操作命令来执行。
返回到方块402,如果控制算法确定命令选择器缓冲器中存在一个或一个以上针对存储器中的开放页面的命令,则在方块410中,控制算法可确定是否存在一个以上的命令。如果在命令选择器缓冲器中只存在一个针对存储器中的开放页面的命令,则在方块412中,控制算法可选择这个命令来执行。另一方面,如果控制算法确定存在一个以上的命令,则在方块414中,可检查每一命令的源识别符以确定是否存在来自同一处理实体的多个命令。如果存在,则在方块416中,控制算法可执行针对存储器中的开放页面的最旧命令。否则,在方块418中,控制算法可确定命令控制器缓冲器中是否存在任何针对存储器中的开放页面的读取操作的命令。如果存在,则在方块420中,控制算法可执行最旧的一个命令。否则,在方块422中,控制算法可针对存储器中的开放页面执行命令选择器缓冲器中最旧的写入操作命令。
从图4中可以看出,在命令选择器执行控制算法的整个过程中,将优先权赋予各种类型的命令。举例而言,可将优先权赋予针对存储器的开放页面而不是关闭页面的命令。对于存储器中任何既定的页面,可将读取操作高于写入操作的优先权赋予命令。在存储器控制器的至少一个实施例中,可使用控制寄存器中的可编程数据启用或禁用所述算法中实施的一个或一个以上优先权。举例而言,如图5所示,可在多个来自同一处理实体的针对存储器中开放页面的命令中禁用读取操作高于写入操作的优先权。参照图5,如果在方块402中控制算法确定命令选择器缓冲器中不存在针对存储器中的开放页面的命令,则选择过程保持不变。如果在方块402及410中选择算法确定命令选择器缓冲器中存在一个且只存在一个针对开放页面的命令,则情况同样如此。然而,如果在方块402及410中控制算法确定命令选择器缓冲器中存在多个针对存储器中打开的开放页面的命令,则算法可在步骤502中仅选择最旧的一个命令来执行,而不是将优先权赋予读取操作。
或者,如图6中所示,当命令选择器缓冲器中的所有命令都针对存储器中的未开放页面时,可禁用读取操作高于写入操作的优先权。如果在方块402中控制算法确定命令选择器缓冲器中存在至少一个针对存储器中的开放页面的命令,则选择过程保持不变。然而,如果在方块402中控制算法确定命令选择器缓冲器中不存在针对存储器中的开放页面的命令,则算法可在步骤602中仅选择命令选择器缓冲器中的最旧命令来执行,而不是将优先权赋予读取操作。
结合本文所揭示实施例阐述的各种例示性逻辑块、模块、电路、元件及/或组件可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件、或设计用于执行本文所述功能的其任何组合来实施或执行。通用处理器可为微处理器,或者,处理器可为任何常规处理器、控制器、微控制器、或状态机。处理器也可实施为计算组件的组合,例如DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的组合、或任何其它这种配置。
结合本文所揭示实施例阐述的方法或算法可直接实施在硬件、可由处理器执行的软体模块,或两者的组合中。软体模块可常驻于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM、或现有技术中已知的任何其它形式的存储媒体中。存储媒体可耦接至处理器,以使处理器可自存储媒体读取信息或向存储媒体写入信息。或者,存储媒体可为处理器的组成部分。
提供上述有关所揭示实施例的说明意在使任何所属领域的技术人员都能够制作或使用本发明。所属领域的技术人员将易知这些实施例的各种修改,且本文所定义的一般原理也可适用于其它实施例,此并不违背本发明的精神或范围。因此,本发明并非意在限定为本文所示实施例,而是意在符合其与权利要求书相一致的全部范围,其中除非明确指明,否则,以单数形式指带的元件并非意在表示“一个及只有一个”,而是“一个或一个以上”的意思。所有所属领域的一般技术人员所熟知或此后将熟知的贯穿本揭示内容中所阐述的各种实施例的元件的结构及功能等效物都明确地以引用方式并入本文中并意在涵盖于权利要求书中。此外,无论是否在权利要求书中明确引用此揭示内容,本文的揭示内容皆并意在奉献给大众。权利要求书的要素都不根据35U.S.C.§112第六段的规定加以解释,除非使用短语“用于…的装置”明确描述所述要素,或在方法项中使用短语“用于…的步骤”描述所述要素。
Claims (28)
1、一种用于在存储器中存储及检索数据的方法,其包括:
将多个命令接收成命令队列,所述命令中的每一者均请求访问所述存储器;
评估所述命令队列中的所述命令的块以从所述块中选择所述命令中的一者来执行;及
执行所述选择的命令。
2、如权利要求1所述的方法,其中所述选择的命令请求访问所述存储器中的开放页面。
3、如权利要求1所述的方法,其进一步包括:执行所述块中跟随所述选择的命令的剩余命令,在所述块中请求访问所述存储器中的未开放页面的剩余命令之前,执行所述块中请求访问所述存储器中的开放页面的剩余命令。
4、如权利要求1所述的方法,其中所述块中的所述命令是来自所述命令队列中的最旧的命令。
5、如权利要求1所述的方法,其中通过识别所述块中请求访问所述存储器中开放页面的所有所述命令来评估所述命令块,且其中所述选择的命令包括所述识别的命令中的一者。
6、如权利要求5所述的方法,其中所述识别的命令包括至少两个来自所述命令块的命令,且其中所述选择的命令包括所述识别的命令中的最旧者。
7、如权利要求5所述的方法,其中通过确定所述识别的命令中的至少两个命令是来自同一处理实体来进一步评估所述命令块,且其中响应于所述确定,所述选择的命令包括所述识别的命令中的最旧者。
8、如权利要求5所述的方法,其中通过确定所述识别的命令中没有一个命令是来自同一处理实体,且所述识别的命令中的至少一者请求访问所述存储器以实施读取操作来进一步评估所述命令块,且其中所述选择的命令包括所述识别的命令中请求访问所述存储器以实施所述读取操作的最旧者。
9、如权利要求5所述的方法,其中通过确定所述识别的命令中没有一个命令是来自同一处理实体,且所有所述识别的命令均请求访问所述存储器以实施写入操作来进一步评估所述命令块,且其中所述选择的命令包括所述识别的命令中请求访问所述存储器以实施所述写入操作的最旧者。
10、如权利要求1所述的方法,其中通过确定所述块中的所有所述命令均请求访问所述存储器中的未开放页面来评估所述命令块,且其中所述选择的命令包括所述块中的所述命令中的最旧者。
11、如权利要求1所述的方法,其中通过确定所述块中的所有所述命令均请求访问所述存储器中的未开放页面,且所述块中的所述命令中的至少一者请求访问所述存储器以实施读取操作来评估所述命令块,且其中所述选择的命令包括所述块中的所述命令中请求访问所述存储器以实施所述读取操作的最旧者。
12、如权利要求1所述的方法,其中通过确定所述块中的所有所述命令均请求访问所述存储器中的未开放页面,且所述块中的所有所述命令均请求访问所述存储器以实施写入操作来评估所述命令块,且其中所述选择的命令包括所述块中的所述命令中的最旧者。
13、一种存储器系统,其包括:
存储器;
命令队列,其经配置以接收多个命令,所述命令中的每一者均请求访问所述存储器;及
命令选择器,其经配置以评估所述命令队列中的所述命令的块以在所述块中选择所述命令中的一者来执行,及执行所述选择的命令。
14、如权利要求13所述的存储器系统,其中所述选择的命令请求访问所述存储器中的开放页面。
15、如权利要求13所述的存储器系统,其中所述命令选择器进一步经配置以执行所述块中跟随所述选择的命令的剩余命令,在所述块中请求访问所述存储器中的未开放页面的剩余命令之前,执行所述块中请求访问所述存储器中的开放页面的剩余命令。
16、如权利要求13所述的存储器系统,其中所述块中的所述命令是来自所述命令队列中的最旧命令。
17、如权利要求13所述的存储器系统,其中所述命令选择器进一步经配置以通过识别所述块中请求访问所述存储器中开放页面的所有所述命令来评估所述命令块,且其中所述选择的命令包括所述识别的命令中的一者。
18、如权利要求17所述的存储器系统,其中所述命令选择器进一步经配置以确定所述识别的命令是否包括至少两个来自所述命令块的命令,且其中如果所述命令选择器作出所述确定,则所述选择的命令包括所述识别的命令中的最旧者。
19、如权利要求17所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述识别的命令中的至少两者是否来自同一处理实体来评估所述命令块,且其中如果所述命令选择器作出所述确定,则所述选择的命令包括所述识别的命令中的最旧者。
20、如权利要求17所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述识别的命令中的每一者是否来自不同的处理实体、且所述识别的命令中的至少一者是否请求访问所述存储器以实施读取操作来评估所述命令块,且其中如果作出所述两个确定,则所述选择的命令包括所述识别的命令中请求访问所述存储器以实施所述读取操作的最旧者。
21、如权利要求17所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述识别的命令中的每一者是否来自不同的处理实体、且所有所述识别的命令是否请求访问所述存储器以实施写入操作来评估所述命令块,且其中如果作出所述两个确定,则所述选择的命令包括所述识别的命令中请求访问所述存储器以实施所述读取操作的最旧者。
22、如权利要求13所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述块中的所有所述命令是否请求访问所述存储器中的未开放页面来评估所述命令块,且其中如果作出所述确定,则所述选择的命令包括所述块中的所述命令中的最旧者。
23、如权利要求13所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述块中的所有所述命令是否请求访问所述存储器中的未开放页面、且所述块中的所述命令中的至少一者是否请求访问所述存储器以实施读取操作来评估所述命令块,且其中如果作出所述确定,则所述选择的命令包括所述块中的所述命令中请求访问所述存储器以实施所述读取操作的最旧者。
24、如权利要求13所述的存储器系统,其中所述命令选择器进一步经配置以通过确定所述块中的所有所述命令是否请求访问所述存储器中的未开放页面、且所述块中的所有所述命令是否请求访问所述存储器以实施写入操作来评估所述命令块,且其中如果作出所述两个确定,则所述选择的命令包括所述块中的所述命令中的最旧者。
25、如权利要求14所述的存储器系统,其中所述存储器包括SDRAM。
26、一种存储器系统,其包括:
存储器;
命令队列,其经配置以接收多个命令,所述命令中的每一者均请求访问所述存储器。
命令选择器,其包括:用于评估所述命令队列中的所述命令的块以从所述块中选择所述命令中的一者来执行的装置;及用于执行所述选择的命令的装置。
27、如权利要求26所述的存储器系统,其中所述选择的命令请求访问所述存储器中的开放页面。
28、如权利要求26所述的存储器系统,其中所述用于执行所述选择的命令的装置执行所述块中跟随所述选择的命令的剩余命令,在所述块中请求访问所述存储器中的未开放页面的剩余命令之前,执行所述块中请求访问所述存储器中的开放页面的剩余命令。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/997,542 | 2004-11-24 | ||
US10/997,542 US20060112240A1 (en) | 2004-11-24 | 2004-11-24 | Priority scheme for executing commands in memories |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101103343A true CN101103343A (zh) | 2008-01-09 |
Family
ID=36096274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800469136A Pending CN101103343A (zh) | 2004-11-24 | 2005-11-23 | 用于执行存储器中命令的优先权方案 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20060112240A1 (zh) |
EP (1) | EP1834244A1 (zh) |
JP (1) | JP2008522289A (zh) |
KR (1) | KR20070086640A (zh) |
CN (1) | CN101103343A (zh) |
CA (1) | CA2588703A1 (zh) |
IL (1) | IL183406A0 (zh) |
RU (1) | RU2007123569A (zh) |
WO (1) | WO2006058193A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101799744B (zh) * | 2009-02-02 | 2016-03-23 | 马维尔国际贸易有限公司 | 固态驱动器命令分组 |
CN111566610A (zh) * | 2017-10-24 | 2020-08-21 | 美光科技公司 | 命令选择策略 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060129764A1 (en) * | 2004-12-09 | 2006-06-15 | International Business Machines Corporation | Methods and apparatus for storing a command |
US7996599B2 (en) * | 2007-04-25 | 2011-08-09 | Apple Inc. | Command resequencing in memory operations |
US7724602B2 (en) * | 2007-07-10 | 2010-05-25 | International Business Machines Corporation | Memory controller with programmable regression model for power control |
US7739461B2 (en) * | 2007-07-10 | 2010-06-15 | International Business Machines Corporation | DRAM power management in a memory controller |
US7870351B2 (en) * | 2007-11-15 | 2011-01-11 | Micron Technology, Inc. | System, apparatus, and method for modifying the order of memory accesses |
US20090196143A1 (en) * | 2008-02-06 | 2009-08-06 | Nils Haustein | Method and System for Command-Ordering for a Disk-to-Disk-to-Holographic Data Storage System |
KR20110032606A (ko) * | 2009-09-23 | 2011-03-30 | 삼성전자주식회사 | 전자 디바이스의 성능 개선을 위한 전자 디바이스 컨트롤러 |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US9842068B2 (en) * | 2010-04-14 | 2017-12-12 | Qualcomm Incorporated | Methods of bus arbitration for low power memory access |
US8694719B2 (en) * | 2011-06-24 | 2014-04-08 | Sandisk Technologies Inc. | Controller, storage device, and method for power throttling memory operations |
US8745369B2 (en) | 2011-06-24 | 2014-06-03 | SanDisk Technologies, Inc. | Method and memory system for managing power based on semaphores and timers |
US9891837B2 (en) * | 2014-09-08 | 2018-02-13 | Toshiba Memory Corporation | Memory system |
US9535716B2 (en) | 2014-09-25 | 2017-01-03 | Alcatel-Lucent Usa Inc. | Configuration grading and prioritization during reboot |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
KR20210031185A (ko) | 2019-09-11 | 2021-03-19 | 에스케이하이닉스 주식회사 | 데이터 처리 장치 및 그 동작 방법 |
US11789655B2 (en) | 2021-03-31 | 2023-10-17 | Advanced Micro Devices, Inc. | Efficient and low latency memory access scheduling |
US11782640B2 (en) | 2021-03-31 | 2023-10-10 | Advanced Micro Devices, Inc. | Efficient and low latency memory access scheduling |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3505728B2 (ja) * | 1993-01-13 | 2004-03-15 | 株式会社日立製作所 | 記憶制御装置 |
US5666494A (en) * | 1995-03-31 | 1997-09-09 | Samsung Electronics Co., Ltd. | Queue management mechanism which allows entries to be processed in any order |
TW388982B (en) * | 1995-03-31 | 2000-05-01 | Samsung Electronics Co Ltd | Memory controller which executes read and write commands out of order |
US6008823A (en) * | 1995-08-01 | 1999-12-28 | Rhoden; Desi | Method and apparatus for enhancing access to a shared memory |
US5745913A (en) * | 1996-08-05 | 1998-04-28 | Exponential Technology, Inc. | Multi-processor DRAM controller that prioritizes row-miss requests to stale banks |
US6269433B1 (en) * | 1998-04-29 | 2001-07-31 | Compaq Computer Corporation | Memory controller using queue look-ahead to reduce memory latency |
US6510497B1 (en) * | 1998-12-09 | 2003-01-21 | Advanced Micro Devices, Inc. | Method and system for page-state sensitive memory control and access in data processing systems |
EP1026595B1 (en) * | 1999-01-11 | 2008-07-23 | STMicroelectronics Limited | Memory interface device and method for accessing memories |
US6961834B2 (en) * | 2001-10-12 | 2005-11-01 | Sonics, Inc. | Method and apparatus for scheduling of requests to dynamic random access memory device |
US6799257B2 (en) * | 2002-02-21 | 2004-09-28 | Intel Corporation | Method and apparatus to control memory accesses |
WO2003090017A2 (en) * | 2002-04-14 | 2003-10-30 | Bay Microsystems, Inc. | Data forwarding engine |
-
2004
- 2004-11-24 US US10/997,542 patent/US20060112240A1/en not_active Abandoned
-
2005
- 2005-11-23 CN CNA2005800469136A patent/CN101103343A/zh active Pending
- 2005-11-23 KR KR1020077014464A patent/KR20070086640A/ko not_active Application Discontinuation
- 2005-11-23 RU RU2007123569/09A patent/RU2007123569A/ru not_active Application Discontinuation
- 2005-11-23 JP JP2007543509A patent/JP2008522289A/ja active Pending
- 2005-11-23 WO PCT/US2005/042695 patent/WO2006058193A1/en active Application Filing
- 2005-11-23 EP EP05852168A patent/EP1834244A1/en not_active Withdrawn
- 2005-11-23 CA CA002588703A patent/CA2588703A1/en not_active Abandoned
-
2007
- 2007-05-24 IL IL183406A patent/IL183406A0/en unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101799744B (zh) * | 2009-02-02 | 2016-03-23 | 马维尔国际贸易有限公司 | 固态驱动器命令分组 |
CN111566610A (zh) * | 2017-10-24 | 2020-08-21 | 美光科技公司 | 命令选择策略 |
CN111566610B (zh) * | 2017-10-24 | 2022-04-05 | 美光科技公司 | 命令选择策略 |
Also Published As
Publication number | Publication date |
---|---|
US20060112240A1 (en) | 2006-05-25 |
WO2006058193A1 (en) | 2006-06-01 |
CA2588703A1 (en) | 2006-06-01 |
RU2007123569A (ru) | 2008-12-27 |
EP1834244A1 (en) | 2007-09-19 |
KR20070086640A (ko) | 2007-08-27 |
JP2008522289A (ja) | 2008-06-26 |
IL183406A0 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101103343A (zh) | 用于执行存储器中命令的优先权方案 | |
CN101103344B (zh) | 存储器存取速度的动态控制 | |
US7721011B1 (en) | Method and apparatus for reordering memory accesses to reduce power consumption in computer systems | |
KR101363844B1 (ko) | 전력 소모를 제한하기 위해 비휘발성 메모리에서의 동작들을 동적으로 제어하는 방법들 및 시스템들 | |
TWI629686B (zh) | 用於同時存取非揮發性記憶體之多個分區之裝置及方法 | |
US7103730B2 (en) | Method, system, and apparatus for reducing power consumption of a memory | |
JP3628588B2 (ja) | コンピュータ・システムのメモリ・カードによって使用される電力を制御する方法 | |
KR100881052B1 (ko) | 플래시 메모리의 매핑 테이블 검색 시스템 및 그에 따른검색방법 | |
US6799257B2 (en) | Method and apparatus to control memory accesses | |
US8769319B2 (en) | Reducing power consumption in memory line architecture | |
US20070214298A1 (en) | Efficient execution of memory barrier bus commands | |
US11561715B2 (en) | Method and apparatus for presearching stored data | |
CN101344812B (zh) | 一种基于嵌入式系统的磁盘动态电源管理方法 | |
US20090019239A1 (en) | Memory Controller Granular Read Queue Dynamic Optimization of Command Selection | |
CN101271435B (zh) | 一种访问外部存储器的方法 | |
CN107710175A (zh) | 存储器模块以及操作系统和方法 | |
CN101206626A (zh) | 对共用总线进行控制的方法和设备 | |
RU2400804C2 (ru) | Способ и система для предоставления энергетически эффективного регистрового файла | |
CN109219850A (zh) | 存储器中的延迟回写 | |
CN105190577A (zh) | 合并存储器访问请求 | |
JP5340658B2 (ja) | コマンド選択のメモリ・コントローラ読み取りキュー動的最適化 | |
KR102291912B1 (ko) | 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법 | |
US8312218B2 (en) | Cache controller and cache control method | |
TW201222551A (en) | Modified read operation for non-volatile memory | |
US6687821B1 (en) | System for dynamically configuring system logic device coupled to the microprocessor to optimize application performance by reading from selection table located in non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |