CN101093996B - 数字控制振荡器的频率搜寻方法及使用该方法的解码器 - Google Patents

数字控制振荡器的频率搜寻方法及使用该方法的解码器 Download PDF

Info

Publication number
CN101093996B
CN101093996B CN2007101126276A CN200710112627A CN101093996B CN 101093996 B CN101093996 B CN 101093996B CN 2007101126276 A CN2007101126276 A CN 2007101126276A CN 200710112627 A CN200710112627 A CN 200710112627A CN 101093996 B CN101093996 B CN 101093996B
Authority
CN
China
Prior art keywords
control code
available
frequency
preceding control
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101126276A
Other languages
English (en)
Other versions
CN101093996A (zh
Inventor
张湘辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101093996A publication Critical patent/CN101093996A/zh
Application granted granted Critical
Publication of CN101093996B publication Critical patent/CN101093996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明是关于一种数字控制振荡器的频率搜寻方法及使用该方法的解码器，该方法包括，提供多个可用的前控制码，每一前控制码包括一最高有效位，并对应于一数字控制振荡器的可选频率；依据其最高有效位选定一可用的前控制码；以及提供所述的选定的前控制码给所述的数字控制振荡器。使用此方法的数字锁相环不会遭遇起始条件或当数字锁相环进入锁频状态而在次频带中频繁切换所造成的频率搜寻问题，因此，此数字锁相环不需要校正电路，并有较佳的颤动表现(jitter performance)。

Description

数字控制振荡器的频率搜寻方法及使用该方法的解码器
技术领域
本发明是有关于数字控制振荡器，特别是有关于数字控制振荡器的频率搜寻方法及使用该方法的解码器。
背景技术
随着深次微米制造工艺的进步，对于高性能集成电路及其最短上市时间的需求与日俱增，可微缩化的微处理器与图形处理器系统可以被更有成本效率地移植到更先进的制造工艺，以增加时钟速率、降低功率消耗并减少设计的时间，但集成电路模块之间的同步也益加重要，因此，相当多的心力被集中于在这些数字系统中扮演沟通桥梁的高性能数字介面电路，数字锁相环便可适用于不同的制造工艺，再者，由于微缩化的互补式金属氧化半导体制造工艺的好处，使得数字锁相环具有较低的的供应电压并有改善电能管理(powermanagement)的潜力。
图1为一传统数字锁相环100的方块图，其包括一时间数字转换器(time todigital converter；TDC)110、一低通滤波器(low pass filter；LPF)120、一数字控制振荡器(digitally controlled oscillator；DCO)130以及一分频器140。分频器140将输入的信号频率除以R之后输出成为反馈信号FB，反馈信号FB再由时间数字转换器110接收。另外，时间数字转换器110也接收一参考时钟信号REF并产生一数字信号，低通滤波器120接收该数字信号并产生一控制码，数字控制振荡器130接收该控制码，并控制一输出信号的输出频率，该数字控制振荡器130的输出信号被分频器140接收后，再回馈到时间数字转换器110。
图2A为一具数字控制振荡器的传统数字锁相环的低通滤波器的输出码与周期(时间的倒数)的对应关系图，图2B为一具有非重叠次频带的数字控制振荡器的传统数字锁相环的控制码与周期(时间的倒数)的对应关系图，然而，对于此数字锁相环而言，图2A中的低通滤波器的每一输出码对应于图2B内的数字控制振荡器的控制码，请参照图2B，具有非重叠次频带的数字控制振荡器的传统数字锁相环会有较大的跳频(frequency jump)，或者在次频带的边界有频率死区(frequency dead zone)。
图3A为一具数字控制振荡器的传统数字锁相环的低通滤波器的输出码与周期(时间的倒数)的对应关系图，图3B为一具有重叠次频带的数字控制振荡器的传统数字锁相环的控制码与周期(时间的倒数)的对应关系图，然而，对于此数字锁相环而言，图3A中的低通滤波器的每一输出码对应于图3B内的数字控制振荡器的控制码，请参照图3B，具有重叠次频带的数字控制振荡器的传统数字锁相环在次频带的边界仍有频率死区(frequency dead zone)，因此无法完成锁频。
发明内容
依据本发明的一实施例的一种具有多个次频带的数字控制振荡器的频率搜寻方法，其包括将一滤波器的输出信号以一既定数目进行分频，其中所述的既定数目为相邻次频带之间进行次频带切换所造成的改变量；分别提供所述的分频的一商数与所述的分频的一余数的一整数部作为一第一可用前控制码的第一部分与第二部分；通过将所述的第一可用前控制码的第一部分减1以产生一第二可用前控制码的第一部分；通过将所述的第一可用前控制码的第二部分加上所述的既定数目产生所述的第二可用前控制码的第二部分；将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及提供该选定的前控制码给该数字控制振荡器。
依据本发明的一实施例的一种具有多个次频带的数字控制振荡器的频率搜寻方法，每一次频带对应于一第一既定数目的延迟单元，该方法包括将一滤波器的输出信号以一第二既定数目进行分频，其中该第二既定数目为该第一既定数目的一半；分别提供该分频的一商数与该分频之一余数的一整数部作为一第一可用前控制码的第一与第二部分；通过将该第一可用前控制码的第一部分减1以产生一第二可用前控制码的第一部分；通过将该第一可用前控制码的第二部分加上该第二既定数目产生该第二可用前控制码的第二部分；将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及提供该选定的前控制码给该数字控制振荡器。
依据本发明的一实施例的一种具有多个次频带的数字控制振荡器的频率搜寻方法，每一次频带对应于一第一既定数目的延迟单元，该方法包括将一滤波器的输出信号以一第二既定数目进行分频，其中该第二既定数目为该第一既定数目的一半；分别提供该分频的一商数与该分频的一余数的一整数部作为一第一可用前控制码的第一与第二部分；通过将该第一可用前控制码的第一部分加1以产生一第二可用前控制码的第一部分；通过将该第一可用前控制码的第二部分减去该第二既定数目产生该第二可用前控制码的第二部分；将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及提供该选定的前控制码给该数字控制振荡器。
依据本发明的一实施例的一种解码器，提供一控制码给具有多个次频带的数字控制振荡器，该解码器包括一第一前控制码产生器、一第二前控制码产生器、一比较器以及一多工器，该第一前控制码产生器产生包括第一与第二部分的第一前控制码，该第二前控制码产生器产生包括第一与第二部分的第二前控制码，该比较器接收该第一与第二前控制码的第一部分并产生一控制信号，该多工器接收该第一与第二前控制码的第一与第二部分，并依据该控制信号选定该第一与第二前控制码之一作为该控制码。
依据本发明的一实施例的一种解码器提供一控制码给具有多个次频带之数字控制振荡器，该解码器包括一第一前控制码产生器、一第二前控制码产生器、一比较器以及一多工器，该第二前控制码产生器耦接至该第一前控制码产生器，该比较器耦接至该第一与第二前控制码产生器，该多工器耦接至该比较器。
本发明揭露了具有多个次频带的数字控制振荡器的频率搜寻方法，使用此方法的数字锁相环不会遭遇起始条件或当数字锁相环进入锁频状态而在次频带中频繁切换所造成的频率搜寻问题，因此，此数字锁相环不需要校正电路，并有较佳的颤动表现(jitter performance)。
附图说明
图1为一传统数字锁相环100的方块图。
图2A为一具数字控制振荡器的传统数字锁相环的低通滤波器的输出码与周期(时间的倒数)的对应关系图。
图2B为一具有非重叠次频带的数字控制振荡器的传统数字锁相环的控制码与周期(时间的倒数)的对应关系图。
图3A为一具数字控制振荡器的传统数字锁相环的低通滤波器的输出码与周期(时间的倒数)的对应关系图。
图3B为一具有重叠次频带的数字控制振荡器的传统数字锁相环的控制码与周期(时间的倒数)的对应关系图。
图4为依据本发明一实施例的数字锁相环400的方块图。
图5A与图5B分别为图4所示的数字锁相环的低通滤波器的输出码及数字控制振荡器的控制码与周期(时间的倒数)的对应关系图。
图6A与图6B分别为图4所示的依据本发明一实施例的数字锁相环所可用的解码器的方块图。
图7所示为使用本发明揭露的方法的数字锁相环的锁定暂态。
附图标号
100～传统数字锁相环；            110～时间数字转换器；
120～低通滤波器；                130～数字控制振荡器
140～分频器；                    400～数字锁相环；
410～时间数字转换器；            420～低通滤波器；
430～数字控制振荡器              440～分频器；
450～解码器；                    600～解码器；
610～第一前控制码产生器；        620～第二前控制码产生器；
630～比较器；                    640～多工器。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
图4为依据本发明一实施例的数字锁相环400的方块图，该数字锁相环400包括一时间数字转换器(time to digital converter；TDC)410、一低通滤波器(low pass filter；LPF，LF)420、一解码器450、一数字控制振荡器(digitallycontrolled oscillator；DCO)430以及一分频器440。分频器440将输入信号的频率除以R之后输出成为反馈信号FB。时间数字转换器410也接收一参考时钟信号并产生一数字信号，低通滤波器420接收该数字信号并产生一输出码，该解码器450接收该低通滤波器420的该输出码并产生一控制码，数字控制振荡器430接收该控制码，并控制一输出信号的输出频率，该控制码包括一第一部分(或最高有效位；MSB)与一第二部分，该数字控制振荡器430的输出信号被分频器440接收后，再回馈到时间数字转换器410。
图5A与图5B分别为图4所示的数字锁相环的低通滤波器的输出码及数字控制振荡器的控制码与周期(时间的倒数)的对应关系图，低通滤波器的每一输出码对应至数字控制振荡器的两个可用前控制码，每一可用前控制码包括一第一部分(或最高有效位；MSB)M与一第二部分N，于此实施例中，相邻次频带之间的重叠度为50％，换句话说，一个次频带的总延迟范围为相邻次频带之间进行次频带切换所造成的延迟改变量的两倍。
图6A与图6B分别为图4所示的依据本发明一实施例的数字锁相环所可用的解码器600的方块图，请参照图6A，该解码器600包括一第一前控制码产生器610、一第二前控制码产生器620、一比较器630以及一多工器(multiplexer)640，第一前控制码产生器610耦接至图4的该低通滤波器LF，第二前控制码产生器620耦接至该第一前控制码产生器610，该比较器630耦接至该第一前控制码产生器610与该第二前控制码产生器620，该多工器640耦接至该比较器630并受其控制。延迟单元650将M经过一个周期的延迟之后成为M_d，M_d再由比较器630接收。
该第一前控制码产生器610接收来自该低通滤波器LF的输出码并产生一第一前控制码，第一前控制码包括一第一部分M1与一第二部分N1，该第二前控制码产生器620接收该第一前控制码的该第一与第二部分，并依据其产生一包括第一部分M2与第二部分N2的第二前控制码，该比较器接收该第一与第二前控制码的第一部分M1与M2，并产生一控制信号CON，该多工器640接收该第一与第二前控制码的第一与第二部分(M1、N1、M2、N2)，并依据该控制信号CON选定该第一与第二前控制码之一作为该控制码。
于此实施例中，若一次频带切换所造成的延迟改变量为4延迟单位，则一次频带的总延迟时间等于8延迟单位，请参照图6A，该第一前控制码产生器为一分频器，并将该低通滤波器的输出码除以4，除法的结果为(M1，N1)，其中M1为除法的商数，而N1为除法的余数的整数部分，M1决定该选定哪一个次频带，而N1决定该在选定的次频带中使用哪一个阶段。
请参照图6A，该第二前控制码的第一部分M2与第二部分N2的产生可由M2＝M1-1与N2＝N1+4来描述，于是，若相邻次频带的重叠度为50％，则由该第一与该第二前控制码((M1，N1)、(M2，N2))所设定的数字控制振荡器周期几乎相同，当该数字锁相环试着要锁定想要的频率时，一寄存器将最近一个周期的控制码的第一部分M记录下来，现在周期的该第一与该第二前控制码的第一部分M1与M2分别会与最近一个周期的控制码的第一部分M进行比较，若M1-M的绝对值比M2-M的绝对值小，则控制器会选择(M1，N1)作为输出，换句话说，第一部分与前一选定控制码的第一部分有最小差值的前控制码会被选为现在周期的控制码，另一方法为图6B所示的M2＝M1+1与N2＝N1-4来产生该第二前控制码的第一部分M2与第二部分N2。
于此实施例中，每一次频带提供8延迟单位仅为一范例，设计者可设计有较多或较少延迟单位的数字控制振荡器，举例而言，在另一实施例中，每一次频带有16延迟单位，且低通滤波器的输出码被除以8，则第6A图的公式N2＝N1+4变为N2＝N1+8，而第6B图的公式N2＝N1-4变为N2＝N1-8。
表1显示了具有多个次频带的数字控制振荡器的频率搜寻方法，假设最佳化后的控制码为44。该数字锁相环可以向上搜寻的方法进行，依据本发明揭露的方法，在第3步到第4步的切换，(M，N)会由(10，3)切换至(10，4)而非(11，0)，基于锁相环的动态特性，该控制码最终会稳定，而该锁相环可得到一锁定状态。
表1 双路径的频率搜寻算法
  LF output   Path 1   UP search   DN search   Path 2   UP search  DN search
  M1   N1   M2   N2
  56   14   0   13   4
  55   13   3   12   7
  54   13   2   12   6
  53   13   1   12   5
  52   13   0   12   4
  51   12   3   11   7   Step 11
  50   12   2   11   6   Step 10   Step 12
  49   12   1   11   5   Step 9   Step 13
  48   12   0   11   4   Step 8   Step 14
  47   11   3   Step 15   10   7   Step 7
  46   11   2   Step 16   10   6   Step 6
  45   11   1   Step 17   10   5   Step 5
  44   11   0   Step 18   10   4   Step 4
  43   10   3   Step 3   9   7
  42   10   2   Step 2   9   6
  41   10   1   Step 1   9   5
图7所示为使用本发明揭露的方法的数字锁相环的锁定暂态，如前所述，数字控制振荡器有两个可能的前控制码，假若一个前控制码是在一次频带的边缘，则另一前控制码会在另一次频带的中央，前控制码在一次频带边缘的状态是不稳定的，任何的颤动(jitter)或扰动(perturbation)都可能导致次频带切换，在次频带切换后，数字锁相环就会停留在前控制码位于另一次频带中央的状态，且会较为稳定，于是，当数字锁相环稳定后，锁定点便不会落在任何次频带的边缘上。
本发明揭露了具有多个次频带的数字控制振荡器的频率搜寻方法，使用此方法的数字锁相环不会遭遇起始条件或当数字锁相环进入锁频状态而在次频带中频繁切换所造成的频率搜寻问题，因此，此数字锁相环不需要校正电路，并有较佳的颤动表现(jitter performance)。

Claims (12)

1.一种具有多个次频带的数字控制振荡器的频率搜寻方法，该方法包括：
将一滤波器的输出信号以一既定数目进行分频，其中所述的既定数目为相邻次频带之间进行次频带切换所造成的改变量；
分别提供所述的分频的一商数与所述的分频的一余数的一整数部作为一第一可用前控制码的第一部分与第二部分；
通过将所述的第一可用前控制码的第一部分减1以产生一第二可用前控制码的第一部分；
通过将所述的第一可用前控制码的第二部分加上所述的既定数目产生所述的第二可用前控制码的第二部分；
将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；
选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及
提供所述的选定的前控制码给所述的数字控制振荡器。
2.如权利要求1所述之频率搜寻方法，其中，该前一选定控制码为在最近的一个周期中所选定。
3.一种具有多个次频带的数字控制振荡器的频率搜寻方法，每一次频带对应于一第一既定数目的延迟单元，所述的方法包括：
将一滤波器的输出信号以一第二既定数目进行分频，其中所述的第二既定数目为所述的第一既定数目的一半；
分别提供所述的分频的一商数与所述的分频的一余数的一整数部作为一第一可用前控制码的第一与第二部分；
通过将所述的第一可用前控制码的第一部分减1以产生一所述的第二可用前控制码的第一部分；
通过将所述的第一可用前控制码的第二部分加上所述的第二既定数目产生一所述的第二可用前控制码的第二部分；
将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；
选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及
提供所述的选定的前控制码给所述的数字控制振荡器。
4.如权利要求3所述的频率搜寻方法，其中，所述的前一选定控制码为在最近的一个周期中所选定。
5.一种具有多个次频带的数字控制振荡器的频率搜寻方法，每一次频带对应于一第一既定数目的延迟单元，所述的方法包括：
将一滤波器的输出信号以一第二既定数目进行分频，其中所述的第二既定数目为所述的第一既定数目的一半；
分别提供所述的分频的一商数与所述的分频的一余数的一整数部作为一第一可用前控制码的第一与第二部分；
通过将所述的第一可用前控制码的第一部分加1以产生一第二可用前控制码的第一部分；
通过将所述的第一可用前控制码的第二部分减去所述的第二既定数目产生所述的第二可用前控制码的第二部分；
将每一可用前控制码的第一部分与前一选定的控制码的第一部分作比较；
选定第一部分与前一选定控制码的第一部分有最小差值的前控制码作为现在周期的控制码；以及
提供所述的选定的前控制码给所述的数字控制振荡器。
6.如权利要求5所述的频率搜寻方法，其中，所述的前一选定控制码为在最近的一个周期中所选定。
7.一种解码器，提供一控制码给具有多个次频带的数字控制振荡器，所述的解码器包括：
一第一前控制码产生器，耦接至一滤波器，产生包括第一与第二部分的第一前控制码；
一第二前控制码产生器，耦接至所述的第一前控制码产生器，产生包括第一与第二部分的第二前控制码；
一比较器，耦接至所述的第一与第二前控制码产生器，接收所述的第一与第二前控制码的第一部分并产生一控制信号；以及
一多工器，耦接至所述的比较器，接收所述的第一与第二前控制码的第一与第二部分，并依据所述的控制信号选定所述的第一与第二前控制码之一作为所述的控制码。
8.如权利要求7所述的解码器，其中，所述的第二前控制码产生器通过所述的第一前控制码产生器耦接至所述的滤波器。
9.如权利要求7所述的解码器，所述的第一前控制码产生器为一分频器。
10.如权利要求7所述的解码器，还包括一延迟器耦接于所述的多工器与所述的比较器之间。
11.如权利要求7所述的解码器，其中，所述的第二前控制码是依据所述的第一前控制码所产生。
12.如权利要求7所述的解码器，还包括一延迟器自所述的多工器接收所述的控制码的一第一部分，并将其提供给所述的比较器。
CN2007101126276A 2006-06-23 2007-06-25 数字控制振荡器的频率搜寻方法及使用该方法的解码器 Expired - Fee Related CN101093996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80560306P 2006-06-23 2006-06-23
US60/805,603 2006-06-23

Publications (2)

Publication Number Publication Date
CN101093996A CN101093996A (zh) 2007-12-26
CN101093996B true CN101093996B (zh) 2011-12-07

Family

ID=38992067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101126276A Expired - Fee Related CN101093996B (zh) 2006-06-23 2007-06-25 数字控制振荡器的频率搜寻方法及使用该方法的解码器

Country Status (2)

Country Link
CN (1) CN101093996B (zh)
TW (1) TWI349442B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251759B2 (ja) * 2009-07-01 2013-07-31 ソニー株式会社 Ｐｌｌ回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231548A (zh) * 1998-01-14 1999-10-13 日本电气株式会社 能够抑制抖动的数字锁相环
US6480047B2 (en) * 2000-05-31 2002-11-12 Zarlink Semiconductor Inc. Reduced jitter phase lock loop using a technique multi-stage digital delay line
CN1442955A (zh) * 2002-03-01 2003-09-17 瑞昱半导体股份有限公司 混合式相锁回路及其控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231548A (zh) * 1998-01-14 1999-10-13 日本电气株式会社 能够抑制抖动的数字锁相环
US6480047B2 (en) * 2000-05-31 2002-11-12 Zarlink Semiconductor Inc. Reduced jitter phase lock loop using a technique multi-stage digital delay line
CN1442955A (zh) * 2002-03-01 2003-09-17 瑞昱半导体股份有限公司 混合式相锁回路及其控制方法

Also Published As

Publication number Publication date
TW200803179A (en) 2008-01-01
TWI349442B (en) 2011-09-21
CN101093996A (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
JP5138027B2 (ja) 外部制御を必要としないデジタル位相ロックによるクロック抽出装置
US20120038400A1 (en) Method and apparatus for jitter reduction
US9705515B1 (en) Digital phase locked loop and method of driving the same
CN101227189A (zh) 频率合成器、自动频率校正电路及频率校正方法
US20080197830A1 (en) Method for using digital pll in a voltage regulator
US7750696B2 (en) Phase-locked loop
WO2010056814A1 (en) Multiple input pll with hitless switchover between non-integer related input frequencies
KR100910531B1 (ko) 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
US9391622B2 (en) Oscillator circuit and frequency synthesizer
US8237512B2 (en) Digitally controlled oscillator and oscillation method for the same
CN101188420A (zh) 可自动校正振荡频率范围的回路系统及其相关方法
JP2002204160A (ja) ギアシフトを備えたディジタルｐｌｌ
CN101123435A (zh) 调整锁相环的震荡器的方法与相关的频率合成器
JP2010021686A (ja) デジタル位相検出器及びデジタル位相同期回路
US6703876B2 (en) Reference clock generation system and device
CN101093996B (zh) 数字控制振荡器的频率搜寻方法及使用该方法的解码器
US9654119B2 (en) Phase locked loop and operating method thereof
US8284884B2 (en) Method of frequency search for DCO and decoder using the same
US9030264B2 (en) Current output control device, current output control method, digitally controlled oscillator, digital PLL, frequency synthesizer, digital FLL, and semiconductor device
CN102946247A (zh) I2s接口时钟电路的分频电路
US9490825B2 (en) Adjusting tuning segments in a digitally-controlled oscillator
CN114710154A (zh) 基于时分复用增益校准的开环小数分频器和时钟系统
CN103404031B (zh) 锁相环控制电压确定
US20100295624A1 (en) Broadband frequency synthesizer for suppressing parasitic low frequency transmissions
US9667261B2 (en) Integrated circuit and clock data recovery circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

CF01 Termination of patent right due to non-payment of annual fee