CN101091319B - 多级低密度奇偶校验 - Google Patents

多级低密度奇偶校验 Download PDF

Info

Publication number
CN101091319B
CN101091319B CN200480044722.1A CN200480044722A CN101091319B CN 101091319 B CN101091319 B CN 101091319B CN 200480044722 A CN200480044722 A CN 200480044722A CN 101091319 B CN101091319 B CN 101091319B
Authority
CN
China
Prior art keywords
low density
parity check
density parity
check code
code structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480044722.1A
Other languages
English (en)
Other versions
CN101091319A (zh
Inventor
F·A·陶宾
A·V·贝洛戈洛维
A·V·科兹洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101091319A publication Critical patent/CN101091319A/zh
Application granted granted Critical
Publication of CN101091319B publication Critical patent/CN101091319B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

提供了用于为通信信号编码和解码的方法和设备。用于为通信信号编码和解码的过程利用第一低密度奇偶校验码(LDPC)构造和不同于第一低密度奇偶校验码构造的第二低密度奇偶校验码构造。多级编码(MLC)适用于通过单独的LDPC码来保护信号点的每个地址位。在一个实施例中,利用渐进边增长LDPC码为第一级编码,利用里得-索罗门LDPC码为第二级编码,并且留下第三级未被编码。

Description

多级低密度奇偶校验
技术领域
本发明的实施例通常涉及通信信号。
背景技术
通信信道无论是光纤信道、同轴信道、有线信道、无线信道还是在其上传送大量数据的系统中的总线连接位置都可以为信道上正在传输的信息增加噪声和差错。为了校正由通信信道增加的差错,可以以码字的形式发送信息。为了改进数字传输方案的性能,编码调制可用于联合优化编码和调制。
存在有用于为码字编码和解码以通过通信信道传播的各种方案。一些方案可提供精度,并且一些方案可提供快速解码。在高速数据通信中,所需要的是提供快速解码过程和有效的误码性能(errorperformance)、但同时可在没有相当大复杂性的情况下实现的编码调制方案。
附图说明
图1示出了包括编码器的设备的实施例的框图,所述编码器具有用于为信息编码的第一低密度奇偶校验码构造和第二低密度奇偶校验码构造,其中第一低密度奇偶校验码构造不同于第二低密度奇偶校验码构造。
图2示出了包括解码器的设备的实施例的框图,所述解码器具有用于为信号解码的第一低密度奇偶校验码构造和第二低密度奇偶校验码构造,其中第一低密度奇偶校验码构造不同于第二低密度奇偶校验码构造。
图3示出了利用两个低密度奇偶校验码构造为数据编码的方法的实施例的流程图。
图4示出了利用两个低密度奇偶校验码构造为数据解码的方法的实施例的流程图。
图5演示了利用具有两个低密度奇偶校验码构造的编码方案的实施例相对于若干码构造的、用于加性高斯白噪声信道的性能的示例。
图6演示了利用具有两个低密度奇偶校验码构造的编码方案的实施例相对于若干码构造的、用于第6类未屏蔽双绞线上基于Tomlinson-Harashima预编码的10GB传输的性能的示例。
图7示出了具有实现了利用两个低密度奇偶校验码构造的编码方案的系统的通信网络的实施例的框图。
图8示出了具有利用两个低密度奇偶校验码构造的数据编码方案的系统的实施例的框图。
具体实施方式
下面的详细描述涉及通过图示说明的方式示出特定细节的附图和其中可实现本发明的实施例。对这些实施例的描述足够详细以使本领域的技术人员能够实现本发明。在没有背离本发明范围的情况下,可使用其他实施例并且可进行结构改变、逻辑改变和电学改变。本文公开的各个实施例不必是互斥的,因为一些公开的实施例可以和一个或多个其他公开的实施例组合以形成新的实施例。下面的详细描述因此不认为是限制意义的,并且本发明实施例的范围仅仅由所附权利要求书连同这样的权利要求书的等同物的整个范围来限定。
在各个实施例中,多级编码调制方案包括两个或更多个低密度奇偶校验(LDPC)码构造来为数据编码和解码。LDPC码构造的应用提供了快速解码过程和有效的误码性能。多级LDPC编码调制的实施例可以在10GB(10G)以太网网络中实现,从而为这种10GB以太网网络提供了差错校正。
为了校正由通信信道增加的差错,可以以码字的形式发送信息,其中每个码字包含作为信息(消息)位的多个位和用于差错校正的多个位。长度为n位的码字包括用于码的消息长度的k位和r=n-k个冗余位。r位用于校正并且可以是r个奇偶校验位。奇偶校验矩阵H包含一组按照下列关系式定义码字的奇偶校验方程:
HCT=0,
其中C是码字位的n维矢量。在接收机处,如果未满足此关系式,则接收的码字无效并且必须经过校正或重新传输。
由于在加性高斯白噪声(AWGN)信道中实现的低解码复杂性和误码率(BER),低密度奇偶校验码提供了高速通信系统中强大的正向差错校正工具。LDPC码可使用包含主要为0和有限数量的1的奇偶校验矩阵。二进制(n,γ,ρ)LDPC码的码字长度或块长度为n位并且具有每列刚好为γ个1以及每行刚好为ρ个1的奇偶校验矩阵。在LDPC码中,每个码位经过γ个奇偶校验的检查并且每个奇偶校验使用ρ个码位。另外,码的比率为R,定义为R=k/n,其中k是具有n位的码字中的消息(信息)位的数量。正如本领域的技术人员所理解的,存在有可用于传输信息的多种LDPC码构造,例如渐进边增长LDPC码构造、里得-索罗门LDPC码构造、基于欧几里德几何的LDPC码构造、基于范特蒙德矩阵的LDPC码构造和循环置换块以及各种其他构造。
所选择的码构造可以和信令格式组合以提供编码调制。例如,通过将码字的位映射到根据例如脉幅调制(PAM)信令格式的信令格式生成的符号集,可以传输LDPC码字。该符号集是用于信令格式的字母表。例如,PAM-N格式可具有N级,其中每一级代表用于PAM-N格式的字母表的符号。PAM-5格式可包括具有符号{+2,+1,0,-1,-2}的字母表,而PAM-8格式可包括具有符号{+7,+5,+3,+1,0,-1,-3,-5,-7}的字母表。这种信道字母表是非二进制的。
图1示出了包括编码器120的设备100的实施例的框图,所述编码器120具有用于为信息编码的第一低密度奇偶校验码构造和第二低密度奇偶校验码构造,其中第一低密度奇偶校验码构造不同于第二低密度奇偶校验码构造。设备100包括用于将信息I分割成多个子块Q(0)、Q(1)、......、Q(L-1)的分割单元110和映射器130。可将信息I作为数据块提供给分割单元110。
编码器120将消息位的每个子块Q(0)、Q(1)、......、Q(L-1)编码为码字C(0)、C(1)、......、C(L-1),其中编码器120包括彼此不同的、用于为这些子块编码的两个或更多个LDPC码构造。每个码字C(0)、C(1)、......、C(L-1)中的位数取决于应用。在一个实施例中,编码器120包括多个LDPC码构造,其数量等于子块数L。在一个实施例中,编码器120包括多个LDPC码构造,其数量等于子块数减去1,以致一个子块的位未被编码。在一个实施例中,编码器120包括两个LDPC码构造,一个LDPC码构造用于为一级的一组位编码并且另一LDPC码构造用于为另一级的另一组位编码。编码器120可以实现为一组编码器120-0、120-1、......、120-(L-1)。编码器L-1可以配置为根据一组消息位生成码字,其中这些消息位未被编码,也就是说,该码字仅包括这些消息位。
映射器130将码字C(0)、C(1)、......、C(L-1)映射成用于自发射机传播到介质上的信号S。在一个实施例中,映射器130被配置为提供L个码字的位到符号的映射。在一个实施例中,映射器130被配置为映射具有未编码位的L-1个码字。
图2示出了包括解码器220的设备200的实施例的框图,所述解码器220具有用于为接收的信号R解码的第一低密度奇偶校验码构造和不同于第一低密度奇偶校验码构造的第二低密度奇偶校验码构造。解码器220可以被配置为利用多个不同的LDPC码构造为多级码解码。在一个实施例中,解码器220也许适应性地被配置为为在与图1的编码器120相关联的实施例中已经被编码的多级码解码,以提供与编码器120生成的码字C(0)、C(1)、......、C(L-1)相对应的表示码字C(-0)、C(-1)、......、C(-(L-1))。可以在设备200中进一步处理表示码字C(-0)、C(-1)、......、C(-(L-1))以提供图1的信息I。
解码器220可以实现为具有多个LDPC码构造的单个解码器,以便为接收的信号R解码,从而恢复传输的信息。解码器220可以实现为L个解码器220-0、220-1、......、220-L-1,每个解码器具有它自己的LDPC码构造。在一个实施例中,解码器220具有两个LDPC码构造。在一个实施例中,解码器220适于利用LDPC码构造为接收的信号解码以生成第一级码字并且利用另一LDPC码构造和第一级码字为该接收的信号解码以生成第二级码字。每一级的码字可对应于相应级的、来自启动信号传播从而在设备200提供接收的R的发射节点的、由编码器生成的码字。解码器220可以实现为解调器和解码器的组合。
图3示出了利用第一低密度奇偶校验码构造和第二低密度奇偶校验码构造为数据编码的方法的实施例的流程图。在310,将数据块分成多个子块。在320,利用第一LDPC码构造为第一子块编码以形成第一码字。在330,利用第二LDPC码构造为第二子块编码以形成第二码字,其中第二LDPC码构造不同于第一LDPC码构造。在340,映射第一码字、第二码字和未编码子块的位以形成信号。
编码调制可提供联合优化编码和调制以改进数字传输方案的性能。多级编码方案的实施例可能与利用陪集码的编码方案有关,其中星座中的每个点根据索引来选择,利用差错校正码为索引的一些位编码。多级编码(MLC)适用于通过级i的单独二进制码字Ci来保护信号点的每个地址位xi。在MLC中,将数据块q分割成多个子块。利用每个子块的特定(N,Ki)码字Ci为每个子块编码。常规的多级编码技术对于本领域的技术人员来说是已知的。
在一个实施例中,多级编码调制方案包括在第一级利用一个LDPC码并在第二级利用另一LDPC码且第三级未被编码。在一个实施例中,取决于编码调制级的数量,将N个消息位分割成L组,每组具有数量为Mi个消息位,其中N=∑Mi。用于信令格式的字母表可以被布置为多个级。在第一级,将字母表分割成多个陪集,其中陪集是字母表的符号集的子集。可以通过将每个陪集分割成多个协同陪集(co-coset)来生成第二级。可以通过进一步将协同陪集分割成子集并且接着将这些子集分割成其它子集直至形成期望数量的级来生成另外的级。级数可以是L-1,其对应于将消息位分割成的组数减去1。在每一级内,符号属于唯一一个子集。可实现其中存在有至少两个不同的码构造的多个LDPC码构造以选择字母表的陪集、协同陪集和其他子集。所使用的LDPC码构造的总数可以设为L-1。
具有最大数量Mk的位的一组位可未被编码并且可以被认为是(Mk,Mk)码字。利用与其余消息位组的每一组相关联的LDPC码构造为对应组编码以形成给定级的码字(Mk,Mi),其中Mi是消息位的数量并且Mk是码字长度。第一级的码字的每个第i位选择或映射到第一级的陪集。接着,基于第一级的映射,第二级码字的每个第i位选择或映射到第二级的协同陪集,等等。在L-1个映射之后,未编码的码字的每个第i位从最后一级映射中选择字母表的符号。调制码接着作为Mk个字母表符号的块来传输,也就是说,输出的信道字母表块的长度与每一级的码字长度相同。
尽管每个符号可能不是二进制的,但是为这些级生成陪集级是基于二进制过程的。码字的每个第i位或为“0”或为“1”。当第i位选择陪集、协同陪集或任何后续子集时,映射或选择过程是选择两个可能组的其中一组。因此,前一级的前一码字的应用将选择过程简化为二进制过程。当过程进行到L级时,未编码的码字的第i位选择符号。
在实施例的说明性示例中,8级PAM信令可以和两个LDPC码构造一起使用。用于PAM-8格式的示范字母表可包括信号集A={+7,+5,+3,+1,-1,-3,-5,-7}。可以将例如(...,1,...,...,0,1,...,...,0,1,0,...)的示范消息分成3部分(...,1,...)、(...,0,1,...)和(...,0,1,0,...)。示范消息具有N个消息位,部分1的消息长度为M1,部分2的消息长度为M2,而部分3的消息长度为M3,其中N=M1+M2+M3。部分1被LDPC-1编码成(M3,M1)码字1,部分2被LDPC-2编码成(M3,M2)码字2,并且部分3未被编码,为(M3,M3)码字3。在第一级,A的陪集A0和A1可以形成为A0={-7,-3,1,5}和A1={-5,-1,3,7}。0下标表示码字中的0将选择A0陪集并且1下标表示码字中的1将选择A1陪集。在第二级,协同陪集可以例如由A0和A1形成为A00={-7,1}、A01={-3,5}和A10={-5,3}、A11={-1,7},其中根据码字2中的位“i”和码字1中的位“j”来选择Aij
LDPC-1编码的(M3,M1)码字1映射到第1级的一组陪集。码字1的每位映射到第一级的陪集。例如形成为(...,1,1,0,...)的码字1映射到{...,A1,A1,A0,...}={...,{-5,-1,3,7},{-5,-1,3,7},{-7,-3,1,5},...}。接着,LDPC-2编码的(M3,M2)码字2,例如(...,0,1,1,...),进一步分割已经选择的陪集:陪集{...,A1,A1,A0,...}并且码字2=(...,0,1,1,...)映射到协同陪集{...,A10,A11,A01,...}={...,{-5,3},{-1,7},{-3,5},...}。码字3的未编码位选择前面已选择的陪集内部的最终信号。在一个实施例中,未编码位中的“0”总是选择两个符号协同陪集内部的左信号,并且未编码位中的“1”选择两个符号协同陪集内部的右信号。在这种情况下,前面已选择的协同陪集{...,A10,A11,A01,...}={...,{-5,3},{-1,7},{-3,5},...}和例如(...,0,1,0,...)的未编码位映射到符号集{...,-5,7,-3,...}。编码的输出是{...,-5,7,-3,...}。{...,-5,7,-3,...}符号块可以作为例如图1中的S的信号来传输。在一个实施例中,在第一级应用码长为2048且消息长度为1018的渐进边增长LDPC码构造PEG(2048,1018),并且在第二级应用码长为2048且消息长度为1921的里得-索罗门LDPC码构造RSLDPC(2048,1921)。在一个实施例中,将PAM星座分割成两个4级陪集,PEG(2048,1018)码用于陪集选择。将每个4级陪集分割成两个2级协同陪集,RSLDPC(2048,1921)码用于协同陪集选择。每个未编码位选择协同陪集中的特殊信号,并且因此选择陪集中的该特殊信号。在一个实施例中,利用多个低密度奇偶校验码构造来实施MLC编码过程,其中存在有至少两个不同的LDPC码构造。
多级LDPC编码调制的实施例提供了例如10GB以太网网络的网络中的参数优化。为了提供增强的性能,选择用于多级方案实施例的分量码以匹配编码调制级性质。例如,第一级性质包括在解码器的输入端具有最大噪声,而第二级提供低得多的噪声电平。接着,可选择编码调制的第一级上的码以在这种苛刻的信道中操作,从而在低信噪比的情况下提供更好的性能,尽管LPDC码构造单独地可能具有误码平台(error floor)。可以选择编码调制的第二级上的码以不具有误码平台。误码平台效应是与误码率并不随着信噪比的增加而下降有关的效应。在考虑为编码调制方案解码的质量时误码率曲线是一个重要因素。非常高(通常称为“瀑布”式)的误码率下降速度通常是良好特征。当误码率下降速度在曲线开始时为高并且接着变为更低的速度时,即存在有BER曲线斜率变化时,存在有被称为“误码平台”的下降速度变化。例如,曲线610,即图6的方案RSLDPC(2048,1723)具有误码平台。
编码调制的主要目标是提供增强的性能,例如低的所需SNR以及无误码平台。然而,难以找到用于编码调制的、提供这两个性质的单个码。在3级编码调制的情形中,存在有2个编码级和1个未编码级。在第一编码级上,可以选择码以便为低SNR提供最佳误码率下降速度,其中误码平台可能是可接受的。在第二级上,码在高SNR下操作并且被构建以避免误码平台。为了不具有误码平台,码应当满足足够的最小距离(距离为码字之间差异的量度)并且可具有例如大约0.98的高编码率。多个LDPC码一起使用可基本上不具有误码平台。在这种情形中,LDPC码具有小的奇偶校验矩阵并且LDPC解码不复杂,即使码具有较高的最小距离。如果LDPC码的奇偶校验矩阵在其矩阵列中具有大量“1”的话,则可以提供高的最小距离。然而,在接收端,为LDPS码解码的复杂性同样受到奇偶校验矩阵中“1”的数量的影响。
图4示出了利用第一低密度奇偶校验码构造和第二低密度奇偶校验码构造为数据解码的方法的流程图。在410,利用第一LDPC码构造为信号解码以生成第一码字。在420,利用第二LDPC码构造和第一码字为信号解码以生成第二码字。利用相关联的LDPC码构造和生成的更低级码字可导出更高级码字。
为多级码字解码的方法可包括单独为每个码字解码,从最低级开始并且考虑在先的解码阶段的决定。此过程被称为多阶段解码(MSD)。在一个实施例中,解码包括多个低密度奇偶校验构造用于为码字解码的多阶段解码,其中存在有至少两个不同的LDPC码构造。
在一个实施例中,利用多个LDPC码构造的解调过程始于符号块的接收。在编码调制的第一级,计算与来自编码过程的第一级陪集相关联的可靠性。解调器可根据接收的信号来确定使用过什么陪集,可产生用于解码的可靠性并且可开始为符号的接收信号解码。对于给定的接收符号,解调器确定哪一个符号最接近接收的值,其还选择适当的第一级陪集。在将所有接收的位映射到适当的第一级陪集的情况下,形成码字并将其供给第一级解码器。解码器可校正码字中的差错。在这一级,确定消息的具有M1个位的第一部分并找出正确的第一级陪集。
在第二级,该过程继续。将所接收的符号序列和第二级协同陪集进行比较,考虑第一级的陪集,即将给定的接收符号和与已经选择的第一级陪集相对应的协同陪集内部的符号进行比较。在符号的接收信号受到扰动而偏离符号值的情况下,将选择最接近的协同陪集并且形成第二级码字。将第二级码字供给第二级解码器,并且如果未发现差错,则形成的第二级码字将被认为是正确的。第二级解码器可校正第二级码字。在该过程的此阶段,确定具有M2个位的第二消息部分连同第二级的协同陪集。如先前进行的,取决于级数,该过程可继续考虑前一级解调和解码以提供具有Mi个位的其他消息部分。
在对应于在发射端利用未编码位的编码调制的最后一级,提取未编码位。所接收的符号序列内部的信号各自经过测试以确定它们是否更接近已经选择的符号子集内部的两个符号的其中之一。为序列中的每个信号选择最接近的匹配并且形成未编码位的码字以提供未编码的Mk个消息位。接着,将与在发射端对完整消息的分割相对应的L个消息部分组合以提供具有N=∑Mi个位的整个消息。
在实施例的说明性示例中,可以为利用如上关于编码所述的8级PAM信令连同两个LDPC码构造进行编码和调制的消息实施所接收的符号序列的解调和解码。上述用于PAM-8格式的示范字母表包括信号集A={+7,+5,+3,+1,-1,-3,-5,-7}。可以通过考虑例如图2所示的信号R的、接收的信号R={...,-6.99,7.22,-3.25,...}来示出用于解码的实施例的示例,该接收的信号接收自例如消息(...,1,...,...,0,1,...,...,0,1,0,...)的上述说明性编码示例的S={...,-5,7,-3,...}的传输。来自编码过程的LDPC-1码构造可用于第一级解码,而来自编码过程的LDPC-2码构造可用于第二级解码。
对于编码调制的第一级,相对于已知陪集A0={-7,-3,1,5}和A1={-5,-1,3,7}解调接收的信号R。接收的信号点-6.99接近于A0中的点7。每个接收的信号与已知字母表和已知陪集结构进行比较并且选择最接近的符号。最接近的符号集提供了第一级码字和相关联的陪集序列。接收的序列{...,-6.99,7.22,-3.25,...}可以映射到码字(...,0,1,0,...)和相关联的陪集序列{...,A0,A1,A0,...},将解调的码字供给第一级解码器。此码字包含1个差错,但是第一级解码器将对其进行校正,并且该解码器的输出将是(...,1,1,0,...)。此时,从码字中提取所传输的消息的具有M1个位的消息部分1(...,1,...),并且用于编码的正确的陪集序列{...,A1,A1,A0,...}是已知的。
以相同的方式,继续第二级的解调和解码。假定第一级的结果是一次解调,将序列{...,-6.99,7.22,-3.25,...}和第二级协同陪集进行比较。因为已经选择了A1,信号-6.99将与陪集A11和A10内部的信号进行比较。因为已经选择了A1,信号7.22将同样与陪集A11和A10内部的信号进行比较。因为第一级解调选择了A0,信号-3.25将与陪集A01和A00内部的信号进行比较。最接近的陪集序列是{...,A10,A11,A01,...},并且第二级码字形成为(...,0,1,1,...)。将第二级码字传递至第二级解码器。如果没有差错,第二级解码器将返回同一码字。否则,第二级解码器可返回校正的码字。在解码的此时,提取原始消息的具有M2个位的消息部分2(...,0,1,...),并且用于编码的第二级协同陪集序列{...,A10,A11,A01,...}是已知的。
接下来,提取传输的消息的未编码位。接收的序列{...,-6.99,7.22,-3.25,...}内部的信号经过测试以确定它们是否更接近已经选择的协同陪集内部的左信号或者它们是否更接近右信号(在调制期间标识的左和右)。协同陪集序列{...,A10,A11,A01,...}={...,{-5,3},{-1,7},{-3,5},...},因此-6.99更接近A10的左部,7.22更接近A11的右部,-3.25更接近映射到具有部分3的M3个位的(...,0,1,0,...)未编码位的A10的左部。于是,来自发射端的具有N=M1+M2+M3个位的整个消息可作为根据解码的码字而来的消息部分的组合来提供,在该示例中,其变为(...,1,...)+(...,0,1,...)+(...,0,1,0,...)=(...,1,...,...,0,1,...,...,0,1,0,...)。
多级编码调制方案中的多个LDPC码提供了具有软输入解码算法的码。另外,LDPC码表明AWGN信道中的良好性能,其优于任何其他已知码。另外,为LDPC码解码的复杂性非常低。
图5演示了利用使用两个低密度奇偶校验码构造540的编码方案的实施例相对于若干码构造510、520和530的、用于加性高斯白噪声(AWGN)信道的模拟性能的示例。根据作为Eb/N0(位能与噪声功率谱密度之比)的函数的误码率(BER)来示出该比较。编码方案510和530是单级编码方案并且520是12dB陪集分割编码方案。编码方案540演示了使用码长为2048且消息长度为1018的渐进边增长LDPC码构造和码长为2048且消息长度为1921的里得-索罗门LDPC码构造的实施例,其中编码方案540的编码调制率为r=2.43。编码方案510是用于8级脉幅调制(PAM-8)的、码长为2048且消息长度为1723的里得-索罗门LDPC码构造,编码调制率为r=2.84。编码方案520是用于12dB陪集分割的PAM-8的、码长为2048且消息长度为1723的里得-索罗门LDPC码构造,编码调制率为r=2.68。编码方案530是用于PAM-10的、码长为2048且消息长度为1466的里得-索罗门LDPC码构造,编码调制率为r=3。对于非二进制信道,编码调制率按每样本多少位测得,其中编码调制率受限于信道尺寸的二进制对数。例如,未编码PAM-8具有上限为3的编码调制率并且未编码PAM-10具有上限为3.32的编码调制率。图5演示出,对于具有两个LPDC码构造的实施例,可以在更低的Eb/N0比率下获得给定BER。
图6演示了利用使用两个低密度奇偶校验码构造640的编码方案的实施例相对于若干码构造610、620和630的、用于第6类未屏蔽双绞线上基于Tomlinson-Harashima预编码的10GB传输的模拟性能的示例。根据作为Eb/N0的函数的误码率来示出该比较。编码方案640演示了使用码长为2048且消息长度为1018的渐进边增长LDPC码构造和码长为2048且消息长度为1921的里得-索罗门LDPC码构造的实施例。编码方案610是码长为2048且消息长度为1723的里得-索罗门LDPC码构造。编码方案620用于12dB编码。编码方案630用于未编码信号。图6演示出,对于具有两个LPDC码构造的实施例,可以在更低的Eb/N0比率下获得给定BER。
用于利用两个低密度奇偶校验码构造进行解码和编码的设备和方法的各个实施例和实施例的组合可以在硬件实现、软件实现和软硬件实现的组合中实现。这些实现可包括具有用于实施一个或多个实施例的计算机可执行指令的计算机可读介质。计算机可读介质不限于任何一种类型的介质。所使用的计算机可读介质将取决于使用实施例的应用。
图7示出了具有实现编码方案的系统的通信网络700的实施例的框图,所述编码方案具有第一低密度奇偶校验码构造和第二低密度奇偶校验码构造。通信网络700可包括网络节点701,网络节点701包括具有解码器725的设备705,解码器725具有第一LDPC码构造和第二LDPC码构造,并且网络节点702包括具有编码器720的设备710,编码器720具有第一LDPC码构造和第二LDPC码构造。设备705和设备710可以实现为使用用于编码和解码的方法的一个或多个实施例的设备的一个或多个实施例。
网络节点701可包括耦合到设备705的主机系统735,设备705包括接收机715和解码器725。设备705可以被配置为结合接收机715和解码器725的接收机。设备705可包括收发信机。设备705可接收来自信道750的携带数据的信号。可将该数据解码成适当的码字以向主机系统735提供信息。主机系统可在节点处提供一个或多个功能。主机系统可在节点处引导其他系统和/或设备的操作。主机系统735可包括作为耦合到设备705的一部分的有线或无线的外部连接。作为备选,主机系统735可包括设备705。在一个实施例中,主机系统735可以是设备705的外部系统。主机系统735可以实现为交换机、路由器、计算机、服务器或这些部分的组合。主机系统735可通过与外设部件互连(PCI)或PCI Express兼容的介质耦合到设备705。
网络节点702可包括耦合到设备710的主机系统740,设备710包括发射机730和编码器720。设备710可以被配置为结合发射机730和编码器720的发射机。设备710可包括收发信机。设备710可生成进入信道750的携带数据的信号。该数据可提供源于主机系统740的信息。主机系统740可包括作为耦合到设备710的一部分的有线或无线的外部连接。作为备选,主机系统740可包括设备710。在一个实施例中,主机系统740可以是设备710的外部系统。主机系统740可以实现为交换机、路由器、计算机、服务器或这些部分的组合。主机系统740可通过与外设部件互连(PCI)或PCI Express兼容的介质耦合到设备710。
网络节点701、702各自可代表具有被布置为依照如由例如IEEE802.3an系列标准定义的10GBase-T进行操作的物理层(PHY)实体的处理系统。在IEEE体系结构中,10GBase-T PHY可与例如10G介质访问控制(MAC)和千兆位介质独立接口(XGMII)连接。10GBase-T PHY可包括例如网络接口卡(NIC)的一部分。节点701、702可包括适合于供10GBase-T装置使用的任何处理系统和/或通信装置。例如,节点701、702可以实现为一对交换机、一对路由器、一对服务器、一个交换机和一个路由器、一个交换机和一个服务器、一个服务器和一个路由器等。另外,节点701、702还可以是模块系统的一部分,其中10GBase-T是系统的高速连接。在一个实施例中,可以布置网络节点701、702,使得主机系统735和主机系统740被配置为单个主机系统。节点701、702的另外的示例可包括高端服务器、超级计算机、群集器、网格计算、工作组交换机上行链路、集合上行链路、存储系统等等。实施例不限于此范围。
图8示出了具有数据编码方案的系统800的实施例的框图,所述数据编码方案利用两个低密度奇偶校验码构造。系统800包括控制器810、电子装置820和总线830,其中总线830提供了控制器810和电子装置820之间以及控制器810和通信单元840之间的电连接。通信单元840可以是耦合到有线网络的网络接口或耦合到无线网络的网络接口。作为备选,通信单元840可以是耦合到有线网络和无线网络的网络接口。有线网络可包括具有有线信道、光纤信道和/或同轴信道的网络。
一个实施例可包括耦合到总线830的一个或若干个附加的外围装置860。总线830可以与PCI或PCI Express兼容。在一个实施例中,通信单元840可包括网络接口卡。在一个实施例中,通信单元840可包括适于供10GBase-T装置使用的通信装置。在无线实施例中,通信单元840耦合到天线850。在一个实施例中,天线850可以是基本全向天线。电子系统800可包括但不限于信息处理装置、无线系统、电信系统、光纤系统、电光系统和计算机。
在一个实施例中,控制器810是处理器。在一个实施例中,电子装置820是允许系统800与其他系统进行通信的收发信机。收发信机820可包括分别为图1的设备100和图2的设备200的实施例的各种适当修改的组合的编码单元和解码单元。作为备选,解码单元和编码单元可以包括在收发信机820外部的外围装置860中。外围装置860可包括任何形式的计算机可读介质,该计算机可读介质具有用于依照为数据解码和编码的各个实施例、利用两个或更多个LDPC码构造为数据编码和解码的计算机可执行指令。外围装置860还可包括显示器、附加的存储器或可与控制器810一起操作的其他控制装置。作为备选,外围装置860可包括显示器、附加的存储器或可与控制器810、通信单元840和/或电子装置820一起操作的其他控制装置。
包括具有两个或更多个LPDC码构造的编码单元和解码单元的系统的实施例可用于与通信信道一起操作的任何系统。通信信道可以是基于陆地的通信网络或无线通信网络的一部分。实际上,实施例有可能实现为利用多载波无线通信信道(例如正交频分复用(OFDM)、离散多音调制(DMT)等)的任何无线系统的一部分,例如可以不受限制地在无线个域网(WPAN)、无线局域网(WLAN)、无线城域网(WMAN)、无线广域网(WWAN)、蜂窝网络、第三代(3G)网络、第四代(4G)网络、通用移动电话系统(UMTS)和类似的通信系统内使用。
尽管本文已经示出并描述了特定实施例,但是本领域的普通技术人员将会意识到,为实现相同用途而设计的任何布置可代替所示出的特定实施例。本申请旨在覆盖本发明实施例的任何改变或变更。将会理解,上面的描述是用来说明而非限制的,并且本文所使用的措词或术语是用于描述而非限制。在研究了上面的描述时,上述实施例和其他实施例的组合对本领域的技术人员来说将是显而易见的。本发明的范围包括其中使用了上述结构和制作方法的实施例的任何其他应用。本发明实施例的范围应当参考所附权利要求书连同这样的权利要求书的等同物的整个范围来确定。

Claims (35)

1.一种对数据块编码的方法,所述方法包括:
将所述数据块分割成多个子块;
利用第一低密度奇偶校验码构造对第一子块编码以形成第一码字;
利用第二低密度奇偶校验码构造对第二子块编码以形成第二码字;以及
映射所述第一码字、所述第二码字和未编码子块的位以形成信号使得未编码码字的每位从所述第二码字的映射中选择字母表的符号来提供作为字母表符号的块的所述信号,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造。
2.如权利要求1所述的方法,其中利用第一低密度奇偶校验码构造包括为了低信噪比的误码下降选择所述第一低密度奇偶校验码构造,而利用第二低密度奇偶校验码构造包括为了避免误码平台选择所述第二低密度奇偶校验码构造。
3.如权利要求1所述的方法,其中利用第一低密度奇偶校验码构造包括利用渐进边增长码构造。
4.如权利要求1所述的方法,其中利用第二低密度奇偶校验码构造包括利用里得-索罗门低密度奇偶校验码构造。
5.如权利要求1所述的方法,其中所述方法还包括:
将PAM星座分割成两个4级陪集,其中渐进边增长码构造用于选择所述两个4级陪集的其中之一,所述渐进边增长码构造是所述第一低密度奇偶校验码构造;以及
将每个4级陪集分割成两个2级协同陪集,其中里得-索罗门低密度奇偶校验码构造用于选择所述两个2级协同陪集的其中之一,所述里得-索罗门低密度奇偶校验码构造是所述第二低密度奇偶校验码构造。
6.如权利要求1所述的方法,其中所述方法是利用所述第一低密度奇偶校验码构造和所述第二低密度奇偶校验码构造的多级编码过程。
7.一种对信号解码的方法,所述方法包括:
利用第一低密度奇偶校验码构造对所述信号解码以提供第一码字;
利用第二低密度奇偶校验码构造和所述第一码字对所述信号解码以提供第二码字,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造;
从所述信号中提取位以提供第三码字,所提取的位对应于用于在发射端提供编码调制的未编码位;以及
根据所述第一码字、所述第二码字和所述第三码字中每个的消息位的组合来提供完整的消息。
8.如权利要求7所述的方法,其中利用第一低密度奇偶校验码构造包括利用渐进边增长码构造,而利用第二低密度奇偶校验码构造包括利用里得-索罗门低密度奇偶校验码构造。
9.如权利要求7所述的方法,其中所述方法是利用所述第一低密度奇偶校验码构造和所述第二低密度奇偶校验码构造的多级解码过程。
10.一种对数据块编码的设备,所述设备包括:
将所述数据块分割成多个子块的部件;
利用第一低密度奇偶校验码构造对第一子块编码以形成第一码字的部件;
利用第二低密度奇偶校验码构造对第二子块编码以形成第二码字的部件;
映射所述第一码字、所述第二码字和未编码子块的位以形成信号使得未编码码字的每位从所述第二码字的映射中选择字母表的符号来提供作为字母表符号的块的所述信号的部件,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造。
11.如权利要求10所述的设备,其中利用第一低密度奇偶校验码构造包括利用渐进边增长码构造。
12.如权利要求10所述的设备,其中利用第二低密度奇偶校验码构造包括利用里得-索罗门低密度奇偶校验码构造。
13.如权利要求10所述的设备,其中所述设备还包括:
将PAM星座分割成两个4级陪集的部件,其中渐进边增长码构造用于选择所述两个4级陪集的其中之一,所述渐进边增长码构造是所述第一低密度奇偶校验码构造;以及
将每个4级陪集分割成两个2级协同陪集的部件,其中里得-索罗门低密度奇偶校验码构造用于选择所述两个2级协同陪集的其中之一,所述里得-索罗门低密度奇偶校验码构造是所述第二低密度奇偶校验码构造。
14.一种对信号解码的设备,所述设备包括:
利用第一低密度奇偶校验码构造对所述信号解码以提供第一码字的部件;以及
利用第二低密度奇偶校验码构造和所述第一码字对所述信号解码以提供第二码字的部件,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造;
从所述信号中提取位以提供第三码字的部件,所提取的位对应于用于在发射端提供编码调制的未编码位;以及
根据所述第一码字、所述第二码字和所述第三码字中每个的消息位的组合来提供完整的消息的部件。
15.如权利要求14所述的设备,其中利用第一低密度奇偶校验码构造包括利用渐进边增长码构造,而利用第二低密度奇偶校验码构造包括利用里得-索罗门低密度奇偶校验码构造。
16.一种对数据编码的设备,所述设备包括:
用于对被分割成多个子块的数据编码的编码器,所述编码器被配置用于利用第一低密度奇偶校验码构造对第一子块编码以形成第一码字和用于利用第二低密度奇偶校验码构造对第二子块编码以形成第二码字,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造;以及
用于映射所述第一码字、所述第二码字和未编码子块的位以形成信号使得未编码码字的每位从所述第二码字的映射中选择字母表的符号来提供作为字母表符号的块的所述信号的映射器。
17.如权利要求16所述的设备,其中所述第一低密度奇偶校验码构造包括渐进边增长码构造,而所述第二低密度奇偶校验码构造包括里得-索罗门低密度奇偶校验码构造。
18.如权利要求16所述的设备,其中所述编码器适于将PAM星座分割成两个4级陪集,其中渐进边增长码构造用于选择所述两个4级陪集的其中之一,所述渐进边增长码构造是所述第一低密度奇偶校验码构造,并且适于将每个4级陪集分割成两个2级协同陪集,其中里得-索罗门低密度奇偶校验码构造用于选择所述两个2级协同陪集的其中之一,所述里得-索罗门低密度奇偶校验码构造是所述第二低密度奇偶校验码构造。
19.一种对信号解码的设备,所述设备包括:
用于对来自通信信道的信号解码以提供解码数据的解码器,所述解码器被配置用于:
利用第一低密度奇偶校验码构造对所述信号解码以提供第一码字;和
利用第二低密度奇偶校验码构造和所述第一码字对所述信号解码以提供第二码字,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造,所述解码器配置为从所述信号中提取位以提供第三码字,所提取的位对应于用于在发射端提供编码调制的未编码位,所述解码器设置为根据所述第一码字、所述第二码字和所述第三码字中每个的消息位的组合来提供完整的消息。
20.如权利要求19所述的设备,其中所述第一低密度奇偶校验码构造包括渐进边增长码构造。
21.如权利要求19所述的设备,其中所述第二低密度奇偶校验码构造包括里得-索罗门低密度奇偶校验码构造。
22.一种对数据编码的系统,所述系统包括:
用于对被分割成多个子块的数据编码的编码器,所述编码器被配置用于利用第一低密度奇偶校验码构造对第一子块编码以形成第一码字和用于利用第二低密度奇偶校验码构造对第二子块编码以形成第二码字,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造;
用于映射所述第一码字、所述第二码字和未编码子块的位以形成信号使得未编码码字的每位从所述第二码字的映射中选择字母表的符号来提供作为字母表符号的块的所述信号的映射器;
用于发射所述信号的发射机;以及
具有用于将所述发射机耦合到有线网络的连接的网络接口。
23.如权利要求22所述的系统,其中所述第一低密度奇偶校验码构造包括渐进边增长码构造,而所述第二低密度奇偶校验码构造包括里得-索罗门低密度奇偶校验码构造。
24.如权利要求22所述的系统,其中所述网络接口包括网络接口卡。
25.如权利要求22所述的系统,其中所述网络接口与10GBase-T兼容。
26.如权利要求22所述的系统,其中所述系统还包括计算机、交换机、路由器或服务器的至少其中之一。
27.如权利要求26所述的系统,其中所述系统还包括至所述计算机、交换机、路由器或服务器的至少其中之一的与PCI兼容的连接。
28.如权利要求26所述的系统,其中所述系统还包括至所述计算机、交换机、路由器或服务器的至少其中之一的与PCI Express兼容的连接。
29.一种对信号解码的系统,所述系统包括:
用于接收来自通信信道的信号的接收机;
用于对所述信号解码以提供解码数据的解码器;以及
具有用于将所述接收机耦合到有线网络的连接的网络接口,所述解码器被配置用于:
利用第一低密度奇偶校验码构造对所述信号解码以提供第一码字;和
利用第二低密度奇偶校验码构造和所述第一码字对所述信号解码以提供第二码字,其中所述第一低密度奇偶校验码构造不同于所述第二低密度奇偶校验码构造,所述解码器配置为从所述信号中提取位以提供第三码字,所提取的位对应于用于在发射端提供编码调制的未编码位,所述解码器设置为根据所述第一码字、所述第二码字和所述第三码字中每个的消息位的组合来提供完整的消息。
30.如权利要求29所述的系统,其中所述第一低密度奇偶校验码构造包括渐进边增长码构造,而所述第二低密度奇偶校验码构造包括里得-索罗门低密度奇偶校验码构造。
31.如权利要求29所述的系统,其中所述网络接口包括网络接口卡。
32.如权利要求29所述的系统,其中所述网络接口与10GBase-T兼容。
33.如权利要求29所述的系统,其中所述系统还包括计算机、交换机、路由器或服务器的至少其中之一。
34.如权利要求33所述的系统,其中所述系统还包括至所述计算机、交换机、路由器或服务器的至少其中之一的与PCI兼容的连接。
35.如权利要求33所述的系统,其中所述系统还包括至所述计算机、交换机、路由器或服务器的至少其中之一的与PCI Express兼容的连接。
CN200480044722.1A 2004-12-29 2004-12-29 多级低密度奇偶校验 Expired - Fee Related CN101091319B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2004/000533 WO2006075929A1 (en) 2004-12-29 2004-12-29 Multilevel low density parity-check

Publications (2)

Publication Number Publication Date
CN101091319A CN101091319A (zh) 2007-12-19
CN101091319B true CN101091319B (zh) 2013-01-02

Family

ID=34972629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480044722.1A Expired - Fee Related CN101091319B (zh) 2004-12-29 2004-12-29 多级低密度奇偶校验

Country Status (6)

Country Link
US (1) US8051355B2 (zh)
EP (1) EP1832002A1 (zh)
JP (1) JP4836962B2 (zh)
CN (1) CN101091319B (zh)
TW (1) TWI353732B (zh)
WO (1) WO2006075929A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075098A1 (en) 2005-12-26 2007-07-05 Intel Corporation Generalized multi-threshold decoder for low-density parity check codes
CN101091319B (zh) 2004-12-29 2013-01-02 英特尔公司 多级低密度奇偶校验
CN101091321A (zh) 2004-12-29 2007-12-19 英特尔公司 用于低密度奇偶校验码的多门限解码的固定门限和信道估计
US7856584B2 (en) 2005-03-30 2010-12-21 Intel Corporation Unequal error protection apparatus, systems, and methods
KR100781313B1 (ko) * 2005-06-16 2007-12-03 엘지전자 주식회사 Ofdm 신호 송수신 방법 및 이를 이용한 이동통신단말기
KR100651847B1 (ko) * 2005-09-05 2006-12-01 엘지전자 주식회사 다중 순환 부호화를 이용한 터보 부호의 부호화/복호 장치및 방법
US8213616B2 (en) * 2006-09-18 2012-07-03 Georgia Tech Research Corporation Systems and methods for providing opportunistic security for physical communication channels
US7992070B2 (en) * 2006-12-27 2011-08-02 Nec Laboratories America, Inc. Bit-interleaved LDPC-coded modulation for high-speed optical transmission
US8396142B2 (en) 2007-05-04 2013-03-12 Qualcomm Incorporated System, method, and computer-readable medium for multilevel shaping for wireless communication systems
JP5135603B2 (ja) * 2007-08-24 2013-02-06 国立大学法人横浜国立大学 マルチレベル符号化変調を用いた再送方法、送信機および受信機
US8719670B1 (en) * 2008-05-07 2014-05-06 Sk Hynix Memory Solutions Inc. Coding architecture for multi-level NAND flash memory with stuck cells
US20090300461A1 (en) * 2008-05-29 2009-12-03 Gadi Shor Device, method and computer program product for communication
US20100254486A1 (en) * 2009-04-07 2010-10-07 Electronics And Telecommunications Research Institute Method of block-coded group modulation and transmitter using the same
EP2282471A1 (en) 2009-08-07 2011-02-09 Thomson Licensing Data transmission using low density parity check coding and constellation mapping
EP2282470A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data reception using low density parity check coding and constellation mapping
US8396137B1 (en) * 2010-11-02 2013-03-12 The Boeing Company Redundant data bus
CN102868482B (zh) * 2011-07-08 2017-05-31 中兴通讯股份有限公司 多级编码调制方法及装置
US8566666B2 (en) * 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
KR101221544B1 (ko) * 2011-11-09 2013-01-14 성균관대학교산학협력단 채널 링크 품질 적응적 패리티 검사 행렬의 생성 방법, 이를 이용한 저밀도 패리티 검사 부호의 부호화 방법 및 부호화 장치
US20130142206A1 (en) * 2011-12-06 2013-06-06 Broadcom Corporation Higher dimensional constellations and interleaving for 10gbase-t
GB2499424B (en) * 2012-02-16 2016-06-01 Canon Kk Methods for decoding, methods for retrieving, method for encoding, method of transmitting, corresponding devices, information storage means and computer
ITTO20120829A1 (it) * 2012-09-25 2014-03-26 Torino Politecnico Method and system for generating channel codes, in particular for a frame-header
US9172400B2 (en) * 2013-05-29 2015-10-27 Cisco Technology, Inc. Encoding techniques using multiple coding strengths within a single LDPC code word
US10135460B2 (en) * 2013-10-01 2018-11-20 Texas Instruments Incorporated Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
GB2527604A (en) * 2014-06-27 2015-12-30 Ibm Data encoding in solid-state storage devices
CN105637844B (zh) * 2014-09-25 2018-09-21 华为技术有限公司 一种支持鲁棒性通道rc的编码调制方法及装置
KR20160046467A (ko) 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템, 데이터 저장 시스템 및 그것의 동작 방법
KR20160102738A (ko) 2015-02-23 2016-08-31 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280720A (zh) * 1997-11-28 2001-01-17 诺基亚流动电话有限公司 编码和调制方法以及用于执行该方法的装置
CN1394423A (zh) * 2000-11-07 2003-01-29 罗伯特-博希股份公司 考虑尾比特及其编码的编码调制方法
WO2003039008A2 (en) * 2001-10-29 2003-05-08 D.S.P.C. Technologies Ltd. Method and apparatus for decoding lattice codes and multilevel coset codes
US6718502B1 (en) * 2000-08-11 2004-04-06 Data Storage Institute Precoders for partial response channels

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4240226C2 (de) 1992-11-30 1996-12-12 Deutsche Forsch Luft Raumfahrt Verfahren zum digitalen Übertragen von hierarchischen HDTV-, EDTV- und SDTV-Fernsehsignalen
US5691992A (en) 1995-10-12 1997-11-25 Ericsson Inc. Punctured coding system for providing unequal error protection in a digital communication system
US6031874A (en) 1997-09-26 2000-02-29 Ericsson Inc. Unequal error protection in coded modulation schemes
US6292917B1 (en) 1998-09-30 2001-09-18 Agere Systems Guardian Corp. Unequal error protection for digital broadcasting using channel classification
JP3728578B2 (ja) 1999-03-31 2005-12-21 富士通株式会社 マルチキャリア伝送における不均一誤り保護方法並びにその符号器及び復号器
US7190732B2 (en) 2000-04-06 2007-03-13 Lucent Technologies Inc. Multilevel coding with unequal error protection and time diversity for bandwidth efficient transmission
US20020042899A1 (en) 2000-06-16 2002-04-11 Tzannes Marcos C. Systems and methods for LDPC coded modulation
US20020150167A1 (en) * 2001-02-17 2002-10-17 Victor Demjanenko Methods and apparatus for configurable or assymetric forward error correction
US6694474B2 (en) 2001-03-22 2004-02-17 Agere Systems Inc. Channel coding with unequal error protection for multi-mode source coded information
US6895547B2 (en) 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
US6854082B1 (en) 2001-11-27 2005-02-08 Lsi Logic Corporation Unequal error protection Reed-Muller code generator and decoder
US7197690B2 (en) * 2002-05-31 2007-03-27 Broadcom Corporation Bandwidth efficient coded modulation scheme based on MLC (multi-level code) signals having multiple maps
US7420952B2 (en) 2002-10-28 2008-09-02 Mesh Dynamics, Inc. High performance wireless networks using distributed control
US7882415B2 (en) 2004-12-29 2011-02-01 Intel Corporation 3-Stripes gilbert low density parity-check codes
CN101091321A (zh) 2004-12-29 2007-12-19 英特尔公司 用于低密度奇偶校验码的多门限解码的固定门限和信道估计
CN101091319B (zh) 2004-12-29 2013-01-02 英特尔公司 多级低密度奇偶校验
US7856584B2 (en) 2005-03-30 2010-12-21 Intel Corporation Unequal error protection apparatus, systems, and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280720A (zh) * 1997-11-28 2001-01-17 诺基亚流动电话有限公司 编码和调制方法以及用于执行该方法的装置
US6718502B1 (en) * 2000-08-11 2004-04-06 Data Storage Institute Precoders for partial response channels
CN1394423A (zh) * 2000-11-07 2003-01-29 罗伯特-博希股份公司 考虑尾比特及其编码的编码调制方法
WO2003039008A2 (en) * 2001-10-29 2003-05-08 D.S.P.C. Technologies Ltd. Method and apparatus for decoding lattice codes and multilevel coset codes

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Motohiko Isaka等.On the Iterative Decoding of Multilevel Codes.IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS19 5.2001,935-943.
Motohiko Isaka等.On the Iterative Decoding of Multilevel Codes.IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS19 5.2001,935-943. *
The 4D-PAM8 Proposal for 10GBASE-T.P802.3 TASK FORCE MEETING,ABUQUERQUE,NM.2003,第1-21页. *
Yu YI等.Design of Semi-Algebraic Low-Density Parity-Check(SA-LDPC) Codes for Multilevel Coded Modulation.FOURTH INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED COMPUTING,APPLICATIONS AND TECHNOLOTIES,PDCAT'2003.2003,931-934.
Yu YI等.Design of Semi-Algebraic Low-Density Parity-Check(SA-LDPC) Codes for Multilevel Coded Modulation.FOURTH INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED COMPUTING,APPLICATIONS AND TECHNOLOTIES,PDCAT'2003.2003,931-934. *

Also Published As

Publication number Publication date
EP1832002A1 (en) 2007-09-12
US8051355B2 (en) 2011-11-01
TW200642298A (en) 2006-12-01
JP2008526163A (ja) 2008-07-17
WO2006075929A1 (en) 2006-07-20
CN101091319A (zh) 2007-12-19
JP4836962B2 (ja) 2011-12-14
US20080320362A1 (en) 2008-12-25
TWI353732B (en) 2011-12-01

Similar Documents

Publication Publication Date Title
CN101091319B (zh) 多级低密度奇偶校验
CN101785222B (zh) 用于对无线通信系统进行多层成形的系统、方法
JP5235629B2 (ja) 無線通信装置の符号化及び変調方法、並びに復号方法
JP2020524946A (ja) ポーラー符号化のための方法および装置
CN109391369B (zh) 编码器输入选择器
WO2008034289A1 (en) Bit mapping scheme for an ldpc coded 32apsk system
EP2186200A2 (en) Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
WO2008034286A1 (en) An interleaving scheme for an ldpc coded 16apsk system
CN105162552A (zh) 一种q-LDPC-LT级联喷泉码方案的Ka频段深空通信方法及系统
CN101091320B (zh) 用于通信信号的纠错的方法、装置和系统
CN102868482B (zh) 多级编码调制方法及装置
Wang et al. Adaptive puncturing method for dimming in visible light communication with polar codes
CN105959082B (zh) 基于多进制编码与高阶调制的联合编码调制方法、装置
CN113067676A (zh) 极化码高阶调制系统中一种新颖的比特映射方法
Abadi et al. Zero-error codes for multi-type molecular communication in random delay channel
İşcan et al. Probabilistically shaped multi-level coding with polar codes for fading channels
CN101150377A (zh) 用于低密度奇偶校验编码的32apsk系统的比特映射方案
JP5153588B2 (ja) 無線通信装置
CN104301069A (zh) 基于同余类交织映射序列的交织和解交织方法及装置
Li et al. New Upper Bounds on the Error Probability under ML Decoding for Spinal Codes and the Joint Transmission-Decoding System Design
WO2008034288A1 (en) Bit mapping scheme for an ldpc coded 16apsk system
US20110173509A1 (en) Bit mapping scheme for an ldpc coded 16apsk system
Caire et al. Coding schemes for the binary symmetric channel with known interference
KR20230141188A (ko) 두 개의 편이된 직교 진폭 변조 성상을 이용한 통신 방법 및 장치
CN101150552A (zh) 用于低密度奇偶校验编码的16apsk系统的比特映射方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20191229

CF01 Termination of patent right due to non-payment of annual fee