CN101079622A - T形网络扩阈型任意值通用门电路的构建方法及七值电路 - Google Patents

Abstract

本发明目的是公开一种T形网络扩阈型任意值通用门电路的构建方法及七值电路，设定任意值通用门电路为K值，K＝3，4，……；采用K－1＝K’个扩阈型NMOS管G_i，i＝1，2，3，……，K’，扩阈型NMOS管G_i的栅极经阈值扩展电路连接输入x；管G₁源极接地，其它管G₂～G_K’的源极都接引线g；采用K′－1个二极管D_i，i＝1，2，3，……，K′－1，D_i的负极和正极依次连接扩阈型NMOS管G_i的漏极和扩阈型NMOS管G_i+1的漏极；扩阈型NMOS管G_K’的漏极经过负载接电源V_DD，并在扩阈型NMOS管G_K’的漏极接出通用门输出。本发明可推广到任意K值触发器，以及相应的时序电路。本发明主要用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI，及其它数字IC技术领域。

Description

T形网络扩阈型任意值通用门电路的构建方法及七值电路

(一)技术领域

本发明属于数字集成电路技术领域，具体地说是一种T形网络扩阈型任意值通用门电路的构建方法，通用门包括非门、右移门、左移门和跟随器。

(二)技术背景

随着MOS集成电路技术的飞速发展，集成规模越来越大，集成度越来越高，VLSI(超大规模集成电路)出现一些不足，首先在VLSI基片上，布线却占用70％以上的硅片面积；在可编程逻辑器件(如FPGA和CPLD)中也需有大量可编程内部连线(包括可编程连接开关，如熔丝型开关、反熔丝型开关、浮栅编程元件等)，将各逻辑功能块或输入/输出连接起来，完成特定功能的电路，布线(包括编程连接开关)占了材料很大的成本。减少布线成本的比重成为十分重要的问题。对每根连线传输数字信息，二值信号是携带信息量最低的一种，而多值信号携带信息量大于二值信号，表明从信息传输方面看，采用多值信号可减少连线数。从信息存储方面看，采用多值信号可提高信息存储密度，特别是利用MOS管栅极电容存储信息，同一电容存储信息量多值比二值大。目前多值器件的研制已广泛开展，东芝与Sandisk公司通过70nm的CMOS技术和2bit/单元的多值技术相配合，在146mm²的芯片上实现了8Gbit的存储容量；三星开发的8Gbit产品采用63nm的CMOS技术和2bit/单元的多值技术；4值存储器的研制成功和商品化是多值研究的重要的一步，但需要控制或改变管的开关阈值V_tn，改变阈值方法是在半导体制造工艺中用多级离子注入技术，或控制浮游栅极存储的电子量等方法控制阈值。

现有技术和存在问题：

已有技术控制MOS管阈值的缺点：①控制阈值的幅度有限(因离子注入浓度是有限的)，开启分辨率低；而且工艺中控制阈值幅度常会改变MOS管的性能，例如阈值电压的降低回导致切断电流的剧增，阈值电压的调整对管的性能和稳定性有影响，稳定的V_tn非常重要。对多值记忆，注入浮游栅极的电子量是连续变化的，需极精细地控制，各门槛电压电平尚达不到准稳定状态。因此目前实用的电压型多值电路不大于4值电路，更多值电路应用较困难。②只能控制阈值的幅度，不能改变MOS管开启性质(如变≥t导通为＜t导通)，而多值逻辑门须有二种开启性质的MOS管，才能使组合电路结构最简，例如七值非门、七值右移门和七值跟随器的电路结构本应完全相同，只是阈值电压及其开启性质不同。然而目前只控制阈值幅度的工艺，使上述多值门结构差别很大，结构复杂，影响其实现。③需要增加离子注入额外的工序，且只能在半导体制造工艺中控制阈值，不但增加工艺复杂性，而且不能在半导体制造工艺后由用户来控制阈值，或阈值用户不可编程。

(三)发明内容

本发明目的是公开一种基于常规MOS管，用MOS管阈值扩展电路来扩展MOS管的阈值，扩展电路作用包括放大、缩小、改变开启性质和提高开启分辨率的T形网络扩阈型任意值通用门电路的构建方法及七值电路。

本发明的T形网络扩阈型任意值通用门电路的构建方法为：设定任意值通用门电路为K值，K＝3，4，……；采用K-1＝K′个扩阈型NMOS管G_i，i＝1，2，3，……，K′；扩阈型NMOS管G_i的栅极经阈值扩展电路连接输入x；扩阈型NMOS管G₁源极接地，其它管G₂～G_K’的源极都接引线g，采用K′-1个二极管D_i，i＝1，2，3，……，K′-1，二极管D_i的负极和正极依次连接扩阈型NMOS管G_i的漏极和扩阈型NMOS管G_i+1的漏极；扩阈型NMOS管G_K’的漏极经过负载接电源V_DD，并在扩阈型NMOS管G_K’的漏极接出通用门输出。

本发明产品还有这样一些构建方法的特征：

1、所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次取为＜K′-1.5，＜K′-2.5，＜K′-3.5，……，＜1.5，＜0.5，≥K′-0.5，引线g接地，通用门输出为右移门输出信号z；

2、所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次取为≥0.5，≥1.5，≥2.5，……、≥K′-2.5，≥K′-1.5，≥K′-0.5，引线g接地，通用门输出为非门输出信号y；

3、所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次取为＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜2.5，＜1.5，＜0.5，引线g接地，通用门输出为跟随器输出信号u；

4、所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次为≥0.5，＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜3.5，＜2.5，＜1.5，引线g接扩阈型NMOS管G₁漏极，通用门输出为左移门输出信号w。

本发明的七值电路为：所述的任意值通用门电路中任意值K＝7，包括6个扩阈型NMOS管G₁-G₆和5个二极管D₁-D₅，扩阈型NMOS管的栅极经阈值扩展电路连接输入x；扩阈型NMOS管G₁源极接地，其它扩阈型NMOS管G₂～G₆的源极都接引线g；二极管D₁的负极和正极分别接扩阈型NMOS管G₁的漏极和扩阈型NMOS管G₂的漏极，二极管D₂的负极和正极分别接扩阈型NMOS管G₂的漏极和扩阈型NMOS管G₃的漏极，二极管D₃的负极和正极分别接扩阈型NMOS管G₃的漏极和扩阈型NMOS管G₄的漏极，二极管D₄的负极和正极分别接扩阈型NMOS管G₄的漏极和扩阈型NMOS管G₅的漏极，二极管D₅的负极和正极分别接扩阈型NMOS管G₅的漏极和扩阈型NMOS管G₆的漏极；扩阈型NMOS管G₆的漏极经过负载接电源V_DD，并在扩阈型NMOS管G₆的漏极接出通用门输出。

本发明七值电路还有这样一些技术特征：

1、所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，≥5.5，引线g接地，通用门输出为右移门输出信号z；

2、所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为≥0.5，≥1.5，≥2.5，≥3.5，≥4.5，≥5.5，引线g接地，通用门输出为非门输出信号y；

3、所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，引线g接地，通用门输出为跟随器输出信号u；

4、所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为≥0.5，＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，引线g接扩阈型NMOS管G₁漏极，通用门输出为左移门输出信号w。

本发明中所述的负载可以为电阻或电流源I，二极管D_i可以为一般二极管或场效应二极管。本发明是基于MOS管阈值扩展电路实现的，第一种MOS管阈值扩展电路示如图1左虚框，它由阈值鉴别器和反相器二部分组成：阈值鉴别器包括NMOS管G₁₀、PMOS管G₁₁和电阻R₁₀；反相器包括PMOS管G₁₂和NMOS管G₁₃。该电路输出V_out0和V_out1分别接NMOS管G_T0和G_T1，使G_T0和G_T1的阈值扩展(放大、缩小、改变开启性质和提高开启分辨率)；图1右是接有阈值扩展电路的NMOS管G_T0和G_T1的符号(称为扩阈型NMOS管)。设V_DD≥V_D≥V_tn+|V_tp|，记V_extn1＝V_ref+V_tn+|V_tp|，V_ref为参考电压，NMOS和PMOS管阈值电压分别为V_tn＞0和V_tp＜0。管G₁₀和G₁₁的栅极对源极电位差分别为V_gs10和V_gs11，因为G₁₀和G₁₁的二源极相接，二漏极各自接V_DD和电阻R₁₀，仅当二栅压的差V_g10-V_g11≥V_tn+|V_tp|时，G₁₀和G₁₁才同时导通，否则同时截止。因V_g10＝V_x，V_g11＝V_ref，由此得出：①当V_g10-V_g11＝V_x-V_ref≥V_tn+|V_tp|，即输入电压V_x≥V_extn1时，G₁₀和G₁₁导通，电阻R₁₀上电压V_out1为高电平V_OH，使G_T1导通；V_out1经反相器反相后，产生输出V_out0＝0伏，使G_T0截止。②当V_x＜V_extn1时，G₁₀和G₁₁截止，V_out1为0伏，使G_T1截止；V_out0＝V_D，使G_T0导通。由此表明，经阈值扩展电路后，使G_T1和G_T0各自变成V_x≥V_extn1和V_x＜V_extn1时导通，表明G_T1和G_T0的阈值电压大小扩展为V_extn1，开启性质前者不变，后者改变；MOS管阈值扩展电路的放大作用提高了开启分辨率。有二类表示方法：①扩展阈值电压表示法。如上述≥V_extn1和＜V_extn1，单位为伏；②归一化扩展阈值表示法。先计算V_extn1的归一化阈值t＝V_extn1/Δ(t是比值，阶梯电压Δ＝V_K’/K′，对K值电路，最高逻辑值K′＝K-1，最高逻辑电平V_K’接近V_DD)；在图1右扩阈型NMOS管G_T1和G_T0旁分别标记它的归一化扩展阈值为≥t(输入逻辑值x≥t时导通)和＜t(x＜t时导通)。

将图1中的V_x和V_ref互换，V_out0和V_out1互换，G_T0和G_T1互换，则得出第二种MOS管阈值扩展电路图2，记V_extn2＝V_ref-V_tn-|V_tp|。同上法得出：①当V_ref-V_x≥V_tn+|V_tp|，即V_x≤V_extn2时，V_out0＝V_OH，使G_T0导通；V_out1＝0伏，使G_T1截止。②当V_x＜V_extn2时，V_out0＝0伏，使G_T0截止；V_out1＝V_D，使G_T1导通。与前述相同，G_T1和G_T0分别变成V_x≥V_extn2和V_x＜V_extn2时导通。计算t＝V_extn2/Δ，在图2右G_T1和G_T0旁分别≥t和＜t。

二种MOS管阈值扩展电路可联合使用，并根据实际需要可部分或全部省去其中的反相器。采用MOS管阈值扩展电路可实现T形网络扩阈型任意K值(如七值门)电路，包括K值非门、右移门、跟随器和左移门(如七值非门、右移门、跟随器和左移门)，其中K值非门、右移门、跟随器(如七值非门、右移门、跟随器)的完全相同，左移门结构几乎全同(只改一连线)，电路结构简单，容易转换。然而现有多值电路中右移门，非门，跟随器和左移门电路结构差别非常大，并且电压型MOS或BiCMOS多值电路不能到达七值。

阈值扩展电路可根据具体情况共用，按实际需要还可部分或全部省去其中的反相器。对七值非门、七值右移门、七值左移门和七值跟随器图3～6进行Pspice计算机模拟，得出模拟波形示如图20，图20从上到下依次为a，x，y，z，w，u共6个波形；七值信号x(第2个小图)同时输到七值非门、七值右移门、七值左移门和七值跟随器的输入，它们的输出依次为y，z，w，u，波形分别为第3，4，5，6小图，由该4个小图看出：y、z、w和u分别满足七值非门、七值右移门、七值左移门和七值跟随器的要求。还看出七值跟随器的作用：①整形作用，最上第1小图的正弦信号a输送到一个前置七值跟随器，由它一次整形，就输出七值信号x(第2个小图)，表明因阈值扩展电路有放大作用，提高了开启分辨率，只需较小的输入电压增量ΔV_x，就使管由截止到导通(或反之)。②驱动作用，即增加扇出系数。实际七值信号的6级阶梯信号并不是理想的等阶梯，但要求各门输出的每级阶梯信号相对偏移很小。

根据图20的波形测出x，y，z，w，u的各级逻辑电平为：①0电平依次为0.019伏，0.004伏，0.004伏，0.020伏，0.019伏；②1电平依次为0.91伏，0.906伏，0.92伏，0.92伏，0.91伏；③2电平依次为1.928伏，1.928伏，1.93伏，1.943伏，1.928伏；④3电平依次为3.025伏，3.025伏，3.021伏，3.035伏，3.025伏；⑤4电平依次为4.158伏，4.158伏，4.158伏，4.165伏，4.158伏；⑥5电平依次为5.31伏，5.31伏，5.31伏，5.31伏，5.302伏；⑦6电平依次为6.94伏，6.936伏，6.935伏，7.2伏，6.94伏；各级逻辑电平相对偏移很小(其中可取≥6.5伏为6电平)。

MOS管阈值扩展电路图1和2所用的参考电压V_ref可选为1.9伏，3.1伏，4.1伏(取自一组串联二极管，导通电流小，约为1μA)，输出V_out0和V_out1的Pspice计算机模拟分别示如图16和17，图16中V(a-55)，V(a-45)，V(a-35)，V(a-25)，V(a-15)，V(a-05)对应6个V_out0，所扩展阈值的依次为＜5.9伏，＜4.75伏，＜3.45伏，＜2.5伏，＜1.5伏，＜0.55伏。图17中V(ap55)，V(ap45)，V(ap35)，V(ap25)，V(ap15)，V(ap05)对应6个V_out1，所扩展阈值的依次为≥6.05伏，≥4.8伏，≥3.5伏，≥2.7伏，≥1.6伏，≥0.6伏。上述扩展阈值的绝对值都在6对相邻逻辑电平之间(可调节V_ref，使接近相邻逻辑电平中点)。

(四)附图说明

图1为本发明第一种MOS管阈值扩展电路和符号图；

图2为本发明第二种MOS管阈值扩展电路和符号图；

图3为本发明第一种T形网络扩阈型七值非门电路图；

图4为本发明T形网络扩阈型七值右移门电路图；

图5为本发明T形网络扩阈型七值左移门电路图；

图6为本发明T形网络扩阈型七值跟随器电路图；

图7为已有第一种多输出精密镜像电流源电路图和符号图；

图8为已有第二种多输出精密镜像电流源电路图和符号图；

图9为本发明第三种MOS管阈值扩展电路和符号图；

图10为本发明第二种T形网络扩阈型七值非门电路图；

图11为本发明第一种T形网络扩阈型任意值非门电路图；

图12为本发明T形网络扩阈型任意值右移门电路图；

图13为本发明T形网络扩阈型任意值左移门电路图；

图14为本发明T形网络扩阈型任意值跟随器电路图；

图15为本发明第二种T形网络扩阈型任意值非门电路图；

图16为本发明阈值扩展电路图1和图2的计算机模拟波形图之一；

图17为本发明阈值扩展电路图1和图2的计算机模拟波形图之二；

图18为本发明阈值扩展电路图1和图2中用电流源I₁₀代替电阻R₁₀后的计算机模拟波形图之一；

图19为本发明阈值扩展电路图1和图2中用电流源I₁₀代替电阻R₁₀后的计算机模拟波形图之二；

图20为本发明T形网络扩阈型七值门电路图3、4、5和6的计算机模拟波形图之一；

图21为本发明T形网络扩阈型七值门电路图3、4、5和6中用电流源I代替电阻R0后的计算机模拟波形图之二。

(五)具体实施方式

下面结合附图合具体实施例对本发明作进一步的说明：

实施例1：T形网络扩阈型七值非门电路

结合图3，本实施例采用6个扩阈型NMOS管G_i(i＝1，2，3，4，5，6)，它们的栅极经阈值扩展电路接输入x；管G₁源极接地，其它管G₂～G₆的源极都接引线g，g有二连接方式：g接地和g接管G₁漏极，七值非门选取g接地；采用5个二极管D_i(i＝1，2，3，4，5)，二极管D_i的负极和正极依次接扩阈型NMOS管G_i的漏极和扩阈型NMOS管G_i+1的漏极；扩阈型NMOS管G₆的漏极经过负载接电源V_DD，并在扩阈型NMOS管G₆的漏极形成七值非门输出y。七值非门的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为≥0.5，≥1.5，≥2.5，≥3.5，≥4.5，≥5.5。

七值非门要求：当输入x为6、5、4、3、2、1、0时，输出y依次为0、1、2、3、4、5、6。图3扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次为≥0.5，≥1.5，≥2.5，≥3.5，≥4.5，≥5.5，g接地；图3满足非门要求：①当x＝6时，则x≥5.5，G₆导通，输出y＝0(V_y＝0Δ)；②当x＝5时，则x≥4.5，G₆截止，G₅和D₅导通，输出y＝1(V_y＝1Δ)；③当x＝4时，则x≥3.5，G₅、G₆截止，G₄和D₄、D₅导通，输出y＝2(V_y＝2Δ)；④当x＝3时，则x≥2.5，G₄～G₆截止，G₃和D₃～D₅导通，输出y＝3(V_y＝3Δ)；⑤当x＝2时，则x≥1.5，G₃～G₆截止，G₂和D₂～D₅导通，输出y＝4(V_y＝4Δ)；⑥当x＝1时，则x≥0.5，G₂～G₆截止，G₁和D₁～G₅导通，输出y＝5(V_y＝5Δ)；⑦当x＝0时，则G₁～G₆都不满足导通条件，G₁～G₆全都截止，输出y＝6(V_y近6Δ，选V_DD近6Δ)。

实施例2：T形网络扩阈型七值右移门电路

图4和图3结构相同，七值右移门图4中G₁～G₆的的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，≥5.5。

七值右移门要求：当输入x为6、0、1、2、3、4、5时，右移门输出z依次为0、1、2、3、4、5、6。图4扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次为＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，≥5.5。图4满足右移门要求(①～⑦的各管状态和非门图3完全相同)：①当x＝6时，则x≥5.5，G₆导通，输出z＝0。②当x＝0时，则x＜0.5，G₆截止，G₅和D₅导通，输出z＝1；③当x＝1时，则x＜1.5，G₅、G₆截止，G₄和D₄、D₅导通，输出z＝2；④当x＝2时，则x＜2.5，G₄～G₆截止，G₃和D₃～D₅导通，输出z＝3；⑤当x＝3时，则x＜3.5，G₃～G₆截止，G₂和D₂～D₅导通，输出z＝4；⑥当x＝4时，则x＜4.5，G₂～G₆截止，G₁和D₁～G₅导通，输出z＝5；⑦当x＝5时，则G₁～G₆都不满足导通条件，G₁～G₆全都截止，输出z＝6

实施例3：T形网络扩阈型七值跟随器电路

图6和图3结构相同，七值跟随器图6中G₁～G₆的的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，＜0.5。

七值跟随器要求：当输入x为0、1、2、3、4、5、6时，输出u仍依次为0、1、2、3、4、5、6。图6扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，g接地；图6满足跟随器要求(①～⑦的各管状态和非门图3也是完全相同)：①当x＝0时，则x＜0.5，G₆导通，输出u＝0；②当x＝1时，则x＜1.5，G₆截止，G₅和D₅导通，输出u＝1；③当x＝2时，则x＜2.5，G₅、G₆截止，G₄和D₄、D₅导通，输出u＝2；④当x＝3时，则x＜3.5，G₄～G₆截止，G₃和D₃～D₅导通，输出u＝3；⑤当x＝4时，则x＜4.5，G₃～G₆截止，G₂和D₂～D₅导通，输出u＝4；⑥当x＝5时，则x＜5.5，G₂～G₆截止，G₁和D₁～G₅导通，输出u＝5；⑦当x＝6时，则G₁～G₆都不满足导通条件，G₁～G₆全都截止，输出u＝6。

实施例4：T形网络扩阈型七值左移电路

结合图5(除g接管G₁漏极外，图5和图3相同)，七值左移门图5中G₁～G₆的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为≥0.5，＜5.5，＜4.5，＜3.5，＜2.5，＜1.5。

七值左移门要求：当输入x为1、2、3、4、5、6、0时，输出w依次为0、1、2、3、4、5、6。图5扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3，4，5，6顺序依次取为≥0.5，＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，g接管G₁的漏极；图5满足左移门要求：①当x＝1时，则x＜1.5，x≥0.5，G₆、G₁导通，输出w＝0；②当x＝2时，则x＜2.5，x≥0.5，G₆截止，G₅、G₁和D₅导通，输出w＝1；③当x＝3时，则x＜3.5，x≥0.5，G₅、G₆截止，G₄、G₁和D₄、D₅导通，输出w＝2；④当x＝4时，则x＜4.5，x≥0.5，G₄～G₆截止，G₃、G₁和D₃～D₅导通，输出w＝3；⑤当x＝5时，则x＜5.5，x≥0.5，G₃～G₆截止，G₂、G₁和D₂～D₅导通，输出w＝4；⑥当x＝6时，则x≥0.5，G₂～G₆截止，G₁和D₁～D₅导通，输出w＝5。⑦当x＝0时，则不满足x≥0.5，G₁截止，输出w＝6。

上述图3～6具体说明如下：

图3～6的输入都是x，它们的阈值扩展电路可共用(按阈值扩展大小和性质)。对图3～6进行Pspice计算机模拟，得出模拟波形示如图20，图20从上到下依次为a，x，y，z，w，u共6个波形，最上第1小图是正弦信号a，先将a输送到一个前置七值跟随器的输入，由它的输出形成七值信号x，波形示如第2个小图。再将x同时输送到七值非门、七值右移门、七值左移门和七值跟随器，该4个门的输出依次为y，z，w，u，分别示如第3，第4，第5，第6小图，由该4个小图看出：y、z、w和u各自满足七值非门、七值右移门、七值左移门和七值跟随器的要求。还可看出七值跟随器的作用：①整形作用，如将正弦信号a(非七值信号)一次整形为七值信号x，开启分辨率提高。②驱动作用，即增加扇出系数。实际七值信号有6级阶梯，并不是理想的等阶梯，但要求各门输出的每级阶梯信号相对偏移很小。

根据图20的波形测出x，y，z，w，u的各级逻辑电平为：①0电平依次为0.019伏，0.004伏，0.004伏，0.020伏，0.019伏；②1电平依次为0.91伏，0.906伏，0.92伏，0.92伏，0.91伏；③2电平依次为1.928伏，1.928伏，1.93伏，1.943伏，1.928伏；④3电平依次为3.025伏，3.025伏，3.021伏，3.035伏，3.025伏；⑤4电平依次为4.158伏，4.158伏，4.158伏，4.165伏，4.158伏；⑥5电平依次为5.31伏，5.31伏，5.31伏，5.31伏，5.302伏；⑦6电平依次为6.94伏，6.936伏，6.935伏，7.2伏，6.94伏；各级逻辑电平相对偏移很小(其中可取≥6.5伏为6电平)。

接有电流源I的七值右移门、七值左移门、七值跟随器的Pspice计算机模拟波形示如图21，从上到下依次为a，x，y，z，w，u共6个波形，显然图21和图20类似。由图21得出：y、z、w和u满足七值非门、七值右移门、七值左移门和七值跟随器的要求。

根据图21中的波形测出x，y，z，w，u的各级逻辑电平为：①0电平依次为0.019伏，0.004伏，0.004伏，0.019伏，0.019伏；②1电平依次为0.91伏，0.905伏，0.92伏，0.92伏，0.91伏；③2电平依次为1.952伏，1.952伏，1.955伏，1.972伏，1.952伏；④3电平依次为3.16伏，3.16伏，3.10伏，3.12伏，3.16伏；⑤4电平依次为4.33伏，4.33伏，4.33伏，4.34伏，4.33伏；⑥5电平依次为5.61伏，5.63伏，5.62伏，5.607伏，5.61伏；⑦6电平依次为7.125伏，7.125伏，7.125伏，7.125伏，7.125伏；每级逻辑电平相对偏移都很小。

实施例5：T形网络扩阈型任意值通用门电路(包括任意值值非门、任意值值右移门、任意值值跟随器和任意值值左移门，有相同的电路结构)

T形网络扩阈型通用门电路电构如下：设定任意值为K值，K＝3，4，……；采用K-1＝K′个扩阈型NMOS管G_i，i＝1，2，3，……，K′；扩阈型NMOS管G_i的栅极经阈值扩展电路连接输入x；管G₁源极接地，其它管G₂～G_K’的源极都接引线g，g有二连接方式：g接地和g接管G₁漏极；采用K′-1个二极管D_i，i＝1，2，3，……，K′-1，D_i的负极和正极依次连接扩阈型NMOS管G_i的漏极和扩阈型NMOS管G_i+1的漏极；扩阈型NMOS管G_K’的漏极经过负载接电源V_DD，并在扩阈型NMOS管G_K’的漏极形成任意值通用门输出；

结合图11，K值非门的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次取为≥0.5，≥1.5，≥2.5，……、≥K′-2.5，≥K′-1.5，≥K′-0.5，g接地，通用门输出为非门输出y；

结合图12，K值右移门的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次取为＜K′-1.5，＜K′-2.5，＜K′-3.5，……，＜1.5，＜0.5，≥K′-0.5，g接地，通用门输出为右移门输出z；

结合图14，K值跟随器的扩阈型NMOS管G_i的归一化扩展阈值按i-1，2，3……，K′-1，K’顺序依次取为＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜2.5，＜1.5，＜0.5，g接地，通用门输出为跟随器输出u；

结合图13，K值左移门的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3……，K′-1，K’顺序依次为≥0.5，＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜3.5，＜2.5，＜1.5，g接管G₁漏极，通用门输出为左移门输出w。

本实施例的具体的和详细的内容说明如下：

(1)K值右移门要求：当输入x为K’、0、1、2、……K′-3、K′-2、K′-1时，右移门输出z依次为0、1、2、3、……K′-2、K′-1、K′。图12扩阈型NMOS管G_i的归一化扩展阈值按顺序依次为＜K′-1.5，＜K′-2.5，＜K′-3.5，……，＜1.5，＜0.5，≥K′-0.5，g接地，图12满足右移门要求：①当x＝K′时，则x≥K′-0.5，G_K’导通，输出z＝0(V_Z＝0Δ)；②当x＝0时，则x＜0.5，G_K’截止，G_K’-1和D_K’-1导通，输出z＝1(V_Z近1Δ)；③当x＝1时，则x＜1.5，G_K’-1、G_K’截止，G_K’-2和D_K’-2、D_K’-1导通，输出z＝2(V_Z近2Δ)；④当x＝2时，则x＜2.5，G_K’-2～G_K’截止，G_K’-3和D_K’-3～D_K’-1导通，输出z＝3(V_Z近3Δ)；……⑤当x＝K′-4时，则x＜K′-3.5，G₄～G_K’截止，G₃和D₃～D_K’-1导通，输出z＝K′-3(V_Z近(K′-3)Δ)；⑥当x＝K′-3时，则x＜K′-2.5，G₃～G_K’截止，G₂和D₂～D_K’-1导通，输出z＝K′-2(V_y近(K′-2)Δ)；⑦当x＝K′-2时，则x＜K′-1.5，G₂～G_K’截止，G₁和D₁～D_K’-1导通，输出z＝K′-1(V_Z近(K′-1)Δ)；⑧当x＝K′-1时，则G₁～G_K’不满足导通条件，G₁～G_K’全都截止，输出z＝K′(V_Z近K′Δ，选V_DD近K′Δ)。

(2)K值非门要求：当输入x为K′、K′-1、K′-2、K′-3、……3、2、1、0时，非门输出y依次为0、1、2、3、……K′-3、K′-2、K′-1、K′。图11管G_i的归一化扩展阈值按顺序依次为≥0.5，≥1.5，≥2.5，……、≥K′-2.5，≥K′-1.5，≥K′-0.5，g接地，图11满足非门要求：①当x＝K′时，则x≥K′-0.5，G_K’导通，输出y＝0；②当x＝K′-1时，则x≥K′-1.5，G_K’截止，G_K’-1和D_K’-1导通，输出y＝1；③当x＝K′-2时，则x≥K′-2.5，G_K’-1、G_K’截止，G_K’-2和D_K’-2、D_K’-1导通，输出y＝2；④当x＝K′-3时，则x≥K′-3.5，G_K’-2～G_K’截止，G_K’-3和D_K’-3～D_K’-1导通，输出y＝3；……⑤当x＝3时，则x≥2.5，G₄～G_K’截止，G₃和D₃～D_K’-1导通，输出y＝K′-3；⑥当x＝2时，则x≥1.5，G₃～G_K’截止，G₂和D₂～D_K’-1导通，输出y＝K′-2；⑦当x＝1时，则x≥0.5，G₂～G_K’截止，G₁和D₁～G_K’-1导通，输出y＝K′-1；⑧当x＝0时，则G₁～G_K’不满足导通条件，G₁～G_K’全都截止，输出y＝K′。

(3)K值跟随器要求：当输入x为0、1、2、3、……K′-3、K′-2、K′-1、K′时，跟随器输出y依次为0、1、2、3、……K′-3、K′-2、K′-1、K′。图14管G_i的归一化扩展阈值按顺序依次为＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜2.5，＜1.5，＜0.5，g接地，图14满足跟随器要求：①当x＝0时，则x＜0.5，G_K’导通，输出u＝0；②当x＝1时，则x＜1.5，G_K’截止，G_K’-1和D_K’-1导通，输出u＝1；③当x＝2时，则x＜2.5，G_K’、G_K’-1截止，G_K’-2和D_K’-2、D_K’-1导通，输出u＝2；④当x＝3时，则x＜3.5，G_K’-2～G_K’截止，G_K’-3和D_K’-3～D_K’-1导通，输出u＝3；……⑤当x＝K′-3时，则x＜K′-2.5，G₄～G_K’截止，G₃和D₃～D_K’-1导通，输出u＝K′-3；⑥当x＝K′-2时，则x＜K′-1.5，G₃～G_K’截止，G₂和D₂～D_K’-1导通，输出y＝K′-2；⑦当x＝K′-1时，则x＜K′-0.5，G₂～G_K’截止，G₁和D₁～D_K’-1导通，输出u＝K′-1；⑧当x＝K′时，则G₁～G_K’不满足导通条件，G₁～G_K’全都截止，输出u＝K′。

(4)K值左移门要求：当输入x为1、2、3、4、……K′-2、K′-1、K′、0时，左移门输出w依次为0、1、2、3、……K′-3、K′-2、K′-1、K′。图13管G_i的归一化扩展阈值按顺序依次为≥0.5，＜K′-0.5，＜K′-1.5，＜K′-2.5，……，＜3.5，＜2.5，＜1.5，g接管G₁的漏极，图13满足左移门要求：①当x＝1时，则x＜1.5，x≥0.5，G_K’和G₁导通，输出w＝0；②当x＝2时，则x＜2.5，x≥0.5，G_K’截止，G_K’-1、G₁和D_K’-1导通，输出w＝1；③当x＝3时，则x＜3.5，x≥0.5，G_K’、G_K’-1截止，G_K’-2、G₁和D_K’-2、D_K’-1导通，输出w＝2；④当x＝4时，则x＜4.5，x≥0.5，G_K’-2～G_K’截止，G_K’-3、G₁和D_K’-3～D_K’-1导通，输出w＝3；……⑤当x＝K′-2时，则x＜K′-1.5，x≥0.5，G₄～G_K’截止，G₃、G₁和D₃～D_K’-1导通，输出w＝K′-3；⑥当x＝K′-1时，则x＜K′-0.5，x≥0.5，G₃～G_K’截止，G₂、G₁和D₂～D_K’-1导通，输出w＝K′-2；⑦当x＝K′时，则x≥0.5，G₂～G_K’截止，G₁和D₁～D_K’-1导通，输出w＝K′-1；⑧当x＝0时，则不满足x≥0.5，G₁截止，输出w＝K′。K值门电路验证方法和前述七值门电路类似，可用数学上的归纳法证明满足：y是x的非，z是x的右移，u是x的跟随，w是x的左移。本发明可推广到七值、任意K值触发器和时序电路。

实施例6：接有电流源I₁₀的阈值扩展电路

图7是常用的接V_DD的多输出精密镜像电流源，将图3中‘接V_DD的电阻R’用‘接V_DD的电流源I’代替，得出接有电流源I的七值非门电路图10。按同样方法，将图4、图5、图6中‘接V_DD的电阻R’依次用‘接V_DD的电流源I’代替，各自得出接有电流源I的七值右移门、七值左移门、七值跟随器。图8是另一种常用的接地的多输出精密镜像电流源，将图1中‘接地的电阻R₁₀’用‘接地的电流源I₁₀’代替，得出接有电流源I₁₀的阈值扩展电路图9。图2可作上述同样代替。

接有电流源I的七值右移门、七值左移门、七值跟随器的Pspice计算机模拟波形示如图21，从上到下依次为a，x，y，z，w，u共6个波形，显然图21和图20类似。图21表明：y、z、w、u各自满足七值非门、七值右移门、七值左移门和七值跟随器的要求。

根据图21中的波形测出x，y，z，w，u的各级逻辑电平为：①0电平依次为0.019伏，0.004伏，0.004伏，0.019伏，0.019伏；②1电平依次为0.91伏，0.905伏，0.92伏，0.92伏，0.91伏；③2电平依次为1.952伏，1.952伏，1.955伏，1.972伏，1.952伏；④3电平依次为3.16伏，3.16伏，3.10伏，3.12伏，3.16伏；⑤4电平依次为4.33伏，4.33伏，4.33伏，4.34伏，4.33伏；⑥5电平依次为5.61伏，5.63伏，5.62伏，5.607伏，5.61伏；⑦6电平依次为7.125伏，7.125伏，7.125伏，7.125伏，7.125伏；每级逻辑电平相对偏移都很小。

在图1和图2中用电流源I₁₀代替电阻R₁₀，代替后电路的V_out0和V_out1的Pspice计算机模拟分别示如图18和19，图18中V(a-55)，V(a-45)，V(a-35)，V(a-25)，V(a-15)，V(a-05)对应6个V_out0，扩展阈值的依次为＜6.05伏，＜4.8伏，＜3.6伏，＜2.4伏，＜1.4伏，＜0.45伏。图19中V(ap55)，V(ap45)，V(ap35)，V(ap25)，V(ap15)，V(ap05)对应6个V_out1，所扩展阈值的依次为≥6.1伏，≥4.9伏，≥3.6伏，≥2.5伏，≥1.45伏，≥0.4伏。

Claims (10)

1、一种T形网络扩阈型任意值通用门电路的构建方法，其特征在于：设定任意值通用门电路为K值，K＝3，4，......；采用K-1＝K′个扩阈型NMOS管G_i，i＝1，2，3，......，K′，扩阈型NMOS管G_i的栅极经阈值扩展电路连接输入x；管G₁源极接地，其它管G₂～G_K，的源极都接引线g；采用K′-1个二极管D_i，i＝1，2，3，......，K′-1，D_i的负极和正极依次连接扩阈型NMOS管G_i的漏极和扩阈型NMOS管G_i+1的漏极；扩阈型NMOS管G_K’的漏极经过负载接电源V_DD，并在扩阈型NMOS管G_K’的漏极接出通用门输出。

2、根据权利要求1所述的一种T形网络扩阈型任意值通用门电路的构建方法，其特征在于：所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3......，K′-1，K′顺序依次取为＜K′-1.5，＜K′-2.5，＜K′-3.5，......，＜1.5，＜0.5，≥K′-0.5，引线g接地，通用门输出为右移门输出信号z。

3、根据权利要求1所述的一种T形网络扩阈型任意值通用门电路的构建方法，其特征在于：所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3......，K′-1，K′顺序依次取为≥0.5，≥1.5，≥2.5，......、≥K′-2.5，≥K′-1.5，≥K′-0.5，引线g接地，通用门输出为非门输出信号y。

4、根据权利要求1所述的一种T形网络扩阈型任意值通用门电路的构建方法，其特征在于：所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3......，K′-1，K′顺序依次取为＜K′-0.5，＜K′-1.5，＜K′-2.5，......，＜2.5，＜1.5，＜0.5，引线g接地，通用门输出为跟随器输出信号u。

5、根据权利要求1所述的一种T形网络扩阈型任意值通用门电路的构建方法，其特征在于：所述的扩阈型NMOS管G_i的归一化扩展阈值按i＝1，2，3......，K′-1，K′顺序依次为≥0.5，＜K′-0.5，＜K′-1.5，＜K′-2.5，......，＜3.5，＜2.5，＜1.5，引线g接管G₁的漏极，通用门输出为左移门输出信号w。

6、一种T形网络扩阈型七值通用门电路，其特征在于：所述的通用门电路中任意值K＝7，包括6个扩阈型NMOS管G₁-G₆和5个二极管D₁-D₅，扩阈型NMOS管的栅极经阈值扩展电路连接输入x；扩阈型NMOS管G₁源极接地，其它扩阈型NMOS管G₂～G₆的源极都接引线g；二极管D₁的负极和正极分别接扩阈型NMOS管G₁的漏极和扩阈型NMOS管G₂的漏极，二极管D₂的负极和正极分别接扩阈型NMOS管G₂的漏极和扩阈型NMOS管G₃的漏极，二极管D₃的负极和正极分别接扩阈型NMOS管G₃的漏极和扩阈型NMOS管G₄的漏极，二极管D₄的负极和正极分别接扩阈型NMOS管G₄的漏极和扩阈型NMOS管G₅的漏极，二极管D₅的负极和正极分别接扩阈型NMOS管G₅的漏极和扩阈型NMOS管G₆的漏极；扩阈型NMOS管G₆的漏极经过负载接电源V_DD，并在扩阈型NMOS管G₆的漏极接出通用门输出。

7、根据权利要求6所述的一种T形网络扩阈型七值通用门电路，其特征在于：所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，≥5.5，引线g接地，通用门输出为右移门输出信号z。

8、根据权利要求6所述的一种T形网络扩阈型七值通用门电路，其特征在于：所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次为≥0.5，≥1.5，≥2.5，≥3.5，≥4.5，≥5.5，引线g接地，通用门输出为非门输出信号y。

9、根据权利要求6所述的一种T形网络扩阈型七值通用门电路，其特征在于：所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，＜0.5，引线g接地，通用门输出为跟随器输出信号u。

10、根据权利要求6所述的一种T形网络扩阈型七值通用门电路，其特征在于：所述的扩阈型NMOS管G₁-G₆的归一化扩展阈值按顺序依次取为≥0.5，＜5.5，＜4.5，＜3.5，＜2.5，＜1.5，引线g接扩阈型NMOS管G₁的漏极，通用门输出为左移门输出信号w。

Images