CN101061531A - 图象处理装置 - Google Patents

Abstract

一种图象处理装置(10)具备第1总线(B1)及第2总线(B2)。用于编制HDTV的YUV图象数据的一系列处理用第1总线(B1)及第1 SDRAM(32)进行。另外，用于编制LCD监视器(66)的YUC图象数据的一系列处理用第3总线(B3)及第2 SDRAM(54)进行。这里，HDTV的YUV图象数据的清晰度比LCD监视器(66)的YUC图象数据的清晰度高。也就是说，在高清晰度的运动图象数据的处理中，利用第1总线(B1)及第1 SDRAM(32)，在低清晰度的运动图象数据的处理中，利用第3总线(B3)及第2 SDRAM(54)。

Description

图象处理装置

技术领域

本发明涉及图象处理装置，特别涉及例如适用于摄象机的在监视器上显示被拍摄区域的运动图象的图象处理装置。

背景技术

专利文献1(JP特开2002-247517号公报)公开了现有技术的这种装置的一个例子。该现有技术，根据拍摄的被拍摄体的运动图象数据，编制合成图象信号，将编制的合成图象信号向监视器输出。其结果，就在监视器画面上显示被拍摄区域的实时运动图象。

可是，在现有技术中，显示图象的监视器是一个。因此，现有技术只能设想编制与一个形式对应的合成图象信号。就是说，对于HDTV图象及NTSC图象那样的与多种形式对应的处理，在现有技术中没有谈及。

发明内容

因此，本发明的主要目的，在于提供新型的图象处理装置。

本发明的另一个目的在于，提供能够不引起故障地实行适合多种形式的处理的图象处理装置。

按照本发明之1的发明的图象处理装置，具备下述部件：取得单元，该取得单元取得应该通过第1总线写入第1存储器的第1运动图象数据；第1处理单元，该第1处理单元对通过第1总线从第1存储器读出的第1运动图象数据实施第1处理，编制应该通过第1总线写入第1存储器的第2运动图象数据；第1输出单元，该第1输出单元对通过第1总线从第1存储器读出的第2运动图象数据实施面向第1监视器的输出处理；降低单元，该降低单元使通过第1总线从第1存储器读出的第2运动图象数据的清晰度降低，编制应该通过第2总线写入第2存储器的第3运动图象数据；第2输出单元，该第2输出单元对通过第2总线从第2存储器读出的第3运动图象数据实施面向第2监视器的输出处理。

第1运动图象数据，被取得单元取得，通过第1总线，写入第1存储器。被第1存储器存放的第1运动图象数据，被通过第1总线读出，被第1处理单元实施第1处理。经过第1处理后编制的第2运动图象数据，通过第1总线写入第1存储器。被第1存储器存放的第2运动图象数据，被通过第1总线读出，被第1处理单元实施面向第1监视器的输出处理。其结果，对应的运动图象，就被第1监视器的画面显示。

降低单元使通过第1总线从第1存储器读出的第2运动图象数据的清晰度降低。这样编制的第3运动图象数据，通过第2总线，写入第2存储器。被第2存储器存放的第3运动图象数据，被通过第2总线读出，被第2处理单元实施面向第2监视器的输出处理。其结果，对应的运动图象，就被第2监视器的画面显示。

这样，为了编制面向第1监视器而输出的第2运动图象数据所进行的一系列的处理，可以使用第1总线及第1存储器实行。另外，为了编制面向第2监视器而输出的第3运动图象数据所进行的一系列的处理，可以使用第2总线及第2存储器实行。在这里，第2运动图象数据的清晰度比第3运动图象数据的清晰度高。就是说，在高清晰度的运动图象数据的处理那样的高速处理中，利用第1总线及第1存储器；在低清晰度的运动图象数据的处理那样的低速处理中，利用第2总线及第2存储器。其结果，能够不引起故障地实行适合多种形式的处理。

按照本发明之2的发明的图象处理装置，从属于本发明之1，第1运动图象数据，是多种颜色中的某一个，被分配给各象素的数据；第1处理，包含将多种颜色中的每一个，分配给各象素的颜色处理。第1运动图象数据被暂时存入第1存储器，对于第1运动图象数据的取得样态，确保柔软性(多适应性)。

按照本发明之3的发明的图象处理装置，从属于本发明之1，第2运动图象数据，具有与第1纵横比对应的第1清晰度；第3运动图象数据，具有与第2纵横比对应的第2清晰度。

按照本发明之4的发明的图象处理装置，从属于本发明之3，第1纵横比是16∶9，第2纵横比是4∶3。这时，根据第2运动图象数据的运动图象，能够在HDTV(High Definition TV)上显示；根据第3运动图象数据的运动图象，能够在NTSC方式、PAL方式或SECAM方式的TV上显示。

按照本发明之5的发明的图象处理装置，从属于本发明之1，第2运动图象数据及第3运动图象数据，具有互相相同的帧速率。这样，能够在第1监视器及第2监视器每一个上，显示具有同等的圆滑度的运动图象。

按照本发明之6的发明的图象处理装置，从属于本发明之1，取得单元，包含周期性地拍摄被拍摄区域的摄影单元。这样，能够实现编制适合多种形式的运动图象数据的摄象机。

按照本发明之7的发明的图象处理装置，从属于本发明之6，摄影单元，具有形成多个部分摄象区域的摄象面及分别分配给多个部分摄象区域的多个输出路径；取得单元，还进而还包含编制单元，该编制单元根据所述多个输出路径输出的电荷，编制所述第1运动图象数据。这样，可以获得清晰度及帧速率都得到提高的第1运动图象数据。

按照本发明之8的发明的图象处理装置，从属于本发明之1，进而具备第1压缩单元，该第1压缩单元将通过第1总线从第1存储器读出的第2运动图象数据的数据量压缩，编制应该通过第1总线写入第1存储器的第4运动图象数据。压缩前的第2运动图象数据及压缩后的第4运动图象数据，都使用共同的第1总线传输，从而能够实现高速的压缩处理。

按照本发明之9的发明的图象处理装置，从属于本发明之8，第1压缩单元，在进行第1规定操作时，实行压缩处理。

按照本发明之10的发明的图象处理装置，从属于本发明之8，还具备下述部件：第1写入单元，该第1写入单元将通过第1总线从第1存储器读出的第4运动图象数据，通过第2总线写入第2存储器；及运动图象记录单元，该运动图象记录单元将通过第2总线从第2存储器读出的第4运动图象数据，记录到记录介质中。

按照本发明之11的发明的图象处理装置，从属于本发明之1，还具备第2处理单元，该第2处理单元对形成第1运动图象数据的一帧的第1静止图象数据，实施第2处理，编制应该通过第2总线写入第2存储器的第2静止图象数据。第1静止图象数据，被从第1总线传输的第1运动图象数据中抽出，经过第2处理后，变换成第2静止图象数据。变换成的第2静止图象数据，通过第2总线写入第2存储器。在不出现帧速率的问题的静止图象数据的处理(低速处理)中，利用第2总线及第2存储器，从而能够避免处理的故障。

按照本发明之12的发明的图象处理装置，从属于本发明之11，第2处理单元，在进行第2规定操作时，实行所述第2处理。

按照本发明之13的发明的图象处理装置，从属于本发明之11，进而具备第2压缩单元，该第2压缩单元将通过第2总线从第2存储器读出的第2静止图象数据的数据量压缩，编制应该通过第2总线写入第2存储器的第3静止图象数据。压缩前的第2静止图象数据及压缩后的第3静止图象数据，都使用共同的第2总线传输，从而能够实现高速的压缩处理。

按照本发明之14的发明的图象处理装置，从属于本发明之13，还具备静止图象记录单元，该运动图象记录单元将被第2压缩单元编制的第3静止图象数据，记录到记录介质中。

本发明的上述目的、其它目的、特征及优点，通过以下参照附图对实施例进行的详细讲述，可以得到进一步的阐述。

附图说明

图1是表示本发明的一种实施例的结构的方框图。

图2是表示图1的实施例应用的CCD图形传感器的结构的一个例子的图解图。

图3是表示图2所示的CCD图形传感器的摄象面的结构的一个例子的图解图。

图4是表示图1的实施例应用的SDRAM的映射状态的一个例子的图解图。

图5是表示图1的实施例应用的其它SDRAM的映射状态的一个例子的图解图。

图6是表示图1的实施例应用的SDRAM控制器的结构的一个例子的方框图。

图7是表示图1的实施例应用的其它SDRAM控制器的结构的一个例子的方框图。

图8(A)是表示HDTV显示的运动图象的纵横比的图解图。

图8(B)是表示LCD监视器显示的运动图象的纵横比的图解图。

图8(C)是表示记录静止图象的纵横比的图解图。

具体实施方式

参照图1，该实施例的数码摄象机10，包含CCD图形传感器12。被拍摄区域的光学象，通过光学透镜(未图示)做媒介，被CCD图形传感器12的摄象面照射。摄象面，被原色拜耳排列的颜色滤波器12f覆盖。因此，用在摄象面上形成的多个受光元件的每一个生成的电荷，具有R(Red)、G(Green)或B(Blue)的颜色信息。

利用键输入装置68，选择照相机模式后，TG(Timing Generator)16就被CPU44起动。TG16发生包含水平同步信号Hsync及垂直同步信号Vsync的多个时刻信号。驱动器14a及14b的每一个，应答该时刻信号，驱动CCD图形传感器12。这样，相当于一个帧的电荷即原始图象信号就被CCD图形传感器12输出。水平同步信号Hsync每1/30秒发生一次，被CCD图形传感器12输出的原始图象信号，具有30fps的帧速率。

参照图2，CCD图形传感器12的摄象面，具有部分摄象区域IML及IMR。部分摄象区域IML，在从摄象面的中心向垂直方向延伸的交界线BL的左侧形成；部分摄象区域IMR，在相同的交界线BL的右侧形成。由图3可知，摄象面具有水平1324象素×垂直996象素的清晰度。另外，部分摄象区域IML及IMR的每一个具有水平662象素×垂直996象素的清晰度。这样，部分摄象区域IML及IMR在交界线处互相连接。

此外，光学象照射的有效区域，是被摄象面的大致中央分配的水平1324象素×垂直975象素的区域。

未图示的多个垂直传输寄存器，被分配给部分摄象区域IML及IMR的每一个。另外，水平传输寄存器HL，被分配给部分摄象区域IML；水平传输寄存器HR，被分配给部分摄象区域IMR。这样，部分摄象区域IML上的多个受光元件的每一个生成的电荷，通过未图示的垂直传输寄存器和水平传输寄存器HL做媒介，由信道CH1输出。摄象区域IMR上的多个受光元件的每一个生成的电荷，也同样通过未图示的垂直传输寄存器和水平传输寄存器HR做媒介，由信道CH2输出。

就是说，驱动器14a根据来自TG16的时刻信号，对部分摄象区域IML实施光栅扫描(跳跃扫描)，由信道CH1输出左侧1/2帧的原始图象信号。驱动器14b也同样，根据来自TG16的时刻信号，对部分摄象区域IMR实施光栅扫描(跳跃扫描)，由信道CH2输出右侧1/2帧的原始图象信号。

但是，水平传输寄存器HR的传输方向，是和水平传输寄存器HL相反的方向。因此，光栅扫描方向也在部分摄象区域IML及IMR之间互相反转。

返回图1，CDS/AGC/AD电路18a应答来自TG16的时刻信号，对信道CH1的原始图象信号进行相关2重取样，实施自动增益调整及A/D变换等一系列处理。CDS/AGC/AD电路18b也同样应答来自TG16的时刻信号，对信道CH2的原始图象信号实施相关2重取样、自动增益调整及A/D变换等一系列处理。时刻信号，具有27MHz的频率。因此，CDS/AGC/AD电路18a及18b的每一个，用27MHz的时钟脉冲速度，输出数字信号——原始图象数据。

在ASIC20中设置的信道匹配电路22，对CDS/AGC/AD电路18a及18b的每一个给予的原始图象数据实施切出、钳位、白平衡调整等一系列的匹配处理。属于有效区域的原始图象数据，在切出处理后被抽出。信道之间的电平差，经过钳位处理后被消除。白平衡的偏移，经过白平衡调整处理后被消除。该匹配处理，应答TG16输出的时刻信号后实行。信道匹配电路22，每完成规定量的匹配处理后，就向SDRAM控制器30发出写入请求。

SDRAM控制器30的结构，如图6所示。被信道匹配电路22发出的请求，给予调停电路30a。除了信道匹配电路22之外，调停电路30a还从信号处理电路24、MPEG4编解码器26、D4-I/F28、XBUS-I/F34、流I/F36、CCD输出电路38、D1-I/F40及CPU44接收请求，按照预先设定的优先度，许可某一个请求。调停电路30a将许可信号给予被许可的请求的发送方，命令存储器存取电路30b进行与许可的请求对应的处理。

如果许可的请求是写入请求，存储器存取电路30b就将该写入请求的发送方经过总线B1或B2传输的规定量的数据，写入SDRAM32。另外，如果许可的请求是读出请求，存储器存取电路30b就从SDRAM32读出符合该读出请求的规定量的数据，将读出的数据，经过总线B1或B2传输给读出请求的发送方。

这样，经过总线B1或B2的数据传输，就在时间分割样态上被间歇性地实行。因此，能够避免数据的冲突。

返回图1，信道匹配电路22通过总线B1，将实施了匹配处理的规定量的原始图象数据，传输给SDRAM控制器30。由信道匹配电路22给予的原始图象数据，被SDRAM控制器30写入原始图象区域32a(参照图4)。信道CH1的原始图象数据，被写入原始图象区域32a的左侧；信道CH2的原始图象数据，则被写入原始图象区域32a的右侧。这样，表示1帧的被拍摄区域的图象的水平1300象素×垂直975象素的原始图象数据，就能够被原始图象区域32a确保。

信号处理电路24，反复向SDRAM控制器30发送每次读出规定量的被原始图象区域32a存放的原始图象数据的读出请求。被SDRAM控制器30读出的原始图象数据，通过总线B1，给予信号处理电路24。信号处理电路24对这样传输的原始图象数据，实施颜色分离、YUV变换等处理。该一系列的处理，以54MHz的时钟脉冲速度实行。

反复进行该处理后，就以每1/30秒1帧的比例，生成具有水平1280象素×垂直720象素的清晰度的YUV图象数据。这样生成的YUV图象数据，通过总线B1，每次按照规定量传输给SDRAM控制器30。这时也反复发送写入请求，YUV图象数据被SDRAM控制器30写入运动图象区域32b(参照图4)。

由于原始图象数据的清晰度是水平1300象素×垂直975象素，所以根据该原始图象数据的图象的纵横比是4∶3。与此不同，由于被信号处理电路24生成的YUV图象数据的清晰度是水平1280象素×垂直720象素，所以根据该YUV图象数据的图象的纵横比是16∶9。这样，生成YUV图象数据时，原始图象数据的垂直方向的两端就被部分性地除去。

D1-I/F40，反复向SDRAM控制器30发送读出请求，每次读出规定量的被原始图象区域32a存放的YUV图象数据。YUV图象数据，以光栅扫描样态(跳跃扫描样态)从运动图象区域32b中读出的原始图象数据，通过总线B1，给予D1-I/F40。这时，YUV图象数据就以每1/30秒1帧的比例被输入D1-I/F40。

D1-I/F40对被给予的YUV图象数据，实施形式变换处理。该处理，以27MHz的时钟脉冲速度实行，处理后的YUV图象数据，具有水平720象素×垂直480象素的清晰度和4∶3的纵横比。这样，就以每1/30秒1帧的比例生成符合D1标准的YUV图象数据。

此外，给予D1-I/F40的YUV图象数据的图象的纵横比是16∶9，而由D1-I/F40输出的YUV图象数据的图象的纵横比是4∶3。这样，信封成分(无图象的黑带成分)就被分配给由D1-I/F40输出的YUV图象数据的垂直方向的两端。

用D1-I/F40生成的YUV图象数据，向在ASIC42中设置的D1-I/F52输出。D1-I/F52也以27MHz的时钟脉冲速度，取得YUV图象数据。D1-I/F52每当取得规定量的YUV图象数据时，就向SDRAM控制器56发出写入请求。该请求被许可时，经过总线B3将规定量的YUV图象传输给SDRAM控制器56。

参照图7，SDRAM控制器56，和图6所示的SDRAM控制器39一样，由调停电路56a及存储器存取电路56b构成。进而，调停电路56a及存储器存取电路56b，分别进行和图6所示的调停电路30a及存储器存取电路30b同样的动作。因此，不再赘述。

返回图1，SDRAM控制器56，将D1-I/F52传输的规定量的YUV图象数据写入运动图象区域54b(参照图5)。YUV图象数据，就以每1/30秒1帧的比例，写入运动图象区域54b。

NTSC编码器62，反复向SDRAM控制器56发送每次读出规定量的被运动图象区域54b存放的YUV图象数据的读出请求。YUV图象数据被SDRAM控制器56，通过总线B3，给予NTSC编码器62。

NTSC编码器62，将给予的YUV图象数据，变换成NTSC方式的合成视频信号。合成视频信号，也以每1/30秒1帧的比例生成，生成的合成视频信号向LCD监视器66输出。其结果，就按照图8(B)所示的要领，在监视器画面上显示被拍摄区域的实时运动图象(直达的图象)。

D4-I/F28与未图示HDTV的连接后，CPU44就取代D1-I/F40或和D1-I/F40一起，起动D4-I/F28。D4-I/F28通过总线B1及SDRAM控制器30，每次读出规定量的被运动图象区域32b存放的YUV图象数据。YUV图象数据，被按照30fps的帧速率，以光栅扫描样态(跳跃扫描样态读出)。D4-I/F28将读出的YUV图象数据，变换成符合D4标准的视频信号，并将变换的视频信号向HDTV输出。其结果，就按照图8(A)所示的要领，在TV画面上显示高画质的直达的图象。

利用键输入装置68，实行运动图象记录开始操作后，MPEG4编解码器26及流I/F36 SDRAM控制器30就被CPU44起动。MPEG4编解码器26TG16按照和上述同样的要领，每次读出规定量的被SDRAM32的运动图象区域32b(参照图4)存放的YUV图象数据。就是说，反复向SDRAM控制器30发送读出请求，通过总线B1，每次取得规定量的YUV图象数据。取得的YUV图象数据，被按照MPEG4方式压缩。这种读出处理及压缩处理，以每1/30秒1帧的比例实行。

被压缩处理后生成的MPEG4流，和上述同样，被通过总线B1，每次以规定量给予SDRAM控制器30，写入SDRAM32的MPEG区域32c(参照图4)。

流I/F36，通过总线B1及SDRAM控制器30，每次读出规定量的被MPEG区域32c存放的MPEG4流，将读出的MPEG4流向ASIC42设置的流I/F48输出。流I/F48，通过总线B3，每次以规定量将被给予的MPEG4流给予SDRAM控制器56，写入SDRAM54的MPEG区域54c(参照图5)。

CPU44，反复向SDRAM控制器56发送每次读出规定量的被MPEG区域54c存放的MPEG4流的读出请求。被SDRAM控制器56读出的MPEG4流，通过总线B4，给予卡I/F58。在卡I/F58的作用下，被存储卡64记录。MPEG4流被存入存储卡64形成的MPEG4文件。进行运动图象记录结束操作后，MPEG4编解码器26及流I/F36就被CPU44停止，从而结束运动图象记录处理。

在运动图象记录处理的中途或者结束运动图象记录处理后，进行静止画面记录操作后，CPU44就起动CCD输出电路38、信号处理电路50及JPEG编解码器60。CCD输出电路38，每次按照规定量从SDRAM32的原始图象区域32a(参照图4)中读出1帧的原始图象数据，反复向SDRAM控制器30发送读出请求。被SDRAM控制器30读出的原始图象数据，通过总线B1，给予CCD输出电路38。CCD输出电路38，将这样给予的1帧的原始图象数据，向ASIC42设置的信号处理电路50输出。

信号处理电路50，对CCD输出电路38给予的原始图象数据，实施颜色分离、YUV变换等处理，如图8(C)所示，生成具有水平1280象素×垂直720象素的清晰度和4∶3的的纵横比YUV图象数据。生成的YUV图象数据，通过总线B3，给予SDRAM控制器56，然后写入SDRAM54的静止图象区域54d(参照图5)。

JPEG编解码器60，反复向SDRAM控制器56发送每次读出规定量的被静止图象区域54d存放的YUV图象数据的读出请求。YUV图象数据被SDRAM控制器56读出，通过总线B3，给予JPEG编解码器60。JPEG编解码器60对给予的YUV图象数据实施JPEG压缩，反复请求SDRAM控制器56写入压缩图象数据即JPEG数据。SDRAM控制器56，通过总线B3，将JPEG编解码器60给予的JPEG数据写入SDRAM54的JPEG区域54a。

CPU44通过总线B4及SDRAM控制器56，每次读出规定量的被JPEG区域54a这样确保的1帧的JPEG数据，将读出的JPEG数据通过总线B4及卡I/F58，记录到存储卡64中。其结果，在存储卡64内编制JPEG文件。

利用键输入装置68，选择再生模式，选择存储卡64记录的所需的MPEG文件后，CPU44通过总线B4及卡I/F58，存取存储卡64，根据所需的MPEG文件，再生MPEG4流。再生的MPEG4流，通过总线B4，每次以规定量给予SDRAM控制器56，被SDRAM控制器56写入SDRAM54的MPEG区域54c(参照图5)。

流I/F48，反复向SDRAM控制器56发送读出请求，每次读出规定量的被MPEG区域54c存放的MPEG4流。读出的MPEG4流，通过总线B3，给予流I/F48，然后向流I/F36输出。

流I/F36，反复请求SDRAM控制器30写入被给予的MPEG4流。SDRAM控制器30，通过总线B3，将流I/F36给予的MPEG4流写入SDRAM控制器32的MPEG区域32c(参照图4)。

MPEG4编解码器26，通过SDRAM控制器30，每次读出规定量的被MPEG区域32c存放的MPEG4流。读出的MPEG4流，通过总线B1，给予MPEG4编解码器26，按照MPEG4方式伸长。伸长的YUV图象数据，以每1/30秒1帧的比例，由MPEG4编解码器26输出，通过总线B1，每次以规定量给予SDRAM控制器30。YUV图象数据，然后写入SDRAM32的运动图象区域32b(参照图4)。

D1-I/F40，通过SDRAM控制器30，从运动图象区域32b中读出YUV图象数据，通过总线B1，对输入的YUV图象数据，实施和上述同样的形式变换处理。YUV图象数据的清晰度，被降低成水平1280象素×垂直720象素，将合成成分分配给被降低的YUV图象数据的垂直方向的两端。该YUV图象数据也以每1/30秒1帧的比例编制，编制的YUV图象数据，向D1-I/F52输出。

和上述同样，由SDRAM32向D1-I/F40的数据传输，按照54MHz的时钟脉冲速度实行；由D1-I/F40向D1-I/F52的数据传输，则按照27MHz的时钟脉冲速度实行。

D1-I/F52，将D1-I/F40给予的各帧的YUV图象数据，通过总线B3，每次以规定量给予SDRAM控制器56。YUV图象数据，被SDRAM控制器56写入SDRAM控制器54的运动图象区域54b(参照图5)。

NTSC编码器62，通过SDRAM控制器56，每次读出规定量的被运动图象区域54b存放的YUV图象数据，将通过总线B3给予的YUV图象数据，变换成NTSC方式的合成视频信号。读出处理和变换处理，都以每1/30秒1帧的比例实行。变换的合成视频信号，向LCD监视器66输出，从而按照图8(B)所示的要领，在监视器画面上显示。

D4-I/F28与HDTV的连接后，就取代D1-I/F40或和D1-I/F40一起，起动D4-I/F28。D4-I/F28通过SDRAM控制器30，从SDRAM控制器32的运动图象区域32b(参照图4)读出YUV图象数据。各帧的YUV图象数据，以每1/30秒1帧的光栅扫描样态(依次扫描样态)读出，通过总线B3，给予D4-I/F28。

D4-I/F28，将给予的YUV图象数据，变换成符合D4标准的视频信号，将变换的频信号向HDTV输出。其结果，就按照图6(A)所示的要领，在TV画面上显示高画质的再生运动图象。

在选择再生模式的状态下，选择所需的JPEG文件后，CPU44通过总线B4及卡I/F58，存取存储卡64，再生被所需的JPEG文件存放的JPEG数据。再生的JPEG数据，通过总线B4及SDRAM控制器56，写入SDRAM54的JPEG区域54a(参照图5)。

JPEG编解码器60，通过SDRAM控制器56，每次读出规定量的被JPEG区域54a存放的JPEG数据，将通过总线B3给予的JPEG数据伸长。JPEG编解码器60进而请求SDRAM控制器56写入伸长的YUV图象数据。SDRAM控制器56，将通过总线B3传输的YUV图象数据，写入SDRAM54的静止图象区域54d(参照图5)。

NTSC编码器62，通过总线B3及SDRAM控制器56，读出静止图象区域54d存放的YUV图象数据，将读出的YUV图象数据，变换成NTSC方式的合成视频信号。这时，清晰度由具有水平1280象素×垂直960象素降低成具有水平720象素×垂直480象素。读出处理及变换处理，都和上述同样，以每1/30秒1帧的比例实行。变换的合成视频信号，向LCD监视器66输出，从而在监视器画面显示再生静止图象。

D4-I/F28与未图示HDTV的连接后，就取代NTSC编码器62，起动XBUS-I/F46。XBUS-I/F46通过总线B4及SDRAM控制器56，从静止图象区域54d中读出YUV图象数据，将读出的YUV图象数据向ASIC20设置的XBUS-I/F34输出。XBUS-I/F34通过总线B2及SDRAM控制器30，每次按照规定量将给予的YUV图象数据写入SDRAM控制器32的静止图象区域32d(参照图4)。

D4-I/F28通过总线B1及SDRAM控制器30，每次按照规定量从静止图象区域32d中读出YUV图象数据，将读出的YUV图象数据变换成D4标准的视频信号。读出处理及变换处理，都以每1/30秒1帧的比例实行。变换后的视频信号，向HDTV输出，其结果，在TV画面上显示高画质的静止图象。

从静止图象区域32d中读出的YUV图象数据的清晰度，是水平1280象素×垂直960象素，另一方面向HDTV输出的视频信号的清晰度，是水平1280象素×垂直720象素。这样，就在TV画面上显示垂直方向两端部分欠缺的静止图象。

由以上的讲述可知：CDS/AGC/AD电路18a及18b各自输出的原始图象数据(第1运动图象数据)，被信道匹配电路22(取得单元)取得，通过总线B1(第1总线)，写入SDRAM32(第1存储器)。第1存储器存放的原始图象数据，通过总线B1读出，被信号处理电路24(第1处理单元)实施颜色分离、YUV变换等处理(第1处理)。被信号处理电路24编制的YUV图象数据(第2运动图象数据)，通过总线B1写入SDRAM32。被SDRAM32存放的YUV图象数据，被通过总线B1读出，由D4-I/F28(第1输出单元)实施面向HDTV(第1监视器)的输出处理。其结果，在HDTV的画面上显示对应的运动图象。

D1-I/F40(降低单元)，使通过总线B1从SDRAM32中读出的YUV图象数据的清晰度降低。低清晰度的YUV图象数据(第3运动图象数据)，通过总线B3(第2总线)，写入SDRAM54(第2存储器)。第2存储器54存放的YUV图象数据，通过总线B3读出，被NTSC编码器62(第2输出单元)实施面向LCD监视器(第2监视器)的输出处理。其结果，在第2监视器的画面上显示对应的运动图象。

这样，为了编制HDTV用的YUV图象数据而进行的一系列的处理，使用总线B1及SDRAM32实行。另外，为了编制LCD监视器66用的YUV图象数据而进行的一系列的处理，使用总线B3及SDRAM54实行。在这里，HDTV用的YUV图象数据的清晰度，比LCD监视器用的YUV图象数据的清晰度高。就是说，在高清晰度的运动图象数据处理那样的高速处理中，利用总线B1及SDRAM32；而在低清晰度的运动图象数据处理那样的低速处理中，利用总线B3及SDRAM54。其结果，能够不引起故障地实行适合多种形式的处理。

另外，进行运动图象记录操作后，通过总线B1从SDRAM32中读出的YUV图象数据，被MPEG4编解码器26(第1压缩单元)压缩。这样编制的MPEG4流(第4运动图象数据)，通过总线B1写入SDRAM32。压缩前的YUV图象数据及压缩后的MPEG4流，都使用共同的总线B1传输，从而能够实现高速的压缩处理。

MPEG4流然后被通过总线B1从SDRAM32中读出，通过总线B3写入SDRAM54。MPEG4流然后被通过总线B3从SDRAM54中读出，在卡I/F58(运动图象记录单元)的作用下，被存储卡64(记录介质)记录。

进行静止图象记录操作后，一帧的原始图象数据(第1静止图象数据)被CCD输出电路38(第2处理单元)抽出，变换成YUV图象数据(第2静止图象数据)。变换成的YUV图象数据，通过总线B3写入SDRAM54，然后经过JPEG压缩，被存储卡58记录。在不出现帧速率的问题的静止图象数据的处理(低速处理)中，利用总线B2及SDRAM54，从而能够避免处理的故障。

此外，在该实施例中，作为图形传感器，使用了CCD图形传感器。但是也可以取而代之，采用CMOS图形传感器等其它的图形传感器。另外，在该实施例中，作为静止图象的压缩方式，采用了JPEG方式。但是也可以取而代之，采用JPEG2000方式。进而，在该实施例中，作为运动图象的压缩方式，采用了MPEG4方式。但是也可以取而代之，采用MJPEG方式、MJPEG2000方式或H.264方式之类的其它运动图象的压缩方式。

以上，详细讲述、图示了本发明，但这显然只不过是作为图解及一个例子而使用的，并不能理解为限定，本发明的精神及范围，只能由《权利要求书》限定。

Claims (14)

1、一种图象处理装置，具备：

取得单元，该取得单元取得应该通过第1总线写入第1存储器的第1运动图象数据；

第1处理单元，该第1处理单元对通过所述第1总线从所述第1存储器读出的第1运动图象数据实施第1处理，编制应该通过所述第1总线写入所述第1存储器的第2运动图象数据；

第1输出单元，该第1输出单元对通过所述第1总线从所述第1存储器读出的所述第2运动图象数据实施面向第1监视器的输出处理；

降低单元，该降低单元使通过所述第1总线从所述第1存储器读出的所述第2运动图象数据的清晰度降低，编制应该通过第2总线写入第2存储器的第3运动图象数据；以及

第2输出单元，该第2输出单元对通过所述第2总线从所述第2存储器读出的所述第3运动图象数据实施面向第2监视器的输出处理。

2、如权利要求1所述的图象处理装置，其特征在于：所述第1运动图象数据，是多种颜色中的某一个被分配给各象素的数据；所述第1处理，包含将所述多种颜色中的每一个分配给各象素的颜色处理。

3、如权利要求1所述的图象处理装置，其特征在于：所述第2运动图象数据，具有与第1纵横比对应的第1清晰度；所述第3运动图象数据，具有与第2纵横比对应的第2清晰度。

4、如权利要求3所述的图象处理装置，其特征在于：所述第1纵横比是16∶9，所述第2纵横比是4∶3。

5、如权利要求1所述的图象处理装置，其特征在于：所述第2运动图象数据及所述第3运动图象数据，具有彼此相同的帧速率。

6、如权利要求1所述的图象处理装置，其特征在于：所述取得单元，包含周期性地拍摄被拍摄区域的摄影单元。

7、如权利要求6所述的图象处理装置，其特征在于：所述摄影单元，具有形成多个部分摄象区域的摄象面及分别分配给所述多个部分摄象区域的多个输出路径；所述取得单元，还包含编制单元，该编制单元根据所述多个输出路径输出的电荷，编制所述第1运动图象数据。

8、如权利要求1所述的图象处理装置，其特征在于：还具备第1压缩单元，该第1压缩单元将通过所述第1总线从所述第1存储器读出的第2运动图象数据的数据量压缩，编制应该通过所述第1总线写入所述第1存储器的第4运动图象数据。

9、如权利要求8所述的图象处理装置，其特征在于：所述第1压缩单元，在被进行第1规定操作时，执行压缩处理。

10、如权利要求8所述的图象处理装置，其特征在于，还具备：

第1写入单元，该第1写入单元将通过所述第1总线从所述第1存储器读出的第4运动图象数据，通过所述第2总线写入所述第2存储器；和

运动图象记录单元，该运动图象记录单元将通过所述第2总线从所述第2存储器读出的第4运动图象数据，记录到记录介质中。

11、如权利要求1所述的图象处理装置，其特征在于：还具备第2处理单元，该第2处理单元对形成所述第1运动图象数据的一帧的第1静止图象数据实施第2处理，编制应该通过所述第2总线写入所述第2存储器的第2静止图象数据。

12、如权利要求11所述的图象处理装置，其特征在于：所述第2处理单元，在被进行第2规定操作时，执行所述第2处理。

13、如权利要求11所述的图象处理装置，其特征在于：还具备第2压缩单元，该第2压缩单元将通过所述第2总线从所述第2存储器读出的第2静止图象数据的数据量压缩，编制应该通过所述第2总线写入所述第2存储器的第3静止图象数据。

14、如权利要求13所述的图象处理装置，其特征在于：还具备静止图象记录单元，该静止图象记录单元将被所述第2压缩单元编制的第3静止图象数据，记录到记录介质中。

Images