CN101057216A

CN101057216A - 存储器接口、存储器设置以及控制存储器存取的方法

Info

Publication number: CN101057216A
Application number: CNA2005800374988A
Authority: CN
Inventors: 马丁·珀施
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-09-03
Filing date: 2005-08-25
Publication date: 2007-10-17
Anticipated expiration: 2025-08-25
Also published as: JP2008511896A; CN100520711C; WO2006024999A1; KR20070101208A; EP1789870A1

Abstract

公开了一种存储器接口(1)，用于控制对划分成多个存储器区(SROM 0、…、SROM 5.5，EROM 0、…、EROM 7.5，UROM 0、…、UROM 3.5)的程序和/或数据存储器(MEM)的存取。所述存储器接口(1)包括：地址计算装置(2)，通过利用偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)来执行针对逻辑存储地址(iadr[0－i])的逻辑运算，将逻辑存储地址(iadr[0－i])转换为物理存储地址(phys_adr[0－j])，其中，所述偏移值被分配给给定的存储器区(SROM0、…、SROM 5.5，EROM 0、…、EROM 7.5，UROM 0、…、UROM 3.5)，并且存储在易失性偏移存储器(3)中。从程序和/或数据存储器(MEM)的预设地址中读取至少一个偏移值(OFFSET_BOOT)。

Description

存储器接口、存储器设置以及控制存储器存取的方法

技术领域

本发明涉及一种存储器接口，用于控制对划分成多个存储器区的程序和/或数据存储器的存取，所述存储器接口包括地址计算装置，用于通过利用分配给给定存储器区的偏移值来执行针对逻辑存储地址的逻辑运算，将逻辑存储地址转换为物理存储地址。

本发明还涉及一种具有根据本发明的存储器接口的存储器设置。最后，本发明还涉及一种控制对划分成多个存储器区的程序和/或数据存储器的存取的方法，其中，存储器接口通过利用分配给给定存储器区的偏移值来执行针对逻辑存储地址的逻辑运算，将逻辑存储地址转换为物理存储地址。

背景技术

在现有技术中，具有在逻辑上和物理上不同的区域的程序和数据存储器是众所周知的。因此，如图1的左手部分所示，存在例如由申请人开发的在基于微控制器的集成电路(IC)中的程序存储器MEM的逻辑划分，用于机动车辆锁止系统(motor vehicle immobilizer)的实现。程序存储器MEM的所述逻辑划分包括：系统区SROM 0、...、SROM 5.5，具有每一个均为256字节的存储块；以及两个用户区，即第一用户区EROM 0、...、EROM 7.5，具有每一个为256字节的存储块，以及第二用户区UROM 0、...、UROM 3.5，具有每一个为256字节的存储块。作为一个选择，还可以存在测试区(未示出)。通过逻辑地址iadr[0-12]来对系统区和用户区中的单独的存储位置进行存取，比特iadr[0]至比特iadr[7]用于对给定的存储块之内的单独的存储位置进行寻址，以及比特iadr[8]至iadr[12]用于选择存储块。另外，存在控制信号en_sysrom，用于区分逻辑系统存储器区SROM 0、...、SROM 5.5以及逻辑用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5。当控制信号en_sysrom为1时，对系统存储器区SROM 0、...、SROM 5.5进行存取；当控制信号en_sysrom为0时，对用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5进行存取。在所示的实施例中，控制信号en_sysrom的功能在原理上与第十四地址比特等效。如可以看出的，仅使用可以通过逻辑寻址进行存取的那部分地址空间。将系统存储器区SROM 0、...、SROM 5.5以及用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5中未使用的存储块在图1中标记为X。另外，可以在不同的物理存储器中对逻辑存储器区SROM 0、...、SROM5.5，EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5进行划分，如通过图1的右手部分的示例所示，它示出了示意形式的两个存储器模块MEM1和MEM2。在存储器模块MEM1中容纳逻辑系统存储器区SROM 0、...、SROM 5.5和第二用户区UROM 0、...、UROM 3.5，而只有第一用户存储器区EROM 0、...、EROM 7.5位于存储器模块MEM2中。可以看出，第一存储器模块MEM1被系统存储器区SROM 0、...、SROM 5.5和第二用户存储器区UROM 0、...、UROM 3.5完全占据，而第二存储器模块MEM2被第一用户存储器区EROM 0、...、EROM 7.5完全占据，并且不存在未使用的物理存储器区。可以从不同类型的存储器中选择单独的存储器模块MEM1和MEM2，以及存储器模块MEM1可以采取仅一次可写的ROM的形式，而存储器模块MEM2可以采取可重写的EEPROM或闪速存储器的形式。

由于系统存储器区SROM 0、...、SROM 5.5以及用户存储器区EROM 0、...、EROM 7.5和UROM 0、...、UROM 3.5的逻辑寻址的原因，需要存储器接口，用于将逻辑地址iadr[0-12]映射到针对单独的存储器模块MEM1、MEM2的正确的物理地址。在图1所示的实施例中，系统存储器区SROM 0、...、SROM 5.5和第一用户存储器区EROM 0、...、EROM 7.5中的逻辑和物理地址之间的关系是直接的。然而，对于第二用户存储器区UROM 0、...、UROM 3.5，需要计算单元，用于从逻辑地址iadr[0-12]中减去偏移以确定物理地址。另外，必须将逻辑地址iadr[0-12]分配给正确的物理存储器模块MEM1。

迄今为止已经发现的缺点在于：必须针对具有不同存储器配置的每一个产品来设计独立的存储器接口。因此，电路设计必须适合于存储器的大小和/或类型的任意改变。存储器区分配的后续改变是不可能的。在ROM-掩模产品中，仅可以改变程序，而不可以改变存储器的物理大小。同样地，几乎不可能对存储器区的大小进行均衡。因此，可能出现：在一个存储器区中存在留下未使用的存储器却是一些其他区域中所需要的。

发明内容

本发明的一个目的在于提供在以上第一段中详细说明的那种存储器接口、在以上第二段中详细说明的那种存储器设置、以及在以上第三段中详细说明的那种控制存储器存取的方法，其中避免了以上阐述的缺点。

为了实现上述目的，详细说明了在开始的段落中详述的那种存储器接口，另外地包括用于向易失性偏移存储器写入偏移值的偏移控制装置，其中将偏移控制装置配置用于从程序和/或数据存储器中的预设地址中读入至少一个偏移值。

为了实现上述目的，还详细说明了包括根据本发明的存储器接口的存储器设置，以及程序和/或数据存储器，所述程序和/或数据存储器划分为多个存储器区并且具有存储了偏移值的预设存储位置。

最后，详细说明了在开始详述的那种方法，其中，在地址转换之前，从程序和/或数据存储器中的预设地址读入至少一个偏移值，并且将该偏移值存储在易失性偏移存储器中。

通过根据本发明的特征所实现的在于：如果针对新产品而需要不同的存储器配置，则不再需要改变存储器接口本身。只需要对存储器配置重新编程。这在创建新产品时加速了设计过程。因此，对于ROM变体，只需要替换存储器，并且对配置进行重新编程，这是通过以非易失性方式向程序和/或数据存储器中的预设存储器单元写入新的偏移值来实现的。无需另外的设计改变步骤。可以通过改变ROM掩模来简单地改变存储器区的分配。因此，对于ROM掩模产品，甚至可以通过新的ROM代码以无附加的代价简单地对存储器区的划分进行重新设置。这在ROM是所使用的唯一存储器时尤为有利，这是由于无需另外的存储器来存储存储器配置。另外，通过偏移控制装置将偏移值写入易失性偏移存储器的序列的基于硬件的本质提供了以下优点：尽管例如在实现新的系统程序(需要更多存储器空间或不同存储器划分)时，仍然可以通过软件装置来改变存储器分割，但是避免了用户对存储器进行未经授权的存取。

有利地，偏移控制装置被配置用于在存储器接口的初始化时，从程序和/或数据存储器中的预设地址中读入偏移值，并且将该偏移值写入易失性偏移存储器；存储器接口配置用于仅在之后准许对程序和/或数据存储器的存取。有利地，仅在已经将正确的偏移值写入偏移存储器之后，才能够通过程序或运行程序代码使用存储器结构。因此，可以排除禁止的存储器存取。

还有利地，地址计算装置被配置用于接收对存储器区进行选择的至少一个控制信号，并且当将逻辑存储器地址转换为物理存储器地址时考虑该控制信号。这提供了这样的优点：可以按照非常灵活的方式配置逻辑存储器区，并且可以选择性地对逻辑存储器区进行存取。例如，可以将独立的控制线分配给每一个逻辑存储器区(系统区、用户区)，并且可以通过向这些控制线之一选择性地施加信号来选择逻辑存储器区，而同时防止了对其他逻辑存储器区的存取。

还有利地，偏移控制装置被配置用于在存储器接口的运行时间将偏移值写入易失性偏移存储器中，这是由于这样可以在运行时间重新配置存储器接口。

最后，还有利地，偏移控制装置包括偏移控制输入和偏移配置输入，并且被配置用于根据在偏移控制输入处的信号，从偏移配置输入之一中读入偏移值，并将其写入易失性偏移存储器中。这样，在运行时间可以按照预设方式对存储器接口进行重新配置。为此，能够由程序操作的偏移控制输入使偏移控制装置经由偏移配置输入来读入偏移值，其中偏移配置输入通过对在其中存储了偏移值的非易失性存储器进行存取来提供偏移值。非易失性存储器可以包括硬连接电路、掩模-可编程位置等。

根据下文中描述的实施例，本发明的这些和其他方面是显而易见的，并且将参考下文中描述的实施例进行描述，然而这没有限制本发明。

附图说明

图中：

图1示出了具有在两个物理存储器模块之间划分的三个逻辑存储器区的存储器设置的示例。

图2是根据本发明的存储器设置和存储器接口的示意性电路框图。

具体实施方式

图2是根据本发明的存储器设置和存储器接口1的实施例的电路框图，通过其实现了在上述的在图1中示出的存储器的逻辑和物理划分的存储器设置和存储器接口1。存储器设置包括程序和/或数据存储器MEM，该程序和/或数据存储器MEM包括图1的两个存储模块MEM1和MEM2，例如，存储模块MEM1采用一次可写ROM的形式，而存储模块MEM2采取可重写的EEPROM或闪速存储器的形式。可以经由物理地址总线9来对存储模块MEM1和MEM2中的单独存储位置进行存取。可以经由数据总线11读出它们的数据(示为“数据”)，在可重写存储模块MEM2的情况下，也可以经由所述数据总线11进行读入。应该提到的是，针对本发明的目的，是否将存储器MEM的逻辑或物理划分组织成块、或者寻址是否是线性并不重要。在块组织化存储器MEM的情况下，存储器块的大小同样也不重要。如在图1的描述中所解释的，程序和/或数据存储器MEM包括逻辑系统存储器区SROM 0、...、SROM 5.5以及分离成两个物理存储器模块MEM1和MEM2的不同模块的两个逻辑用户存储器区UROM0、...、UROM 3.5和EROM 0、...、EROM 7.5。根据本发明的存储器接口1用于进行逻辑存储地址iadr[0-i]到物理存储地址phys_adr[0-i]的正确转换。

存储器接口1包括硬件形式的地址计算装置2。地址计算装置2包括逻辑地址总线10的输入，在所示实施例中，所述逻辑地址总线10具有与如图1所示的存储器配置一致的13条地址线。地址计算装置2还具有控制线12的输入，因而是选择逻辑系统存储器区SROM 0、...、SROM 5.5或逻辑用户存储器区UROM 0、...、UROM 3.5和EROM 0、...、EROM 7.5的控制信号en_sysrom的输入。在所示的实施例中，控制线12的功能与附加的地址线的功能等效，这是由于如果控制信号en_sysrom处于逻辑1电平，则对系统存储器区SROM 0、...、SROM 5.5进行存取，如果控制信号en_sysrom处于逻辑0电平，则对用户存储器区UROM 0、...、UROM 3.5和EROM 0、...、EROM 7.5进行存取。经由逻辑存储地址iadr[0-i]，对单独的存储位置进行寻址。

然而，应该提到的是，根据本发明还可能存在所提供的多条控制线(在图中未示出)。在这种情况下，可以将这些控制线的每一个均用于与一个逻辑存储器区SROM 0、...、SROM 5.5，UROM 0、...、UROM 3.5，和EROM 0、...、EROM 7.5进行通信，或者将这些控制线上的信号的组合用于与逻辑存储器区SROM 0、...、SROM 5.5，UROM 0、...、UROM3.5，和EROM 0、...、EROM 7.5的组合进行通信。

经由逻辑地址总线10和控制线12，将系统存储位置和用户存储位置的逻辑存储地址iadr[0-i]馈送到地址计算装置2中。另外，将选择信息传递给地址计算装置2，所述选择信息与要寻址的是系统存储器区SROM0、...、SROM 5.5、还是用户存储器区UROM 0、...、UROM 3.5或EROM0、...、EROM 7.5之一有关。在地址计算装置2中，将这些逻辑存储地址iadr[0-i]和选择信息转换成物理存储器模块MEME1和MEM2的物理存储地址phys_adr[0-i]。另外，地址计算装置2产生芯片选择信号CS1和CS2，通过所述CS1和CS2，可以选择性地对单独的存储器模块MEM1和MEM2进行存取。

地址计算装置2将经由逻辑地址总线10接收到的逻辑存储地址iadr[0-i]转换为分配给存储器模块MEM1和MEM2中的存储位置的物理存储地址phys_adr[0-j]。在这样做时，地址计算装置利用预设值OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2来执行针对逻辑存储地址iadr[0-I]的逻辑运算。在优选的简单实施例中，逻辑运算包括偏移OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2与逻辑存储地址iadr[0-i]的相加和相减。然而，本发明不局限于这种形式的逻辑运算。仅通过示例，在转换成物理存储地址phys_adr[0-j]时，将会提到逻辑运算的其他形式，即多个偏移OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2与逻辑存储地址iadr[0-i]的相加，以及偏移的总和与所述逻辑存储地址iadr[0-i]的相加或相减，或者考虑附加的存储地址置换、或存储块大小的附加乘积。

将地址计算装置2的地址输出与物理地址总线9相连，经由所述物理地址总线9，写入确定的物理存储地址phys_adr[0-j]。代替一个物理地址总线9和多个芯片选择信号CS1、CS2，可以存在多个物理地址总线9或这些可能的组合。

而在现有技术中，用于逻辑运算的偏移值固定且存储在存储器接口1的非易失性存储器中，根据本发明的存储器接口1包括易失性偏移存储器3，例如，所述易失性偏移存储器3可以采取触发器或锁存器的形式，并且可以将偏移值OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2写入其中，并在随后通过地址计算装置2将其从偏移存储器3中读出，用于与存储地址iadr[0-i]的逻辑运算。在这种情况下，通过以硬件的形式在存储器接口1中实现的偏移控制装置4来执行将偏移值OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2写入偏移存储器3中。

根据本发明，提出了在存储器接口1的初始化期间，偏移控制装置4从程序和/或数据存储器MEM中的预设存储单元中(从本示例中的存储器模块MEM1中，如箭头5所示)读入偏移值OFFSET_BOOT，并且将该偏移值OFFSET_BOOT写入到易失性偏移存储器3中，因而导致用正确的偏移值OFFSET_BOOT对存储器接口1进行引导。应该提到的是，将偏移值OFFSET_BOOT写入到分段成多个存储器区的存储器模块MEM1中是有用的，其中优选地，将用于所述存储器模块MEM1的特定的偏移配置存储在所述存储器模块MEM1中。另外，提出了通过偏移控制装置4来禁用地址计算装置2，直到已经完成了将偏移值OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2写入易失性偏移存储器3，并且只有那样才准许对程序和/或数据存储器MEM的存取，如通过启用信号en_ad象征性地所示。通过由硬件装置执行的存储器接口1的初始化，在可以执行来自所述存储器的任意代码之前，对程序和/或数据存储器MEM的正确分段进行设定。

由于根据本发明的该规定，如果要使用修改后的程序和/或数据存储器配置，不需要对存储器接口1本身进行修改。取而代之地，必须通过将修改后的偏移值OFFSET_BOOT写入要使用新程序和/或数据存储器MEM中，以容易的方式对该配置进行重新编程。这是当创建新产品时加速设计过程的过程。因此，可以通过ROM掩模的改变来简单地改变存储器区的分配。因此，在ROM-掩模的情况下，可以用每一个新的ROM代码，无附加费用地重新设置存储器区SROM 0、...、SROM 5.5，EROMO、...、EROM 7.5，UROM 0、...、UROM 3.5的划分。

在根据本发明存储器接口1的另一非常灵活的实施例中，偏移控制装置4配置用于在存储器接口1的运行时间，将偏移值OFFSET_RT1、OFFSET_RT2写入到易失性偏移存储器3中，因此使存储器分段能够由软件装置来改变。为此目的，偏移控制装置4具有偏移控制输入6和两个偏移配置输入7、8。根据在偏移控制输入6处的软件控制信号，偏移控制装置4读入偏移值OFFSET_RT1(经由偏移配置输入7)或OFFSET_RT2(经由偏移配置输入8)，并且将这些偏移值写入易失性偏移存储器3。以这种方式，可以在运行时间改变存储器分段。偏移配置输入7、8通过对在其中存储了偏移值OFFSET_RT1、OFFSET_RT2的非易失性存储器(未示出)进行存取来获得偏移值OFFSET_RT1、OFFSET_RT2，非易失性存储器包括硬连接电路、掩模-可编程单元等。

应该注意的是，上述实施例示出而不是限制本发明，并且不脱离所附权利要求所限定的本发明的范围的情况下，本领域的普通技术人员将能够设计许多可选的实施例。在权利要求中，在圆括号中放置的任意参考符号不应该解释为限制权利要求。术语“包括”等不排除除了在任意权利要求或说明书总体上列出的元件和步骤之外的元件和步骤的存在。元件的单数参考符号不排除此种元件的复数参考符号，反之亦然。在列举几种装置的设备权利要求中，可以通过一个或相同项目的硬件或软件来具体实现这些装置的几个。仅有的事实在于在相互不同的从属权利要求中引用的特定方法不表示不可以有利地使用这些方法的组合。

Claims

1.一种存储器接口(1)，用于控制对划分成多个存储器区(SROM0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)的程序和/或数据存储器(MEM)的存取，所述存储器接口包括：

-地址计算装置(2)，用于通过利用偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)来执行针对逻辑存储地址(iadr[0-i])的逻辑运算，将逻辑存储地址(iadr[0-i])转换为物理存储地址(phys_adr[0-j])，其中，所述偏移值存储在易失性偏移存储器(3)中，并且被分配给给定的存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)；以及

-偏移控制装置(4)，用于向易失性偏移存储器(3)写入偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)，所述偏移控制装置(4)配置用于从程序和/或数据存储器(MEM)中的预设地址中读入至少一个偏移值(OFFSET_BOOT)。

2.根据权利要求1所述的存储器接口(1)，其中，所述偏移控制装置配置用于在所述存储器接口(1)的初始化时，从程序和/或数据存储器(MEM)中的预设地址中读入偏移值(OFFSET_BOOT)，并且将所述偏移值写入所述易失性偏移存储器(3)，所述存储器接口(1)配置用于仅在之后准许对程序和/或数据存储器(MEM)的存取。

3.根据权利要求1所述的存储器接口(1)，其中，所述地址计算装置(2)配置用于接收对存储器区(SROM 0、...、SROM 5.5，EROM0、...、EROM 7.5，UROM 0、...、UROM 3.5)进行选择的至少一个控制信号(en_sysrom)，以及在将逻辑存储地址(iadr[0-i])转换为物理存储地址(phys_adr[0-j])时考虑所述控制信号。

4.根据权利要求1所述的存储器接口(1)，其中，所述偏移控制装置(4)配置用于在存储器接口(1)的运行时间，将偏移值(OFFSET_RT1、OFFSET_RT2)写入易失性偏移存储器(3)中。

5.根据权利要求4所述的存储器接口(1)，其中，所述偏移控制装置(4)包括偏移控制输入(6)和偏移配置输入(7、8)，并且配置用于根据在偏移控制输入(6)处的信号，从偏移配置输入(7、8)之一中读入偏移值(OFFSET_RT1、OFFSET_RT2)，并将所述偏移值写入易失性偏移存储器(3)中。

6.一种存储器设置，包括根据权利要求1至5任一项所述的存储器接口(1)以及程序和/或数据存储器(MEM)，所述程序和/或数据存储器被划分成多个存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)，并且具有存储了偏移值(OFFSET_BOOT)的预设存储位置。

7.一种控制对划分成多个存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)的程序和/或数据存储器(MEM)的存取的方法，所述存储器接口(1)执行以下步骤：

-从程序和/或数据存储器(MEM)中的预设地址中读入至少一个偏移值(OFFSET_BOOT)；

-将所述至少一个偏移值(OFFSET_BOOT)存储到易失性偏移存储器(3)中；以及

-通过利用偏移值(OFFSET_BOOT、OFFSET_RT1、OFFSET_RT2)来执行针对逻辑存储地址(iadr[0-i])的逻辑运算，将逻辑存储地址(iadr[0-i])转换为物理存储地址(phys_adr[0-j])，其中，所述偏移值被分配给给定的存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM7.5，UROM 0、...、UROM 3.5)，并且存储在易失性偏移存储器(3)中。

8.根据权利要求7所述的方法，其中，在存储器接口(1)的初始化时发生所述偏移值(OFFSET_BOOT)的读入和存储，并且仅在之后准许对程序和/或数据存储器(MEM)的存取。

9.根据权利要求7所述的方法，其中，当将逻辑存储地址(iadr[0-i])转换为物理存储地址(phys_adr[0-j])时，估计并且考虑用于选择存储器区(SROM 0、...、SROM 5.5，EROM 0、...、EROM 7.5，UROM 0、...、UROM 3.5)的至少一个控制信号(en_sysrom)。

10.根据权利要求7所述的方法，其中，在存储器接口(1)的运行时间将偏移值(OFFSET_RT1、OFFSET_RT2)写入易失性偏移存取(3)。