CN101048748A - 控制计算机系统的方法和装置 - Google Patents
控制计算机系统的方法和装置 Download PDFInfo
- Publication number
- CN101048748A CN101048748A CNA2005800364878A CN200580036487A CN101048748A CN 101048748 A CN101048748 A CN 101048748A CN A2005800364878 A CNA2005800364878 A CN A2005800364878A CN 200580036487 A CN200580036487 A CN 200580036487A CN 101048748 A CN101048748 A CN 101048748A
- Authority
- CN
- China
- Prior art keywords
- clock frequency
- clock
- conversion
- signal
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 230000008859 change Effects 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000008571 general function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Hardware Redundancy (AREA)
Abstract
用于控制具有至少两个执行单元的计算机系统、尤其是多处理器系统的方法和装置，具有转换装置，通过该转换装置可以在该计算机系统的至少两个不同的运行模式之间进行转换，其中利用运行模式之间的转换也进行该计算机系统的时钟频率的转换。
Description
背景技术
由α粒子或宇宙射线触发的瞬时错误对集成半导体电路来说越来越造成问题。由于结构尺度的减少、电压降低和时钟频率的提高，α粒子或宇宙射线引起的电荷变化使得集成电路中的逻辑值发生错误的概率增大。由此可能产生错误的计算结果。因此在安全性很重要的系统、尤其是汽车中，必须可靠地检测这些错误。
在安全性很重要的系统如汽车的ABS控制系统中(其中必须可靠地检测电子电路的错误功能)通常在这种系统的对应控制装置中采用冗余设置来识别错误。从而例如在公知的ABS系统中各个完整的微控制器都是双重的，其中冗余地计算整个ABS功能并检验一致性。如果出现结果的不一致，则断开ABS系统。
微控制器主要由存储模块(例如RAM、ROM、高速缓存)、处理器(CPU、内核)和输入和输出接口即所谓的外设(例如A/D转换器、CAN接口)组成。由于可以用校验码(奇偶位或ECC)有效监控存储单元，而且通常应用特定地将外设作为传感器信号路径或者执行器信号路径的一部分来监控，因此另一种冗余基本策略在于一个微控制器内核的单独加倍。
这些具有至少两个集成内核的微控制器也作为双核体系结构而公知。两个内核冗余和时钟同步地(Lockstep-Modus)执行相同的程序段，比较两个内核的结果，然后在对一致性进行比较时识别错误。双核系统的这种配置可以称为比较模式。
双核体系结构在其它应用中还用于提高性能。两个内核执行不同的程序、程序段和命令，由此可以提高系统性能，因此双核系统的这种配置可以称为性能模式。该系统也称为对称多处理器系统(SMP)。
该系统的扩展是借助对特殊地址和特殊硬件设备的访问通过软件在两个模式之间切换。在比较模式中将内核的输出信号相互比较。在性能模式中两个内核作为对称的多处理器系统(SMP)工作，并执行不同的程序、程序段或命令。
此外由现有技术公知，μC的时钟频率也可以在运行时改变。例如可以通过降低时钟频率节省电流并因此减小损耗功率。在可以实现在两个模式之间转换的μC中，根据不同的应用存在必须针对一个模式加强可靠性特征的要求。而在现有技术中还不知道其解决办法。
因此本发明要解决的技术问题是按照需要设置多处理器系统的时钟频率，以减小能量消耗、电功率损耗和电磁辐射，或者降低易受干扰性。
发明优点
一种用于控制具有至少两个执行单元的计算机系统的方法或装置，其中可以在该计算机系统的至少两个不同的运行模式之间转换，与公知解决方案相比的优势在于：利用运行模式之间的转换也进行该计算机系统的时钟频率的转换。
在所选择的应用中，有利的是在比较模式中的时钟频率比在性能模式中的时钟频率更高。在其它应用中，特别有利的是在性能模式中的时钟频率比在比较模式中的时钟频率更高。此外有利的是，选择时钟频率之比使得在该至少两个运行模式中的有效性能相同。
此外优选的是，按照以下方式来产生至少一个第二时钟频率：通过转换装置信号、尤其是转换和比较单元的信号来影响用于改变时钟和/或匹配时钟的单元。另一个优点在于：使用可控的PLL来产生至少一个第二时钟频率。
优选的，按照以下方式产生至少一个第二时钟频率：存在至少两个互相独立的用于匹配频率的装置，并且可以受控地在该装置的至少两个输出信号之间转换。优选的，所述至少两个相互独立的用于匹配频率的装置的输出信号之间的转换通过转换装置信号、尤其是转换和比较单元的信号来控制。
其它优点和优选实施方式由权利要求和说明书的特征给出。
附图说明
图1示出具有两个执行单元H100a和H100b以及一个转换和比较单元H110的多处理器系统。
图2示出具有两个执行单元H100a和H100b以及两个转换和比较单元H210和H220的多处理器系统。
图3示出也用于超过两个执行单元的应用的一般转换和比较部件。
图4示出产生一般模式信号的一般转换和比较部件。
具体实施方式
本发明描述了一种方法，其中多处理器系统中的时钟频率的转换与一个这种处理器系统的至少两个运行模式之间的转换相结合。
本发明的主题是一种具有至少两个执行单元以及一个转换和比较单元的多处理器系统，该多处理器系统可以在至少两个运行模式“性能模式”和“比较模式”之间转换。处理器系统的总性能在此根据所设置的不同运行模式而不同。
下面执行单元可以称为处理器/内核/CPU，也可以称为FPU(Floating Point Unit，浮点单元)、DSP(DigitalerSignalprozessor，数字信号处理器)、协处理器或ALU(Arithmeticlogical Unit，算术逻辑单元)。
为了解释性能模式和比较模式的概念，在图3示出也可以用于超过两个执行单元的转换和比较部件的一般情况。从n个要考虑的执行单元向转换和比较部件N100发送n个信号N140，...，N14n。该转换和比较部件可以从该输入信号中产生多达n个输出信号N160，...，N16n。在最简单的情况下，即在“纯性能模式”下，所有信号N14i都导出对应的输出信号N16i。在对立的极限情况下，即在“纯比较模式”下，所有信号N140，...，N14n只导出恰好一个输出信号N16i。
在该图中可以看出如何能形成不同考虑的模式。为此在该图中包含开关逻辑N110的逻辑部件。该开关逻辑首先确定到底存在多少个输出信号。此外开关逻辑N110还确定哪些输入信号产生了哪些输出信号。在此可以一个输入信号恰好产生一个输出信号。因此以数学形式另外公式化地通过开关逻辑定义一个函数，该函数将集合{N140，...，N14n}的每个元素对应于集合{N160，...，N16n}的每个元素。
随后处理逻辑N120对每个输出N16i确定输入以何种形式产生该输出信号。为了例如描述不同的变化可能，非限制一般性地假设输出N160通过信号N141，...N14m产生。如果m＝1，则相当于该信号的接合，如果m＝2则比较信号N141、N142。该比较可以同步或异步地执行，可以逐个位地执行，也可以只对有效位进行或具有公差带。
如果m＞＝3则存在多个可能性。
第一种可能性在于：比较所有信号并且如果存在至少两个不同的值则检测到错误，对该错误可以选择通报。
第二种可能性在于，从m个中选择k个(k＞m/2)。该第二种可能性可以通过采用比较器来实现。可选的，如果信号之一被识别为有差异则可以产生故障信号。如果所有3个信号都不同，则可以产生可能不同的故障信号。
第三种可能性在于将这些值引入一种算法。这例如可以是形成平均值、中值或采用容错算法(FTA)。这种FTA的基础是去掉输入值的极限值并对剩余值求平均值。该求平均值可以对剩余值的整个集合进行，或者优选对容易形成HW的子集合进行。在这种情况下不需要总是实际比较这些值。例如在形成平均值时只需要相加和相除，FTM、FTA或者中值需要部分的排序。必要时在此还可以在极限值足够大时选择输出故障信号。
为简化起见，所述将多个信号处理为一个信号的不同可能性称为比较运算。因此处理逻辑的任务是对每个输出信号确定比较运算的准确结构，因此也为对应的输入信号确定比较运算的准确结构。开关逻辑N110的信息(即不限制一般性的功能)以及处理逻辑的信息(即确定每个输出信号、即每个功能值的比较运算)的组合是模式信息，该模式信息确定模式。该信息一般情况下当然是多值的，也就是说不仅可以通过一个逻辑位来表示。不是所有理论上可考虑的模式在给定的实施中都是有意义的，优选限制被容许模式的个数。需要强调的是，在只有两个执行单元的情况下，此时只有一个比较模式，全部信息可以只浓缩到一个逻辑位。从性能模式到比较模式的转换在一般情况下的特征在于，在性能模式中映射为不同输出的执行单元在比较模式中映射到相同的输出。优选这样来实现，存在执行单元的一个子系统，在该子系统中在性能模式下所有应当在子系统中考虑的输入信号N14i直接连接到对应的输出信号N16i，而在比较模式下所有这些输入信号都映射到一个输出端。可替换的，还可以通过改变配对来进行这样的转换。在一般情况下不能说是性能模式和比较模式，虽然在本发明的给定实施方式中可以将被容许模式的集合限制为这种情况。但总是可以说从性能模式转换到比较模式(反之亦然)。
可以通过软件以控制方式在运行时动态地在这些模式之间转换。在此该转换可以通过执行特殊的转换指令、特殊的指令序列、清楚表示的指令来触发，也可以通过由多处理器系统的至少一个执行单元访问特定的地址来触发。
故障开关逻辑N130采集故障信号，可以选择被动地转换输出N16i，其方法是例如通过开关中断该输出。
在第一优选实施例中，处理器系统的时钟频率的转换这样进行，即为使用者提供的有效性能与运行模式无关地保持为相同(或类似于特定的极限)。为此必须从性能模式出发在切换到比较模式时将时钟频率恰好提高这样的倍数，即性能模式中的性能相对于比较模式中的性能在没有转换时钟频率的情况下也被提高这样的倍数。
PE＝PA，V＝PA，P*fP/fV
其中
PE＝有效性能(使用者可使用的)
PA，P＝性能模式下的原始性能
PA，V＝比较模式下的原始性能
fv＝比较模式下的时钟频率
fp＝性能模式下的时钟频率
该应用的主要优点在于，使用者可使用的有效性能保持相同，也就是与模式无关。因此，性能模式在这种配置中不是导致处理器系统的有效性能提高，而是导致能量消耗和干扰辐射在性能相同时与在比较模式下的运行相比降低。根据系统设计可以在比较模式中以特定边界来设置过时钟。这虽然可能导致更容易出现瞬时错误(EMV、电容离合)，但同时在比较模式下达到非常好的错误识别。该优点尤其是可用于解决调度问题，因为调度算法总是需要执行时间。该执行时间在该实施例中与某个模式的对应无关。由此可以在SW开发中实现更为灵活和模块化的平台策略。
在第二实施例中，建议恰好相反的对应。通过降低时钟频率减小瞬时错误(例如供电电压的短暂的干扰脉冲，软错误)的易发性。如果用更低的时钟频率运行比较模式，则程序部件在该运行模式下的执行不易出现错误，也就是相对于具有更高时钟频率的执行来说更为鲁棒。在时钟同步模式(比较模式)下计算的程序部件根据本发明对错误识别具有更高的要求。但在本实施例中不仅提高了错误识别率(安全方面)，还可以减小错误的出现概率(提高可靠性和安全性)。
在图1示出具有两个执行单元H100a和H100b以及一个转换和比较单元H110的多处理器系统。该转换和比较单元H110在此产生模式信号H150，该信号由时钟改变单元H120用于改变时钟产生单元H130的时钟H160，使得在转换到比较模式时时钟频率所提高的系数恰好等于性能在性能模式下相对于比较模式在不转换时钟频率的情况下所提高的系数。在从性能模式转换到比较模式时，将时钟频率恰好减小相应的系数。然后匹配的时钟H140a、H140b提供给其余单元，尤其是执行单元H100a和H100b。时钟产生单元H130可以是PLL(锁相回路)或者时钟分配器，其可以基于时钟产生单元H130(例如RC谐振器或石英)的基本时钟通过公知方式改变该基本时钟。
在第二种配置中时钟改变单元H120在从性能模式转换为比较模式时减小时钟，从而引起在比较模式中对瞬时错误的灵敏度降低。相应地在从比较模式转换为性能模式时又提高时钟。
模式信号H150在图4中以一般形式示出。转换和比较部件N200的信号和部件N110、N120、N130、N140、N141、N142、N143、N14n、N160、N161、N162、N163、N16n与图3中的转换和比较部件N200有着相同的含义。此外在该图中还示出模式信号N150和故障信号N170。模式信号N150对应于图1和图2的信号H150。可选的故障信号N170由采集故障信号的故障开关逻辑N130产生，并且直接传递单个故障信号或聚集该信号中包含的错误信息。模式信号N150是可选的，其在这些部件之外的使用优选可以分布在很多地点。开关逻辑N110的信息(即不限制一般性的功能)以及处理逻辑的信息(即确定每个输出信号、即每个功能值的比较运算)的组合是模式信息，该模式信息确定模式。该信息一般情况下当然是多值的，也就是说不仅可以通过一个逻辑位来表示。不是所有理论上可考虑的模式在给定的实施中都是有意义的，优选限制被容许模式的个数。由此模式信号向外界传达了相关的模式信息。HW实施优选这样表示，可以配置可从外部看见的模式信号。同样优选的，可配置地构成处理逻辑和开关逻辑。优选这些配置相互谐调。可替换的，只能或另外还可以向外部传达模式信号的变化。这尤其是在二元配置中非常有利。
图2示出采用两个时钟改变单元H120和H220的替换方式。两个执行单元H100a和H100b在此从时钟转换器H200获得其时钟H270a、H270b。该时钟转换器根据由转换和比较单元H110产生的内核模式信号H150来转换时钟。在此该时钟转换器H200具有两个由时钟H240和H250驱动的时钟输入端。时钟H240在此由时钟改变单元H210设置，时钟H250由时钟改变单元H220设置。时钟改变单元H210和H220在此可以选择从时钟产生单元H130获得一个基本时钟H260，否则获得分离的时钟。为此将该配置用于减小提供给性能模式下的执行单元的时钟以由此使两个模式下的性能几乎相同。同样该配置可以用于降低比较模式下的时钟以减小在比较模式中对瞬时错误的灵敏度。
Claims (16)
1.用于控制具有至少两个执行单元的计算机系统、尤其是多处理器系统的方法，其中可以在该计算机系统的至少两个不同的运行模式之间进行转换，
其特征在于，
利用运行模式之间的转换也进行该计算机系统的时钟频率的转换。
2.根据权利要求1所述的方法，
其特征在于，
在比较模式中的时钟频率比在性能模式中的时钟频率更高。
3.根据权利要求1所述的方法，
其特征在于，
在性能模式中的时钟频率比在比较模式中的时钟频率更高。
4.根据权利要求1至3之一所述的方法，
其特征在于，
选择时钟频率之比使得：在该至少两个运行模式中的有效性能相同。
5.根据权利要求1所述的方法，
其特征在于，
按照以下方式产生至少一个第二时钟频率：通过转换装置的信号、尤其是转换和比较单元的信号来影响用于改变时钟和/或匹配时钟的单元。
6.根据权利要求5所述的方法，
其特征在于，
使用可控的PLL来产生至少一个第二时钟频率。
7.根据权利要求1所述的方法，
其特征在于，
按照以下方式来产生至少一个第二时钟频率：存在至少两个互相独立的用于匹配频率的装置，并且可以受控地在该装置的至少两个输出信号之间转换。
8.根据权利要求7所述的方法，
其特征在于，
所述至少两个相互独立的用于匹配频率的装置的输出信号之间的转换通过转换装置信号、尤其是转换和比较单元的信号来控制。
9.用于控制具有至少两个执行单元的计算机系统、尤其是多处理器系统的装置，具有转换装置，通过该转换装置可以在该计算机系统的至少两个不同的运行模式之间进行转换，
其特征在于，
所述装置被设计成：利用运行模式之间的转换也进行该计算机系统的时钟频率的转换。
10.根据权利要求9所述的装置，
其特征在于，
所述装置被设计成：在比较模式中的时钟频率比在性能模式中的时钟频率更高。
11.根据权利要求9所述的装置，
其特征在于，
所述装置被设计成：在性能模式中的时钟频率比在比较模式中的时钟频率更高。
12.根据权利要求9至11之一所述的装置，
其特征在于，
所述装置被设计成：按照以下方式选择时钟频率之比：使得在该至少两个运行模式中的有效性能相同。
13.根据权利要求9所述的装置，
其特征在于，
包含用于改变时钟和/或匹配时钟的单元，而且所述装置被设计成按照以下方式产生至少一个第二时钟频率：通过转换装置信号、尤其是转换和比较单元的信号来影响用于该单元。
14.根据权利要求13所述的装置，
其特征在于，
把所述用于改变时钟和/或匹配时钟的单元实施为PLL以产生至少一个第二时钟频率。
15.根据权利要求9所述的装置，
其特征在于，
所述装置被设计成按照以下方式产生至少一个第二时钟频率：包含至少两个互相独立的用于匹配频率的装置，并且可以受控地在该装置的至少两个输出信号之间转换。
16.计算机系统，该计算机系统具有根据权利要求9至15之一所述的装置。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200410051950 DE102004051950A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem |
| DE102004051950.1 | 2004-10-25 | ||
| DE102004051992.7 | 2004-10-25 | ||
| DE200410051992 DE102004051992A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems |
| DE102005037231.7 | 2005-08-08 | ||
| DE200510037231 DE102005037231A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zur Steuerung eines Rechnersystems |
| PCT/EP2005/055548 WO2006045806A2 (de) | 2004-10-25 | 2005-10-25 | Verfahren und vorrichtung zur steuerung eines rechnersystems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101048748A true CN101048748A (zh) | 2007-10-03 |
Family
ID=36177770
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005800364878A Pending CN101048748A (zh) | 2004-10-25 | 2005-10-25 | 控制计算机系统的方法和装置 |
| CNB2005800364971A Expired - Fee Related CN100520730C (zh) | 2004-10-25 | 2005-10-25 | 在具有至少两个执行单元的计算机系统中对程序代码的执行进行分离的方法和设备 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005800364971A Expired - Fee Related CN100520730C (zh) | 2004-10-25 | 2005-10-25 | 在具有至少两个执行单元的计算机系统中对程序代码的执行进行分离的方法和设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090125749A1 (zh) |
| EP (1) | EP1810150A2 (zh) |
| KR (1) | KR20070067169A (zh) |
| CN (2) | CN101048748A (zh) |
| WO (1) | WO2006045806A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103238122A (zh) * | 2011-01-31 | 2013-08-07 | 三菱重工业株式会社 | 安全装置、安全装置的运算方法 |
| CN103488246A (zh) * | 2012-06-11 | 2014-01-01 | 罗伯特·博世有限公司 | 微控制器的主动功能限制 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006045807A2 (de) * | 2004-10-25 | 2006-05-04 | Robert Bosch Gmbh | Datenverarbeitungssystem mit variabler taktrate |
| DE102005037233A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Datenverarbeitung |
| US8397238B2 (en) * | 2009-12-08 | 2013-03-12 | Qualcomm Incorporated | Thread allocation and clock cycle adjustment in an interleaved multi-threaded processor |
| US9052887B2 (en) * | 2010-02-16 | 2015-06-09 | Freescale Semiconductor, Inc. | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode |
| JP5796311B2 (ja) | 2011-03-15 | 2015-10-21 | オムロン株式会社 | 制御装置およびシステムプログラム |
| US9842014B2 (en) | 2012-11-22 | 2017-12-12 | Nxp Usa, Inc. | Data processing device, method of execution error detection and integrated circuit |
| US9513688B2 (en) * | 2013-03-16 | 2016-12-06 | Intel Corporation | Measurement of performance scalability in a microprocessor |
| US9823983B2 (en) | 2014-09-25 | 2017-11-21 | Nxp Usa, Inc. | Electronic fault detection unit |
| DE102015214385A1 (de) * | 2015-07-29 | 2017-02-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Absichern der Anwendungsprogrammierschnittstelle eines Hypervisors |
| TWM528451U (zh) * | 2016-03-14 | 2016-09-11 | Evga Corp | 電腦效能控制裝置 |
| CN106250200A (zh) * | 2016-08-02 | 2016-12-21 | 合肥奇也信息科技有限公司 | 一种用于计算机划分至少一个软件应用段的执行方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918061A (en) * | 1993-12-29 | 1999-06-29 | Intel Corporation | Enhanced power managing unit (PMU) in a multiprocessor chip |
| TW282525B (zh) * | 1994-06-17 | 1996-08-01 | Intel Corp | |
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
| KR100468561B1 (ko) * | 1996-01-17 | 2005-06-21 | 텍사스 인스트루먼츠 인코포레이티드 | 중앙처리장치의동작특성에따라컴퓨터의동작을제어하는방법및시스템 |
| US6240152B1 (en) * | 1998-08-18 | 2001-05-29 | Sun Microsystems, Inc. | Apparatus and method for switching frequency modes in a phase locked loop system |
| US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
| JP3450814B2 (ja) * | 2000-09-26 | 2003-09-29 | 松下電器産業株式会社 | 情報処理装置 |
| US6763478B1 (en) * | 2000-10-24 | 2004-07-13 | Dell Products, L.P. | Variable clock cycle for processor, bus and components for power management in an information handling system |
| CN100501748C (zh) * | 2003-10-31 | 2009-06-17 | 国际商业机器公司 | 用于动态系统级频率缩放的方法和装置 |
-
2005
- 2005-10-25 KR KR1020077009363A patent/KR20070067169A/ko not_active Application Discontinuation
- 2005-10-25 US US11/666,412 patent/US20090125749A1/en not_active Abandoned
- 2005-10-25 EP EP05801505A patent/EP1810150A2/de not_active Ceased
- 2005-10-25 CN CNA2005800364878A patent/CN101048748A/zh active Pending
- 2005-10-25 CN CNB2005800364971A patent/CN100520730C/zh not_active Expired - Fee Related
- 2005-10-25 WO PCT/EP2005/055548 patent/WO2006045806A2/de active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103238122A (zh) * | 2011-01-31 | 2013-08-07 | 三菱重工业株式会社 | 安全装置、安全装置的运算方法 |
| US9753437B2 (en) | 2011-01-31 | 2017-09-05 | Mitsubishi Heavy Industries, Ltd. | Safety device and computation method for safety device |
| CN103488246A (zh) * | 2012-06-11 | 2014-01-01 | 罗伯特·博世有限公司 | 微控制器的主动功能限制 |
| CN103488246B (zh) * | 2012-06-11 | 2018-06-12 | 罗伯特·博世有限公司 | 微控制器的主动功能限制 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006045806A2 (de) | 2006-05-04 |
| US20090125749A1 (en) | 2009-05-14 |
| WO2006045806A3 (de) | 2006-08-03 |
| CN100520730C (zh) | 2009-07-29 |
| EP1810150A2 (de) | 2007-07-25 |
| CN101048750A (zh) | 2007-10-03 |
| KR20070067169A (ko) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101048748A (zh) | 控制计算机系统的方法和装置 | |
| Narayanan et al. | Scalable stochastic processors | |
| Abnous et al. | Ultra-low-power domain-specific multimedia processors | |
| CN100483359C (zh) | 在具有至少两个处理单元的计算机系统中进行模式转换和信号比较的方法和设备 | |
| CN100538654C (zh) | 在具有多个组件的计算机系统中产生模式信号的方法和设备 | |
| CN101876929B (zh) | 用于同步冗余处理器的状态历史存储器 | |
| CN101120320A (zh) | 在具有至少两个执行单元的计算机系统中进行模式转换的设备和方法 | |
| CN101048730A (zh) | 在具有至少两个执行单元的计算机系统中进行转换的方法和设备 | |
| Saxena et al. | Dependable computing and online testing in adaptive and configurable systems | |
| CN100565466C (zh) | 在具有至少两个处理单元的计算机系统中进行模式转换和信号比较的方法和设备 | |
| CN100520731C (zh) | 在具有至少两个处理单元的计算机系统中进行模式转换和信号比较的方法和设备 | |
| US20080263340A1 (en) | Method and Device for Analyzing a Signal from a Computer System Having at Least Two Execution Units | |
| US20090119540A1 (en) | Device and method for performing switchover operations in a computer system having at least two execution units | |
| CN101048755A (zh) | 在具有至少两个处理单元的计算机系统中进行模式转换和信号比较的方法和设备 | |
| KR20070062565A (ko) | 적어도 2개의 처리 유닛들을 갖는 컴퓨터 시스템에서 모드전환 및 신호 비교를 위한 방법 및 장치 | |
| US20080270747A1 (en) | Method and Device for Switching Over Between Operating Modes of a Multi-Processor System Using at Least One External Signal | |
| Osinski et al. | A survey of fault tolerance approaches on different architecture levels | |
| US20080313384A1 (en) | Method and Device for Separating the Processing of Program Code in a Computer System Having at Least Two Execution Units | |
| Blough et al. | Fault tolerance in super-scalar and vliw processors | |
| CN101048753A (zh) | 在拥有至少两个执行单元的计算机系统中切换的方法和装置 | |
| CN101048743A (zh) | 在具有至少两个执行单元的计算机系统中进行转换的方法和设备 | |
| Krstic et al. | Power/Area-Optimized Fault Tolerance for Safety Critical Applications | |
| Kong et al. | M2STaR: A Multi-Mode Spatio-Temporal Redundancy Design for Fault-Tolerant Coarse-Grained Reconfigurable Architectures | |
| Panhofer et al. | Fault tolerant four-state logic by using self-healing cells | |
| Kriebel et al. | Fault-Tolerant Computing with Heterogeneous Hardening Modes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |