CN101043216A - 一种用于折叠插值结构模拟数字转换器的电流均衡电路 - Google Patents
一种用于折叠插值结构模拟数字转换器的电流均衡电路 Download PDFInfo
- Publication number
- CN101043216A CN101043216A CN 200710065587 CN200710065587A CN101043216A CN 101043216 A CN101043216 A CN 101043216A CN 200710065587 CN200710065587 CN 200710065587 CN 200710065587 A CN200710065587 A CN 200710065587A CN 101043216 A CN101043216 A CN 101043216A
- Authority
- CN
- China
- Prior art keywords
- output
- current mirror
- circuit
- digital converter
- folded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及用于折叠插值结构模拟数字转换器的电流均衡电路,属于电子设备技术领域。包括:两个第一PMOS构成第一电流镜,其源端与折叠电路的正像输出相连,其输出端对叠电路的正像输出进行耦合后输出;两个第二PMOS构成第二电流镜,其源端与折叠电路的反像输出相连,其输出端与第三电流镜的输入端相连;两个NMOS构成第三电流镜,其源端与第二电流镜的输出端相连,其输出端对折叠电路的反像输出进行耦合,并与耦合信号相加后作为本均衡电路的输出。本发明电流均衡电路,其优点是有效地抑制模拟数字转换器折叠电路输出的共模增益,提高折叠电路输出的折叠曲线幅度,有效地均衡折叠曲线的过零点,降低了对后端比较器灵敏度的要求。
Description
技术领域
本发明涉及一种用于折叠插值结构模拟数字转换器的电流均衡电路,属于电子设备技术领域。
背景技术
已有的用于折叠插值结构模拟数字转换器(以下简称ADC)的一种电流均衡电路,发表于“IEEE International Symposium”,vol.6,Page(s):6150-6153 23-26 May 2005,其电路原理图如图1所示,均衡电路的传输函数如式(1)所示:
加权系数hi,由构成电流镜的金属氧化物场效应管(以下简称CMOS)的尺寸决定。图中的Sin代表均衡电路的输入,即折叠插值结构ADC中的折叠插值电路的输出,Sout代表均衡电路的输出。通过对相邻的折叠曲线进行加权求和,达到了均衡折叠曲线过零点失调的目的。一般情况下,取M=3,加权系数h为1/3即可达到较好的均衡效果。上述已有电流均衡电路的优点是直观简单,易于实现,缺点是由于需要对全部的折叠曲线进行均衡,电路规模较大,且电流增益较小,对后端比较器灵敏度要求较高。
发明内容
本发明的目的是提出一种用于折叠插值结构模拟数字转换器的电流均衡电路,以降低电路规模,提高电流增益,通过抑制折叠电路输出的共模增益和谐波,提高均衡性能。
本发明提出的用于折叠插值结构模拟数字转换器的电流均衡电路,包括:
两个第一P型金属氧化物场效应管,构成一对第一电流镜,第一电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的正像输出相连,第一电流镜的输出端用于对所述折叠插值结构模拟数字转换器折叠电路的正像输出进行耦合后输出;
两个第二P型金属氧化物场效应管,构成一对第二电流镜,第二电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的反像输出相连,第二电流镜的输出端与由两个N型金属氧化物场效应管构成的第三电流镜的输入端相连;
两个N型金属氧化物场效应管,构成一对第三电流镜,第三电流镜的源端与第二电流镜的输出端相连,第三电流镜的输出端用于对所述折叠插值结构模拟数字转换器的折叠电路的反像输出进行耦合,并与上述第一电流镜输出的耦合信号相加后作为本均衡电路的输出。
本发明提出的一种用于折叠插值结构模拟数字转换器的电流均衡电路,其优点是比传统方法的电路规模更小,有效地抑制模拟数字转换器折叠电路输出的共模增益,提高折叠电路输出的折叠曲线幅度,提高折叠曲线线性度,从而有效地均衡折叠曲线的过零点,降低了对后端比较器灵敏度的要求。
附图说明:
图1是已有的模拟数字转换器电流均衡电路的电路图。
图2是本发明提出的用于折叠插值结构模拟数字转换器的电流均衡电路图。
具体实施方法
本发明提出的用于折叠插值结构模拟数字转换器的电流均衡电路,电路图如图2所示,包括:
两个第一P型金属氧化物场效应管(以下简称PMOS),构成一对第一电流镜,第一电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的正像输出相连,第一电流镜的输出端用于对所述折叠插值结构模拟数字转换器折叠电路的正像输出进行耦合后输出;
两个第二PMOS,构成一对第二电流镜,第二电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的反像输出相连,第二电流镜的输出端与由两个N型金属氧化物场效应管构成的第三电流镜的输入端相连;
两个N型金属氧化物场效应管(以下简称NMOS),构成一对第三电流镜,第三电流镜的源端与第二电流镜的输出端相连,第三电流镜的输出端用于对所述折叠插值结构模拟数字转换器的折叠电路的反像输出进行耦合,并与上述第一电流镜输出的耦合信号相加后作为本均衡电路的输出。
以下结合附图介绍本发明电流均衡电路的工作原理:
折叠电路是折叠插值结构ADC中,产生折叠曲线的关键电路。典型的单级折叠电路中,各个放大级的共模电压不同,导致各差分对的小信号增益不同,且由于尾电流源的电阻是有限的,导致每个差分级的传输曲线共模增益不同,这就造成了最终折叠曲线的过零点偏差。为了消除这一偏差,必须在输出端消除共模增益的影响。
此外,由于差分级增益有限,导致折叠信号的幅度较小,对后级比较器的分辨率要求过高,同时也限制了整个ADC的分辨率和抗噪声能力,增大了转换的误差。因此必须采取一定的方法提高折叠信号的幅度。
同一折叠模块输出的两个折叠信号,过零点相同,但峰值的极性相反,可以看作是一对差分信号If-和If+,将其分别输入到本发明均衡电路的两个输入端,如图2所示,其中差分信号If-通过PMOS构成的第一电流镜直接耦合到本发明均衡电路的输出端,得到信号Ifa,而差分信号If+则通过PMOS构成的第二电流镜之后,再通过NMOS构成的第三电流镜,经过反向,得到和差分信号If-相同极性的折叠信号Ifb。将两路信号相加,得到最终的输出信号Iout,这样就消除了信号中的共模部分的影响。同时,也消除了折叠曲线中的偶次谐波分量,提高了曲线的线性度。适当的设置电流镜的放大倍数,就可以赠大输出信号的幅度,得到过零点足够均匀,信号增益足够大的折叠信号。
对于8it折叠插值ADC,如果采用5bit细分ADC,4个折叠电路,8倍插值,为达到相同的均衡效果,采用原有的均衡电路,需要金属氧化物场效应管约60个,而采用本发明所提出的电流均衡电路只需24个,显然这样就大大缩小了电路规模。
Claims (1)
1、一种用于折叠插值结构模拟数字转换器的电流均衡电路,其特征在于该电路包括:
两个第一P型金属氧化物场效应管,构成一对第一电流镜,第一电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的正像输出相连,第一电流镜的输出端用于对所述折叠插值结构模拟数字转换器折叠电路的正像输出进行耦合后输出;
两个第二P型金属氧化物场效应管,构成一对第二电流镜,第二电流镜的源端与所述折叠插值结构模拟数字转换器折叠电路的反像输出相连,第二电流镜的输出端与由两个N型金属氧化物场效应管构成的第三电流镜的输入端相连;
两个N型金属氧化物场效应管,构成一对第三电流镜,第三电流镜的源端与第二电流镜的输出端相连,第三电流镜的输出端用于对所述折叠插值结构模拟数字转换器的折叠电路的反像输出进行耦合,并与上述第一电流镜输出的耦合信号相加后作为本均衡电路的输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100655874A CN100539429C (zh) | 2007-04-17 | 2007-04-17 | 一种用于折叠插值结构模拟数字转换器的电流均衡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100655874A CN100539429C (zh) | 2007-04-17 | 2007-04-17 | 一种用于折叠插值结构模拟数字转换器的电流均衡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101043216A true CN101043216A (zh) | 2007-09-26 |
CN100539429C CN100539429C (zh) | 2009-09-09 |
Family
ID=38808483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100655874A Expired - Fee Related CN100539429C (zh) | 2007-04-17 | 2007-04-17 | 一种用于折叠插值结构模拟数字转换器的电流均衡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100539429C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102128973B (zh) * | 2010-01-19 | 2015-05-20 | 深圳艾科创新微电子有限公司 | 一种电压过零检测电路及具有该检测电路的dc-dc转换器 |
-
2007
- 2007-04-17 CN CNB2007100655874A patent/CN100539429C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102128973B (zh) * | 2010-01-19 | 2015-05-20 | 深圳艾科创新微电子有限公司 | 一种电压过零检测电路及具有该检测电路的dc-dc转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN100539429C (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5114293B2 (ja) | 波形等化回路 | |
JP3737346B2 (ja) | サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器 | |
US20060061502A1 (en) | Switched-capacitor circuit and pipelined a/d converter | |
CN101540609B (zh) | 三角积分数模转换器以及数模转换方法 | |
CN103414442A (zh) | 基于斩波技术的高精度全差分放大器 | |
WO2015039049A1 (en) | Circuits and methods for switched-mode operational amplifiers | |
CN1874161A (zh) | 产生差分信号的高带宽仪器和方法 | |
CN105867517A (zh) | 一种高精度、输出电压可调的参考电压产生电路 | |
US8446178B2 (en) | Comparator and analog-to-digital | |
US20130093515A1 (en) | Pwm comparator and class d amplifier | |
US6756928B2 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
CN101043216A (zh) | 一种用于折叠插值结构模拟数字转换器的电流均衡电路 | |
CN111669177B (zh) | 一种模数转换器 | |
CN101483408B (zh) | 无源混频器 | |
Sundstrom et al. | A kick-back reduced comparator for a 4-6-Bit 3-GS/s flash ADC in a 90nm CMOS process | |
JP6230178B2 (ja) | サンプルホールド回路および差動サンプルホールド回路 | |
CN102723918A (zh) | 一种跨导放大器、电阻、电感以及滤波器 | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
CN102714502B (zh) | A/d转换电路 | |
CN212726952U (zh) | 用于麦克风差分输入转单端输出的放大电路 | |
CN112910565A (zh) | 一种应用于高速光互连的pam4信号的接收解调电路 | |
EP2364528A1 (en) | System and method for converting between cml signal logic families | |
CN109660257B (zh) | 可调式信号等化装置与其调整方法 | |
CN206611391U (zh) | 具有自适应控制增益大动态范围的跨阻放大器 | |
US6545567B1 (en) | Programmable analog tapped delay line filter having cascaded differential delay cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090909 Termination date: 20160417 |
|
CF01 | Termination of patent right due to non-payment of annual fee |