CN101030834B - 降低低密度校验编码的差错平底的方法及装置 - Google Patents
降低低密度校验编码的差错平底的方法及装置 Download PDFInfo
- Publication number
- CN101030834B CN101030834B CN200610058276A CN200610058276A CN101030834B CN 101030834 B CN101030834 B CN 101030834B CN 200610058276 A CN200610058276 A CN 200610058276A CN 200610058276 A CN200610058276 A CN 200610058276A CN 101030834 B CN101030834 B CN 101030834B
- Authority
- CN
- China
- Prior art keywords
- frame
- verification
- encoded
- unit
- check code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明公开了一种低密度校验编码的方法,以解决现有的低密度校验编码方式在应用中存在其差错平底无法满足系统要求的问题;该方法为通过接收待编码的数据帧,并对每一个待编码的数据帧进行低密度校验编码后输出编码结果;其中,在每连续编码N个待编码的数据帧后输出一个校验帧,N为正整数;在对校验帧进行低密度校验编码时缓存下一个所述待编码的数据帧。本发明还同时公开了一种编码装置。
Description
技术领域
本发明涉及通信领域的信道编码,特别涉及一种降低低密度校验编码的差错平底的方法及装置。
背景技术
低密度校验码(LDPC码)又称哥拉格(Gallager)码,它是1962年提出的一种性能接近香农(Shannon)限的编码,具有较大的灵活性。LDPC码是根据稀疏随机图来构造的,因而它的码子之间具有很好的码距离。LDPC码属于线性纠错码,它的校验矩阵是一个稀疏校验阵,每个码字满足一定数目的线性约束,通常来说约束数非常小;同时由于LDPC码的约束是由一个稀疏图定义的,因而使得它的译码变得相对较为容易,且可实现完全的并行操作,硬件复杂度相对较低。LDPC编码一般具有较低的差错平底(error floors),但在某些特别的应用中仍然无法满足要求,而通过LDPC编码本身的特性无法进一步降低差错平底,这样就限制了低密度校验编码的应用。如,采用3744点的LDPC编码时,其误码平底可达到10-8,但在数字地面电视传输系统中电视传输系统要求误码平底达到10-10,因此,采用现有的LDPC编码方式,其差错平底无法满足该要求。
发明内容
本发明提供一种降低低密度校验编码的差错平底的方法及装置,以解决现有的低密度校验编码在应用中存在其差错平底无法满足系统要求的问题。
本发明提供以下技术方案:
一种降低低密度校验编码的差错平底的方法,包括如下步骤:
接收待编码的数据帧;
对所述数据帧进行低密度校验编码并输出,并且,在每连续编码N个所述待编码的数据帧后,对用于校验该N个数据帧的校验帧进行低密度校验编码并输出,N为正整数;
在对校验帧进行低密度校验编码时缓存下一个所述待编码的数据帧。
根据上述方法:
通过对连续N个待编码的数据帧中的对应位进行逻辑运算得到所述校验帧。
所述校验帧采用奇偶校验帧。
所述逻辑运算采用二进制模2和运算。
所述待编码的数据帧长度根据编码的码字长度与编码率的乘积确定。
一种编码装置,包括:
接收单元,接收待编码的数据帧;以及在对校验帧进行低密度校验编码时缓存下一个所述待编码的数据帧;
校验单元,产生用于差错校验的校验帧;
编码单元,对所述接收单元输出的数据帧和校验单元输出的校验帧进行低密度校验编码;
控制单元,在所述编码单元每连续编码N个数据帧后,控制所述校验单元向编码单元输出校验帧。
所述校验单元对连续N个待编码的数据帧中的对应位进行逻辑运算得到所述校验帧。
所述控制单元与所述校验单元和接收单元为相互独立的单元;或者,所述控制单元设置在所述接收单元或校验单元内。
本发明在连续对N个待编码的数据帧编码后插入一个奇偶校验帧,能够降低低密度校验编码的差错平底,从而能够满足在一些特殊应用中对差错平底特性的要求。例如,通过仿真,如果低密度校验编码的码字采用3744点,编码率采用1/2,则该低密度校验编码本身的差错平底特性为10-8,无法达到移动和手持无线电视传输系统的传输误码要求。若采用本发明,当N值取55时,差错平底特性则降至10-10以上,从而达到了对移动和手持无线电视传输系统的传输误码要求。同时,本发明具有实现简单的特点。
附图说明
图1A、图1B为本发明实施例中的编码器结构示意图;
图2为本发明中实施例中编码的主要流程图;
图3为采用本发明编码后的系统帧结构示意图。
具体实施方式
为了方便清楚地说明本发明,首先作如下的术语定义:
二进制模2和运算:指操作数只有0和1,其运算规则为0与0、1与1的模2和均为0,1与0、0与1的模2和为1的一种运算。
为了能够降低低密度校验编码的差错平底,本发明在N个低密度校验编码的数据帧后插入一个校验帧,在接收端通过该校验帧可以判断前N个低密度校验编码的数据帧中是否有错误,并且在有错误时能够利用该校验帧纠正其中的部分或全部错误,从而降低低密度校验编码的差错平底。
在本实施例中,将进行低密度校验编码前需要接收的数据帧长度记为dataL,系统所采用的低密度校验编码的码字长度记为CW,编码率记为Ratio,则进行低密度校验编码前接收的数据帧长度dataL等于CW乘以Ratio,其中码字长度CW和编码率根据系统的要求而定。一般,编码率Ratio可选择1/2,2/3,3/4等。
参阅图1A所示,本实施例中的编码装置(或称编码器)包括:接收单元100、控制单元110、校验单元120和编码单元130。
接收单元100用于接收待编码的数据帧。
校验单元120产生用于对数据帧进行差错校验的校验帧。校验帧利用待编码的数据帧产生,因此,校验单元120的输入端可与与接收单元100的输入单元连接(如本图中所示),也可以与接收单元100的某一个输出端连接,当接收单元100单元接收到待编码的数据帧后通过该输出端及时输出给校验单元120。
编码单元130的输入端与接收单元100和校验单元120的输出端连接,对输入的待编码数据帧和校验帧进行低密度校验编码并输出。
控制单元110在所述编码单元130每连续编码N个待编码的数据帧后,向接收单元100和校验单元120输出控制信号,控制所述校验单元120向编码单元130输出校验帧,由编码单元130对该校验帧进行低密度校验编码,以保证在N个低密度校验编码的数据帧后插入一个校验帧。控制单元110的输入端可以通过与接收单元100的输出端连接来对编码单元130已编码的数据帧进行计数。控制单元110的输入端也可以通过与接收单元100的输入端连接来对编码单元130已编码的数据帧进行计数,如图1B所示,此时,接收和发送采样不同的时钟频率,如发送时钟频率是接收时钟频率的(N+1)/N倍。
对于校验帧,为实现简单,一种较佳的方式是采样奇偶校验帧。为了进一减少对硬件资源的消耗,在本实施例中,校验单元120通过对连续N个编码前的数据帧中的对应位进行逻辑运算得到校验帧,然后将该校验帧进行低密度校验编码后输出。
一种产生校验帧的具体方法为:首先设置一个存储单元用于存储奇偶校验后的数据,其存储单元的大小为dataL,存储单元的初始值全为0或1,其中,初始值为0时为奇校验,初始值为1时则为偶校验,然后在每次接收一个数据帧(数据帧的总长度为DataL)的同时更新存储单元的值,其方法是当接收数据帧的某位的同时将该位与存储单元中对应位进行二进制模2和运算,运算后的结果用来更新存储单元的对应位,例如,当接收数据帧的第1位数据时,将这一位数据与存储单元中的第1位进行二进制模2和运算,运算后的结果更新存储单元的第1位,当接收数据帧的第2位数据时,将这一位数据与存储单元中的第2位进行二进制模2和运算,运算后的结果更新存储单元的第2位,依此类推。
当控制单元110通过计数,检测到编码单元130连续编码(或接收单元100连续接收)N个待编码的数据帧后,复位计数器并向接收单元100和校验单元120发送控制信号;接收单元100根据该控制信号缓存输出给编码单元120的待编码的数据帧,校验单元120则将之前根据待编码的连续N个数据帧得到的校验帧输出到编码单元130,同时在接收下一个连续的N个数据帧前将存储单元中的所有值重新设为初始值,即全为0(偶校验)或全为1(奇校验)。
当然,也可以采用其他方式校验方式的校验帧,如,可以采用RS(Reed-Solomon码),将前面的数据帧的相应位作为信息位,校验帧作为RS码的校验位,因为RS码是一个多进制的BCH码,此时,每个数据帧每次计算校验帧中的对应位时可以以8位及一个字节为基本单位进行运算,CRC码即循环冗余校验码,每个数据帧每次计算校验帧中的对应位时可以以8位及一个字节为基本单位进行运算。
控制单元110与所述校验单元120和接收单元100可以为相互独立的单元;当然,所述控制单元110也可以设置在所述接收单元100或校验单元120内。
参阅图2所示,在本实施例中,实现低密度校验编码的主要流程如下:
步骤200、接收单元100接收待编码的数据帧,该数据帧包含的比特(Bit)数dataL为低密度校验编码的码字长度CW乘以编码率Ratio。
步骤210、校验单元110对接收的待编码数据帧进模2和运算,并更新先前运算后产生的数据帧。
步骤220、接收单元100向编码单元130输出数据帧后,控制单元120判断是否已连续编码N个数据帧(如N为55),若是,则进行步骤230,否则,累计已连续编码的数据帧,并继续步骤260。
步骤230、复位计数器,并分别向接收单元110和校验单元120输出控制信号。
步骤240、接收单元110根据所述控制信号,缓存下一个需要输出给编码单元130的数据帧。
步骤250、校验单元120根据所述控制信号,向编码单元130输出校验帧。
步骤260、编码单元130对输入的数据帧进行低密度校验编码,并输出编码结果。
重复进行步骤200到步骤260,直到完成结束编码过程。
在上述流程中,某些步骤可以在某一时刻同时进行。如,接收到待编码的数据帧后,接收单元100和校验单元120对数据帧的处理可能同时进行。
通过本发明编码后的系统帧结构如图3所示,在每N个系统原有的数据帧后增加一个奇偶校验帧,通过这种方式能够降低低密度校验编码的差错平底。降低差错平底的幅度与N值有关,N值越小,低密度校验编码的差错平底在本身的基础上就降得越多,但是系统的传输效率也相应减少;反之,N值越大,低密度校验编码的差错平底特性本身的基础上就降得相应的少一些。
本发明能进一步降低低密度校验编码的差错平底并且实现简单等优点。特别适用于低密度校验编码的差错平底不满足系统要求的领域中。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种降低低密度校验编码的差错平底的方法,其特征在于,包括如下步骤:
接收待编码的数据帧;
对所述数据帧进行低密度校验编码并输出,并且,在每连续编码N个所述待编码的数据帧后,对用于校验该N个数据帧的校验帧进行低密度校验编码并输出,N为正整数;
在对校验帧进行低密度校验编码时缓存下一个所述待编码的数据帧。
2.如权利要求1所述的方法,其特征在于,通过对连续N个待编码的数据帧中的对应位进行逻辑运算得到所述校验帧。
3.如权利要求2所述的方法,其特征在于,所述校验帧采用奇偶校验帧。
4.如权利要求3所述的方法,其特征在于,所述逻辑运算采用二进制模2和运算。
5.如权利要求1至4之一所述的方法,其特征在于,所述待编码的数据帧长度根据编码的码字长度与编码率的乘积确定。
6.一种编码装置,其特征在于,包括:
接收单元,接收待编码的数据帧;以及在对校验帧进行低密度校验编码时缓存下一个所述待编码的数据帧;
校验单元,产生用于差错校验的校验帧;
编码单元,对所述接收单元输出的数据帧和校验单元输出的校验帧进行低密度校验编码;
控制单元,在所述编码单元每连续编码N个数据帧后,控制所述校验单元向编码单元输出校验帧。
7.如权利要求6所述的装置,其特征在于,所述校验单元对连续N个待编码的数据帧中的对应位进行逻辑运算得到所述校验帧。
8.如权利要求7所述的装置,其特征在于,所述校验单元产生奇偶校验帧。
9.如权利要求6、7或8所述的装置,其特征在于,所述控制单元与所述校验单元和接收单元为相互独立的单元;或者,所述控制单元设置在所述接收单元或校验单元内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610058276A CN101030834B (zh) | 2006-02-28 | 2006-02-28 | 降低低密度校验编码的差错平底的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610058276A CN101030834B (zh) | 2006-02-28 | 2006-02-28 | 降低低密度校验编码的差错平底的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101030834A CN101030834A (zh) | 2007-09-05 |
CN101030834B true CN101030834B (zh) | 2010-05-12 |
Family
ID=38715941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610058276A Expired - Fee Related CN101030834B (zh) | 2006-02-28 | 2006-02-28 | 降低低密度校验编码的差错平底的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101030834B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6226771B1 (en) * | 1998-12-14 | 2001-05-01 | Cisco Technology, Inc. | Method and apparatus for generating error detection data for encapsulated frames |
KR20020081521A (ko) * | 2001-04-18 | 2002-10-28 | 주식회사 하이닉스반도체 | 무선통신 시스템에서의 순방향 패킷 송수신 방법 |
JP2005191779A (ja) * | 2003-12-25 | 2005-07-14 | Victor Co Of Japan Ltd | 符号化方法及び符号化装置並びに復号方法及び復号装置 |
CN1736050A (zh) * | 2002-11-08 | 2006-02-15 | 因芬尼昂技术股份公司 | 基于包的数据传输系统中消息的差错控制编解码的方法 |
-
2006
- 2006-02-28 CN CN200610058276A patent/CN101030834B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6226771B1 (en) * | 1998-12-14 | 2001-05-01 | Cisco Technology, Inc. | Method and apparatus for generating error detection data for encapsulated frames |
KR20020081521A (ko) * | 2001-04-18 | 2002-10-28 | 주식회사 하이닉스반도체 | 무선통신 시스템에서의 순방향 패킷 송수신 방법 |
CN1736050A (zh) * | 2002-11-08 | 2006-02-15 | 因芬尼昂技术股份公司 | 基于包的数据传输系统中消息的差错控制编解码的方法 |
JP2005191779A (ja) * | 2003-12-25 | 2005-07-14 | Victor Co Of Japan Ltd | 符号化方法及び符号化装置並びに復号方法及び復号装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101030834A (zh) | 2007-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101156321B (zh) | Ldpc编码码字、特别是dvb-s2 ldpc编码码字的解码控制方法和设备 | |
CN103888148B (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
CN110113132B (zh) | 一种编译码方法和终端 | |
RU2369008C2 (ru) | Устройство и способ кодирования-декодирования блочного кода проверки на четность с низкой плотностью с переменной длиной блока | |
CN101217337B (zh) | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 | |
CN101395804B (zh) | 使用ldpc码编码和解码的方法 | |
US20100023838A1 (en) | Quasi-cyclic LDPC (Low Density Parity Check) code construction | |
CA2661264C (en) | Method of correcting message errors using cyclic redundancy checks | |
US20080232357A1 (en) | Ls digital fountain code | |
CN100583653C (zh) | 一种ldpc级联码的编码方法、译码方法及其译码器 | |
KR101625273B1 (ko) | 더 짧은 블록 길이를 이용하여 더 긴 선형 블록 코드워드를 생성 및 디코딩하기 위한 장치, 시스템 및 방법 | |
ATE411647T1 (de) | Ratenkompatible low-density parity-check (ldpc) codes | |
CN1574650A (zh) | 在通信系统中解码低密度奇偶校验码的装置和方法 | |
CN100592639C (zh) | 低密度奇偶校验编码方法、装置及奇偶校验矩阵生成方法 | |
EP2134018A1 (en) | Method for recovery of lost and/ or corrupted data | |
JP2009526476A (ja) | ラプターコードをデコードする方法及び装置 | |
CN107423161A (zh) | 应用于快闪存储器中的自适应ldpc码纠错码系统和方法 | |
US8386906B2 (en) | Multi-CSI (cyclic shifted identity) sub-matrix based LDPC (low density parity check) codes | |
CN102130695A (zh) | 一种级联码的译码方法及装置 | |
CN108631937A (zh) | 一种信息处理方法、装置及设备 | |
CN100539441C (zh) | 一种低密度奇偶校验码的译码方法 | |
WO2018149354A1 (zh) | 极化码的编码方法、装置及设备、存储介质 | |
EP3737013B1 (en) | Encoding method, decoding method and device | |
CN101030834B (zh) | 降低低密度校验编码的差错平底的方法及装置 | |
CN102801432A (zh) | 一种多进制ldpc的串行fht-bp译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20180228 |