CN101023399A - 偏置电路 - Google Patents

Abstract

一种在带隙电压基准电路和温度传感器中使用的偏置电路，包括一对晶体管(Q₁、Q₂)，其中第一晶体管(Q₁)被设置为以发射极电流I_bias进行偏置，以及第二晶体管被设置为以发射极电流的m倍mI_bias进行偏置。设置所述电路，以便部分地在具有值R_bias并且用于承载与I_bias相等的偏置电流的第一电阻装置的两端、以及部分地在具有与R_bias/m实质相等的值并且用于承载与第二晶体管的基极电流相等电流的第二电阻装置的两端，产生晶体管的基极－发射极电压之间的差。这导致当用于经由衬底双极型晶体管的发射极对衬底双极型晶体管进行偏置时，使用从其中产生实质是PTAT的集电极电流的偏置电流I_bias、以及实质上与衬底双极型晶体管的正向电流增益无关的基极－发射极电压。

Description

偏置电路

技术领域

本发明涉及一种偏置电路，更具体地，涉及一种用于例如带隙电压基准电路和温度传感器的偏置电路。

背景技术

产生与绝对温度(PTAT)成比例的电流的偏置电路广泛地用于集成电路中。它们的主要应用在于双极型晶体管(以及弱倒置(weak-inversion)中的CMOS晶体管)中与温度无关的偏置。PTAT偏置电路还用于带隙电压基准，其中将PTAT电压与双极型晶体管的基极-射极电压结合，以产生与温度无关的基准电压。另一个应用在于温度传感器，其中将PTAT电压或电流用作温度的测量。

CMOS技术中的PTAT偏置电路、带隙基准和温度传感器通常基于衬底双极型晶体管(图1)。此种晶体管的集电极由衬底形成，并且因此接地。因此，此种晶体管通常经由其发射极进行偏置，如图2的晶体管Q所示，导致集电极电流：

$I_C=\frac{B_F}{B_F+1}{I}_{\mathrm{bias}}---\left(1\right)$

其中B_F是晶体管的大信号正向电流增益，以及I_bias是施加到发射极的电流。

因此，在基极-发射极电压中引入了关于B_F的不希望依赖性：

$V_{\mathrm{BE}}=\frac{\mathrm{kT}}{q}\ln \left(\frac{I_C}{I_S}\right)=\frac{\mathrm{kT}}{q}\ln \left(\frac{I_{\mathrm{bias}}}{I_S}\frac{B_F}{B_F+1}\right)=\frac{\mathrm{kT}}{q}\ln \left(\frac{I_{\mathrm{bias}}}{I_S}\right)+\frac{\mathrm{kT}}{q}\ln \left(\frac{B_F}{B_F+1}\right)---\left(2\right)$

其中，k是玻尔兹曼常数，q是电子电荷，T是绝对温度，以及I_s是晶体管的饱和电流。

在较老的CMOS工艺中，B_F相当地大，因此公式(2)中的误差项较小。针对0.7um的CMOS中22的典型B_F，误差是约1mV。然而，利用每一个新的工艺生产，B_F的典型值减少(表1)。针对0.18um，误差已经增加到约14mV。

表1：针对各种CMOS工艺生产，衬底pnp晶体管的正向电流-增益B_F的典型值

CMOS生产	典型BF
		0.7μm	22
0.5μm	8
		0.35μm	5.5
0.25μm	1.5
		0.18μm	1.4

如果B_F是温度并且与工艺无关，公式(2)中的误差项可以通过利用因子(B_F+1)/B_F对I_bias进行缩放来进行补偿。然而，B_F是强温度相关并且从晶片到晶片有所变化。因此，关于B_F的依赖性影响了V_BE的传播和温度依赖性，并且将随着每一次新的工艺生产更加严重，使带隙基准和温度传感器的初始精确性退化。

传统的CMOS PTAT偏置电路如图3所示。晶体管T₁和T₂以1∶m的发射极电流比对两个匹配的衬底pnp晶体管Q₁和Q₂进行偏置，其中，典型地通过来自T₁的m个相同拷贝的并联组合来构造电流，使晶体管T₂形成特定尺寸以便提供m倍于晶体管T₁的漏极电流。假设它们的电流增益与电流无关，它们的集电极电流比也将是1∶m。结果，基极-发射极电压差将是：

$\mathrm{\Δ}{V}_{\mathrm{BE}}=V_{\mathrm{BE}2}-V_{\mathrm{BE}1}=\frac{\mathrm{kT}}{q}\ln \left(m\right)---\left(3\right)$

这是PTAT。依靠运算放大器10，将晶体管Q₂的发射极和与晶体管Q₁的发射极串联连接的电阻器R_bias的上部端子保持在相同的电势，使得在电阻器R_bias的两端产生晶体管Q₁和Q₂的基极-发射极电压ΔV_BE的差。结果，电路中的偏置电流是：

$I_{\mathrm{bias}}=\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_{\mathrm{bias}}}=\frac{\mathrm{kT}\ln \left(m\right)}{q{R}_{\mathrm{bias}}}---\left(4\right)$

如果通过与晶体管T₁匹配的晶体管T₃将该偏置电流施加到晶体管Q₃的发射极，并且因此带来相同的漏极电流，由于其有限的电流增益B_F，其集电极电流将不会是PTAT，并且因此其基极-发射极电压V_BE3可以由公式(2)描述并且受到B_F的传播和温度依赖性的影响。

发明内容

本发明提出了一种偏置电路，包括一对晶体管，第一晶体管被设置为以发射极电流I_bias进行偏置，以及第二晶体管被设置为以发射极电流的m倍mI_bias进行偏置，所述电路被设置为部分地在具有值R_bias、并且用于承载与Ibias相等的偏置电流的第一电阻装置两端、以及部分地在具有与R_bias/m实质相等的值并且用于承载与第二晶体管的基极电流相等的电流的第二电阻装置的两端，产生晶体管的基极-发射极电压之间的差。

这导致在偏置电流I_bias的使用中，当偏置电流I_bias用于经由衬底双极型晶体管的发射极对衬底双极型晶体管进行偏置时，从其中产生实质是PTAT的集电极电流和与衬底双极型晶体管的正向电流增益实质无关的基极-发射极电压。因此，可以将本发明的偏置电路用在高精度带隙电压基准电路、或高精度温度传感器中。

优选地，被设置为以1∶m的发射极电流比进行偏置的这对晶体管是衬底双极型晶体管。它们可以是匹配的双极型晶体管并且可以具有不相等的发射面积(emitter area)。

在一个实施例中，由于晶体管对的非理想非零基极电阻R_base，第二电阻装置的值相反地(counter effect)减小与R_base(m-1)/m实质相等的量。

根据另一个方面，本发明提出了一种电压基准电路，包括体现了如上限定的本发明的偏置电路、以及衬底双极型晶体管，其中，偏置电流I_bias用于经由双极型晶体管的发射极对双极型晶体管进行偏置，以产生基极-发射极电压(V_REF)，所述基极-发射极电压(V_REF)用于产生实质上与温度无关的带隙基准电压。

此外，本发明提出了一种温度传感器，包括体现了如上限定的本发明的偏置电路或电压基准电路。

附图说明

这里参考附图描述现有技术的设备和电路以及本发明的实施例，其中：

图1是在CMOS技术中的公知衬底pnp晶体管的剖面侧视图；

图2是示出了以公知方式经由衬底pnp晶体管的发射极对其进行偏置的电路图；

图3是公知PTAT偏置电路的电路图；

图4是根据本发明实施例的PTAT偏置电路的电路图；

图5和图6是示出了分别针对使用图3的公知电路以及根据如图4所示的本发明实施例的电路进行偏置的晶体管的基极-发射极电压对温度的曲线的图；

图7是根据本发明第二实施例的PTAT偏置电路的电路图；

图8是根据本发明实施例的带隙电压基准电路的方框图；以及

图9是根据本发明另一个实施例的温度传感器的方框图。

具体实施方式

体现本发明的偏置电路的电路图如图4所示。利用与Q2的基极串联连接的额外电阻器R_bias/m，由以下方程式给出用于偏置电流I_bias的表达式：

$V_{\mathrm{BE}1}+I_{\mathrm{bias}}{R}_{\mathrm{bias}}=m{I}_{\mathrm{bias}}\frac{1}{I+B_F}\frac{R_{\mathrm{bias}}}{m}+V_{\mathrm{BE}2}$

$\⇒I_{\mathrm{bias}}=\frac{1+B_F}{B_F}\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_{\mathrm{bias}}}---\left(5\right)$

如果将该偏置电流施加到Q3的发射极，其集电极电流将是：

$I_{C3}=\frac{B_F}{1+B_F}{I}_{\mathrm{bias}}=\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_{\mathrm{bias}}}---\left(6\right)$

这是PTAT。因此，电流增益(B_F)不会影响集电极电流。因此以PTAT集电极电流对衬底双极型晶体管进行偏置，而不是PTAT发射极电流(如图3电路中的情况)。由于方程式(2)中B_F导致的误差项消失，使晶体管基极-发射极电压与其电流增益无关，并且从而减少了其绝对值及其温度依赖性的扩散。

图5和图6示出了V_BE3关于B_F的温度依赖性的改善。在这些仿真中，R_bias具有200kOhms的值，m＝8并且R_bias为约500 Ohms。

实际上，在改进电路中，可能仍然存在一些(较小的)残余依赖性，由pnp晶体管的非零基极电阻R_base产生。与Q₂的基极串联的电阻可能减小了R_base·(m-1)/m以校正R_base的额定值，但是由于R_bias和R_base不同的温度依赖性，将残留一些依赖性。只要R_bias＞＞R_base，该依赖性可以保持较小，并且获得大于10×的改善。

至于公知的PTAT偏置电路，图4的改进电路的许多变化是可能的。例如，可以针对Q₁和Q₂使用不同的发射面积。所有变化的共同之处在于添加值R_bias/m的额外电阻，与具有最高发射极电路密度的晶体管的基极串联，其中m是Q₁和Q₂的发射极电流的比。

图4的电路的精确性受到运算放大器10和双极型晶体管的偏移限制。图7示出了所述电路的发展，其中由于限幅(chopping)导致这些偏移的作用强烈减小。

通过向图4的实施例增加双向开关S₁、S₂、S₃和S₄以及单向开关S₅至S₁₀来形成图7的电路，而现在运算放大器包括两极，全微分(fully-differential)第一级12和第二级10。电压源V_os对这些级的输入基准偏置加上双极型晶体管Q₁和Q₂的偏移进行建模(model)。

开关S₁被设置成将晶体管T₁的源极与(a)包括Q₁的电路分支或(b)Q₂的分支相连，并且S₂操作于补偿态，按照相对于晶体管T₂的源极相反的方式。

开关S₃将运算放大器(经由偏移电源V_os)与(a)电阻器R_bias1的顶部端子或(b)R_bias1的底部端子相连，所述底部端子还与晶体管Q₁的发射极相连。

开关S₄将运算放大器(经由其第一级12的正输入)与(a)电阻器R_bias2的底部端子，所述底部端子还与晶体管Q₂的发射极相连，或(b)R_bias2的顶部端子相连。

开关S₅和S₆协作，使得(a)Q₁的基极接地，并且将值R_bias/m的电阻器连接在Q₂的基极和地之间；或(b)反之亦然。

开关S₇至S₁₀协作，以便(a)将第一级12的负输出与第二级10的正输入相连，并且将第一级12的正输出与第二级10的负输入相连；或(b)反之亦然。

利用处于拔出(drawn)位置的开关，即如上可选地(a)，Q3的基极-发射极电压是：

$V_{\mathrm{BE}\mathrm{3,1}}=\frac{\mathrm{kT}}{q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}+V_{\mathrm{os}}}{R_{\mathrm{bias}1}{I}_S}\right)\≅\frac{\mathrm{kT}}{q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_{\mathrm{bias}1}{I}_S}\right)+\frac{\mathrm{kT}}{q}\frac{V_{\mathrm{os}}}{\mathrm{\Δ}{V}_{\mathrm{BE}}}---\left(7\right)$

其中，Vos对运算放大器和双极型晶体管的综合偏移进行建模。利用处于其他位置的开关，即如上可选地(b)，偏移项的信号变化为：

$V_{\mathrm{BE}\mathrm{3,2}}=\frac{\mathrm{kT}}{q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}-V_{\mathrm{os}}}{R_{\mathrm{bias}2}{I}_S}\right)\≅\frac{\mathrm{kT}}{q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{R_{\mathrm{bias}1}{I}_S}\right)-\frac{\mathrm{kT}}{q}\frac{V_{\mathrm{os}}}{\mathrm{\Δ}{V}_{\mathrm{BE}}}---\left(8\right)$

这两个值之间的均值为：

$V_{\mathrm{BE}3,\mathrm{avg}}=\frac{\mathrm{kT}}{2q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}^2-V_{\mathrm{os}}^2}{R_{\mathrm{bias}1}{R}_{\mathrm{bias}2}{I}_S^2}\right)\≅\frac{\mathrm{kT}}{q}\ln \left(\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}}{I_S\sqrt{R_{\mathrm{bias}1}{R}_{\mathrm{bias}2}}}\right)-\frac{\mathrm{kT}}{q}\frac{V_{\mathrm{os}}^2}{2\mathrm{\Δ}{V}_{\mathrm{BE}}^2}---\left(9\right)$

这示出了偏移被减小因子2ΔV_BE/V_os。例如，如果V_os＝5mV并且ΔV_BE＝kT/q In(m)＝60mV，关于V_BE3的偏移从2mV减小到0.09mV。

本发明可以应用于产生与绝对温度成比例(PTAT)的电流的任何偏置电路。可以利用该发明的产品包括具有带隙基准的任何电路。该发明还尤其有益于深亚微米CMOS技术的设计，其中衬底双极型晶体管的BF值继续减小。

图8示出了体现本发明的偏置电路如何可以合并在基准电路中。根据本发明实施例配置的电流-增益无关偏置电路2产生偏置电流I_bias。将该电流提供到双极型晶体管Q的发射极。通过双极型晶体管Q的基极-发射极电压V_BE与来自PTAT电压产生器电路4的PTAT电压的总和，产生温度无关的输出电压V_REF。后者补偿了前者的负温度系数。

偏置电路2可以用于产生双极型晶体管所需的偏置电流I_bias，尤其是如果该晶体管是二极管连接的衬底pnp晶体管，使得产生基极-发射极电压以及因此产生的输出电压对晶体管的电流增益的扩散不敏感，并且因此将具有较高的初始精确性。

图9示出了采用本发明的智能温度传感器电路。将模拟-数字转换器(ADC)用于产生温度“temp”的数字表示。该转换器本质上计算温度相关电压(例如，PTAT电压V_PTAT)与温度无关基准电压V_REF的比。后者可以按照如上所述相同的方式产生，然后可以按照类似的方式应用偏置电路2，以便减小基准电压对于所使用的双极型晶体管Q的电流增益的扩散的敏感性。所得到的基准电压的改进初始精确性导致了温度传感器的改进初始精确性。

根据阅读本发明，对于本领域普通技术人员其他变化和修改是显而易见的。此种变化和修改可以包含本领域公知的等同物和其他特征，并且可以用来代替或增加这里已经描述的特征。

尽管已经在该申请中将权利要求阐明为所述特征的具体组合，应该理解的是，本发明公开的范围还包括任意新颖特征或这里公开的明确或隐含特征的任意新颖组合、及其概括。

在单独实施例的内容中描述的特征还可以被提供为单独实施例中的组合。相反地，为了简要起见，在单独实施例中描述的不同特征还可以单独地被提供或处于任何适合的子组合。申请人因此提醒：在本申请或任意其它导出物的审查期间，可以将新的权利要求阐明为此种特征和/或此种特征的组合。

Claims (7)

1.一种偏置电路，包括一对晶体管(Q₁、Q₂)，第一晶体管(Q₁)被设置为以发射极电流I_bias进行偏置，以及第二晶体管被设置为以发射极电流的m倍mI_bias进行偏置，设置所述电路，以便部分地在具有值R_bias并且用于承载与I_bias相等的偏置电流的第一电阻装置两端、以及部分地在具有与R_bias/m实质相等的值并且用于承载与第二晶体管的基极电流相等的电流的第二电阻装置的两端，产生晶体管的基极-发射极电压之间的差。

2.如权利要求1所述的偏置电路，其中，被设置为以1∶m的发射极电流比进行偏置的所述晶体管对(Q₁、Q₂)是衬底双极型晶体管。

3.如权利要求1或2所述的偏置电路，其中，被设置为以1∶m的发射极电流比进行偏置的所述晶体管对(Q₁、Q₂)是匹配的双极型晶体管。

4.如任一项前述权利要求所述的偏置电路，其中，被设置为以1∶m的发射极电流比进行偏置的所述晶体管对(Q₁、Q₂)具有不相等的发射面积。

5.如任一项前述权利要求所述的偏置电路，其中，由于晶体管对的非理想非零基极电阻R_base，第二电阻装置的值实质上相反地减小了与R_base(m-1)/m相等的量。

6，一种电压基准电路，包括根据任一项前述权利要求所述的偏置电路(2)以及衬底双极型晶体管，其中，偏置电流I_bias用于经由所述双极型晶体管的发射极对所述双极型晶体管进行偏置，以产生基极-发射极电压(V_REF)，所述基极-发射极电压(V_REF)用于产生实质上与温度无关的带隙基准电压。

7.一种温度传感器，包括根据任一项前述权利要求所述的电路。

Images