CN101013209A - 显示装置 - Google Patents

Abstract

一种显示装置，包括多条传送栅极信号的栅极线，其中每个栅极信号具有栅极接通电压和栅极关断电压；多条与栅极线交叉并传送数据电压的数据线；多条与栅极线平行延伸并传送存储信号的存储电极线；多个以矩阵形式排列的像素，其中每个像素包括连接到栅极线和数据线的开关元件、连接到开关元件以及公共电压的液晶电容器、连接到开关元件以及存储电极线的存储电容器；和多个基于栅极信号产生存储信号的存储信号产生器。紧接地在完成将数据电压充电到液晶电容器和存储电容器后，施加到每个像素的存储信号具有可改变的电压电平。

Description

显示装置

对相关申请的交叉参考

本申请要求2005年12月9目在韩国知识产权局提交的韩国专利申请No.10-2005-0120740的优先权和权益，并且其全部内容通过引用合并于此。

技术领域

本发明涉及一种显示装置。

背景技术

通常，液晶显示器包括两个具有像素电极、公共电极的显示面板，和在面板之间具有介电各向异性的液晶层。像素电极以矩阵排列内并连接到开关元件，如薄膜晶体管(TFT)，该薄膜晶体管顺序施加数据电压到上述像素。公共电极设置在显示面板的整个表面上并且被提供有公共电压。像素电极、公共电极、和液晶层构成液晶电容器。液晶电容器与开关元件一起就是像素单元。

图像数据电压使施加到两面板之间的液晶层的电场强度发生变化，从而控制通过液晶层的光透射率来显示与数据电压对应的图像。为了防止液晶老化，使数据电压的极性关于公共电压在每帧、每像素行、或每像素反转。

然而，因为液晶分子的响应速度低，使充电到液晶电容器内的电压(此后称为像素电压)达到目标电压需要时间。目标电压是实现所需亮度的电压。上述时间取决于目标电压和预先充电到液晶电容器上的电压之间的差。因此，当目标电压和预先充电的电压之间的差较大时，仅使用目标电压将不足以使像素电压在开关元件接通的时间段内达到目标电压。

为了解决上述问题，已经采用了一种DCC(动态电容补偿)方案。DCC方案利用充电速度与液晶电容器的电压成比例这一事实。使施加到像素的数据电压(实际上是数据电压和公共电压之间的差，通常假定为0V)被选择为高于目标电压，从而缩短像素电压达到目标电压的时间。然而，在DCC方案中，需要执行DCC计算的帧存储器和驱动电路。因此，其存在的问题是电路设计难并且生产成本增加。

为了降低中等或小尺寸显示装置如移动电话中的能耗，执行行反转(rowreversion)。然而，随着中等或小尺寸显示装置分辨率的提高，能耗也增加。尤其是，当执行DCC计算时，由于附加的计算和电路，大大提高了能耗。

采用行反转与采用点反转相比，数据电压中用于图像显示的范围很小，在点反转中数据电压的极性对于每个像素都反转。因此，在VA(垂直定向(alignment))型液晶显示器中，如果驱动液晶的阈值电压较高，表示图像显示的灰度等级的数据电压的可用范围就会减小阈值电压的量。因此，不能得到所需的亮度。

发明内容

根据本发明的一个方面，显示装置提供了改善的响应速度和图像质量，但没有增加能耗。根据本发明的实施例，一种显示装置包括：多条传送栅极信号的栅极线，每个栅极信号具有栅极接通电压和栅极关断电压；多条与栅极线交叉并传送数据电压的数据线；多条与栅极线平行延伸并传送存储信号的存储电极线；多个排列在矩阵内的像素，每个像素包括连接到栅极线和数据线的开关元件、液晶电容器、和连接到开关元件以及存储电极线的存储电容器；和多个基于棚极信号产生存储信号的存储信号产生器。施加到每个像素的存储信号的电压电平在用数据电压对液晶电容器和存储电容器充电后紧接地被改变如下：当充电数据电压具有正极性时，存储信号从低电平改变到高电平；并且当充电数据电压具有负极性时，存储信号从高电平改变到低电平。棚极接通电压被保持约1H。

施加到相邻存储电极线的存储信号具有互相不同的电平，并且施加到相同存储电极线的存储信号可以在每个帧反转。

显示装置可以执行行反转。存储信号产生器可以与栅极线、数据线和存储电极线一起形成。存储信号产生器可以包括多个分别输出存储信号到存储电极线的信号产生电路。驱动电压可以包括第一电平和低于第一电平的第二电平，并且驱动电压的电平可以在每大约1H被反转。

第一和第二驱动电压分别可以包括第一电平和小于第一电平的第二电平，第一驱动电压具有关于第二驱动电压的波形反转的波形，并且第一和第二驱动电压在每个帧反转。

显示装置还可以包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线相邻的第二导线，第一导线和第二导线的位置在每个像素行改变，并且第一和第二开关元件的输入端分别连接到相邻的导线。

显示装置还可以包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线平行的第二导线，并且第一和第二开关元件的输入端与第一和第二导线之间的连接在每个像素行改变。

各个信号产生电路可以包括：具有第一电平的第一驱动电压；具有不同于第一电平的第二电平的第二驱动电压；第一选择电压；具有关于第一选择电压的波形反转的波形的第二选择电压；具有连接到第一选择电压的输入端和连接到栅极线的控制端的第一开关元件；具有连接到第二选择电压的输入端和连接到栅极线的控制端的第二开关元件；具有连接到第一开关元件的输出端的控制端和连接到相应存储电极线的输出端的第三开关元件；以及具有连接到第二开关元件的输出端的控制端和连接到存储电极线的输出端的第四开关元件。第三开关元件具有连接到第一和第二驱动电压中的一个的输入端，并且第四开关元件具有连接到第一和第二驱动电压中的另一个的输入端。

第一和第二选择电压可以分别包括第三电平和小于第三电平的第四电平，第一选择电压具有关于第二选择电压的波形反转的波形，并且第一和第二选择电压在每个帧反转。

显示装置还可以包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线相邻的第二导线，第一导线和第二导线的位置在每个像素行改变，并且第三和第四开关元件的输入端分别连接到相邻的导线。

存储信号产生器可以包括具有分别连接到存储电极线的多个级的移位寄存器。

存储信号产生器还可以包括多个连接到奇数级或偶数级的反相器。

移位寄存器可以是集成电路。

附图说明

下面将参考附图详细描述本发明的示例实施例，其中：

图1是根据本发明示例实施例的液晶显示器的方框图；

图2是根据本发明示例实施例的液晶显示器内的一个像素的等效电路图；

图3是根据本发明示例实施例的信号产生电路的例子的电路图；

图4是用在包括图3示出的信号产生电路的液晶显示器中的信号的时序图；

图5A和5B是根据本发明示例实施例的信号产生电路的另一个例子的电路图；

图6是用在包括图5A或5B的信号产生电路的液晶显示器内的信号的时序图；

图7是根据本发明另一示例实施例的信号产生电路的另一个例子的电路图；

图8是用在包括图7的信号产生电路的液晶显示器内的信号的时序图；

图9是示出了根据本发明示例实施例、根据信号产生电路的操作的液晶的响应速度和像素电极电压的变化的图表；

图10是示出了现有技术中液晶显示器内响应速度和像素电极电压的变化图表；

图11是根据本发明的实施例的液晶显示器内的薄膜晶体管阵列面板的例子的布局图；

图12A和12B是分别沿着图11中的线VIIA-VIIA和线VIIB-VIIB的薄膜晶体管阵列面板的截面图；

图13是根据本发明的实施例的液晶显示器内的薄膜晶体管阵列面板的另一例子的布局图；以及

图14A和14B是分别沿着图13中的线XIVA-XIVA和线XIVB-XIVB的薄膜晶体管阵列面板的截面图。

具体实施方式

在附图中，为清楚起见，放大了层、薄膜、面板、区域等的厚度。应当理解，当元件如层、薄膜、区域或基板被描述为在另一个元件“之上”时，其可以直接在另一个元件之上或者也可以存在居间元件。相反，当元件被描述为直接在另一个元件之上时，就没有居间元件的存在。将参考图1和2详细描述本发明示例实施例的液晶显示器。

图1是根据本发明示例实施例的液晶显示器的方框图，并且图2是根据本发明示例实施例的液晶显示器内的一个像素的等效电路图。

如图1所示，液晶显示器包括液晶面板组件300、栅极驱动器400、数据驱动器500、存储信号产生器700、连接到数据驱动器500的灰度电压产生器800、和控制上述组件的信号控制器600。

液晶面板组件300包括多条信号线G₁-G_n、G_d、D₁-D_m、及S₁-S_n，和多个连接到信号线G₁-G_n、G_d、D₁-D_m、及S₁-S_n并基本上以矩阵排列的像素PX。在图2所示的结构图中，液晶面板细件300包括互相面对的底板100和上板200以及插入在板100和200之间的液晶层3。信号线包括多条栅极线G₁-G_n和G_d、多条数据线D₁-D_m、以及多条存储电极线S₁-S_n。

栅极线G₁-G_n和G_d包括传送栅极信号(在下文中也称为“扫描信号”)的多条常规栅极线G₁-G_n和一条附加栅极线G_d。存储电极线S₁-S_n与常规栅极线G₁-G_n交替连接并传送存储信号。数据线D₁-D_m传送数据电压。

栅极线G₁-G_n和G_d以及存储电极线S₁-S_n基本上沿行方向延伸并基本上互相平行，而数据线D₁-D_m基本上沿列方向排列并基本上互相平行。

参考图2，每个像素PX，如连接到第i条常规栅极线G_i(i＝1，2，......2n)和第j条数据线D_j(j＝1，2，......m)的像素PX包括连接到信号线G_i和D_j的开关元件Q、以及连接到开关元件Q的液晶电容器Clc和存储电容器Cst。

开关元件Q是三端元件，如薄膜晶体管，并且被设置在底板100上。开关元件Q具有连接到常规栅极线G_i的控制端、连接到数据线D_j的输入端、和连接到液晶电容器Clc和存储电容器Cst的输出端。

液晶电容器Clc包括作为两端的底板100上的像素电极191和上板200上的公共电极270、和插入在两电极之间作为电介质的液晶层3。像素电极191连接到开关元件Q。公共电极270设置在上板200的整个表面上并且被提供有公共电压Vcom，该公共电压是具有预定值的DC电压。

与图2不同的是，公共电极270可以设置在底板100上，并且在这种情况下，两个电极191和270中的至少一个可以形成为线或条的形状。

存储电容器Cst用作液晶电容器Clc的辅助电容器，并通过利用插入在像素电极191和存储电极线S_i之间的绝缘体使像素电极191和存储电极线S_i交迭而形成。

为了实现彩色显示，每个像素单独地显示一种基色(空间分割)，或每个像素顺序交替地显示基色(时间分割)。通过基色的空间或时间组合可以得到所需的颜色。所述基色的例子是包括红、绿和蓝的三基色。图2是空间分割的例子，其中每个像素PX都包括表示其中一种基色的彩色滤光片230。不像图2，彩色滤光片230可以提供在底板100的像素电极191的上面或下面。至少将一个用于使光偏振的偏光镜(未示出)附加在液晶面板组件300的外表面。

参考图1，灰度电压产生器800产生全部数目的棚极电压或产生有限数目的与像素PX的透射率相关的灰度电压(下文中也称之为“参考灰度电压”)。部分(参考)灰度电压相对于公共电压Vcom具有正极性，而其它的(参考)灰度电压相对于公共电压Vcom具有负极性。

棚极驱动器400合成棚极接通电压Von和棚极关断电压Voff，以产生施加到栅极线G₁-G_n和G_d的栅极信号。棚极驱动器400与信号线G₁-G_n、G_d、D₁-D_m、及S₁-S_n和开关元件Q一起集成到液晶面板组件300中。然而，棚极驱动器400可以包括至少一个以带装载封装(tape carrier package-TCP)形式安装在LC面板组件300上或柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片，其附加到面板组件300上。作为选择，栅极驱动器400可以安装在单独的印刷电路板(未示出)上。

存储信号产生器700连接到存储电极线S₁-S_n和栅极线G₁-G_n，并施加具有高电平电压和低电平电压的存储信号。

代替向存储信号产生器700提供来自连接到棚极驱动器400的附加棚极线G_d的信号，可以向存储信号产生器700提供来自单独的单元如信号控制器600或单独的信号产生器(未示出)的信号。在这种情况下，附加棚极线G_d不需要形成在液晶显示面板组件300上。

存储信号产生器700与信号线G₁-G_n、G_d、D₁-D_m、及S₁-S_n和开关元件Q一起集成到液晶面板组件300中，但栅极驱动器400可以包括至少一个以带装载封装(TCP)形式安装在LC面板组件300上或柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片，其附加到面板组件300上。可供选择的是，棚极驱动器400可以安装在单独的印刷电路板(未示出)上。

信号控制器600控制棚极驱动器400、数据驱动器500、和存储信号产生器700。单元500、600、和800中的每个都可以包括至少一个以带装载封装(TCP)形式安装在LC面板组件300上或柔性印刷电路(FPC)薄膜上的集成电路(IC)芯片，其附加到面板组件300上。作为选择，单元500、600、和800中的至少一个与信号线G₁-G_n、D₁-D_m、及开关元件Q一起集成到面板组件300中。作为选择，所有单元500、600、和800可以集成在一个IC芯片上，但是，单元500、600、和800中的至少一个或单元500、600、和800中的至少一个中的至少一个电路元件可以设置在单独的IC芯片以外。

现在，将详细描述液晶显示器的操作。信号控制器600从外部图形控制器(未示出)接收输入图像信号R、G和B以及输入控制信号。输入图像信号R、G和B包含像素PX的亮度信息。亮度具有预定数目的灰度等级，例如1024(＝2¹⁰)、256(＝2⁸)、或64(＝2⁶)灰度。输入控制信号包括垂直同步信号Vsync、水平同步信号Hsync、主时钟信号MCLK、和数据使能信号DE。

信号控制器600基于输入控制信号和输入图像信号R、G和B、根据液晶显示面板组件300的操作需要来处理图像信号R、G和B，以产生栅极控制信号CONT1、数据控制信号CONT2、和存储控制信号CONT3，并且接下来将栅极控制信号CONT1传送到栅极驱动器400，将数据控制信号CONT2和处理过的图像信号DAT传送到数据驱动器500，并且将存储控制信号CONT3传送到存储信号产生器700。

栅极控制信号CONT1包括用于指示扫描开始的扫描开始信号STV、和至少一个用于控制棚极接通电压Von的输出周期的时钟信号。栅极控制信号CONT1还可以包括用于定义栅极接通电压Von的持续时间的输出使能信号OE。

数据控制信号CONT2包括用于指示一行像素PX的数据传送的水平同步开始信号STH、用于命令向数据线D₁-D_m施加数据电压的负载信号LOAD、和数据时钟信号HCLK。数据控制信号CONT2还可以包括用于关于公共电压Vcom反转数据电压的极性的反转信号RVS。

响应于来自信号控制器600的数据控制信号CONT2，数据驱动器500接收一行像素的数字图像信号DAT的分组，将数字图像信号DAT转换成从灰度电压选择的模拟数据电压，并将模拟数据电压提供到数据线D₁-D_m。

响应于来自信号控制器600的棚极控制信号CONT1，棚极驱动器400向常规栅极线G₁-G_n中相应的一条，如第i条常规棚极线Gi提供栅设接通电压Von，并接通连接到常规棚极线G_i(除不连接到开关元件Q的附加栅极线G_d外)的开关元件Q。接下来通过被激活的开关元件Q，将提供到数据线D₁-D_m的数据电压提供到第i行的像素PX，从而对像素PX内的液晶电容器Clc和存储电容器Cst充电。

施加至像素PX的数据电压和公共电压的量值(magnitude)之间的差被表示为像素PX的液晶电容器Clc的电压，其被称为像素电压。液晶电容器Clc内的液晶分子具有取决于像素电压的量值的定向，并且分子定向决定通过液晶层3的光的偏振。该(或多个)偏光镜将光的偏振转换成光透射率，从而使像素PX具有由数据电压的灰度表示的亮度。

随着一个水平周期(也称之为“1H”并且等于水平同步信号Hsync和数据使能信号DE的一个周期)的经过，数据驱动器500提供数据电压到第(i+1)行的像素PX，并且接下来栅极驱动器400将施加到第i常规栅极线G_i的棚极信号变为棚极关断电压Voff，并将施加到下一条常规栅极线G_i+1的棚极信号变为栅极接通电压Von。

接下来，第i行的开关元件Q断开，从而使像素电极191处于浮置状态。

存储信号产生器700基于信号控制器600的存储控制信号CONT3和提供到相应栅极线的栅极信号的电压变化，改变提供到相应存储电极线的存储信号的电压电平。从而，像素电极191的电压根据存储电极线上的电压变化而变化。通过对所有像素行重复上述步骤，液晶显示器显示一帧图像。

当一帧结束后下一帧开始时，控制提供到数据驱动器500上的反转信号RVS，使得数据电压的极性被反转(称之为“帧反转”)。此外，提供到一行像素PX上的数据电压的极性基本上相同，而提供到两个相邻行的像素PX上的数据电压的极性被反转(例如，行反转)。

因为根据本发明示例实施例的液晶显示器执行帧反转和行反转，提供到一行像素PX上的所有数据电压的极性是正或负，并且在每一帧发生变化。此时，当通过正极性的数据电压为像素电极191充电时，提供到存储电极线S₁-S_n的存储信号从低电平改变到高电平电压。另一方面，当通过负极性的数据电压为像素电极191充电时，存储信号从高电平改变到低电平电压。结果是，当利用正极性的数据电压为像素电极191充电时，像素电极191上的电压上升得更多，并且当利用负极性的数据电压为像素电极191充电时，像素电极191上的电压下降得更多。因此，像素电极191的电压范围比作为数据电压的基础的灰度电压的范围宽，从而增大了利用低基本电压的亮度范围。

存储信号产生器700可以包括多个分别连接到存储电极线S₁-S_n的信号产生电路。信号产生电路的例子将参考图3和图4描述。

图3是根据本发明示例实施例的信号产生电路的电路图，并且图4是用在包括图3示出的信号产生电路的液晶显示器内的信号的时序图。

参考图3，信号产生电路包括输入端IP和输出端OP。在第i个信号产生电路STi中，输入端IP连接到被提供第i个棚极信号g_i(在下文中称之为“输入信号”)的第i条栅极线G_i，并且输出端OP连接到第i条存储电极线S_i以输出第i个存储信号Vs_i。类似地，在第(i+1)个信号产生电路中，输入端IP连接到被提供有作为输入信号的第(i+2)个栅极信号g_i+2的第(i+2)条棚极线G_i+2，并且输出端OP连接到第(i+1)条存储电极线S_i+1以输出第(i+1)个存储信号Vs_i+1。

将来自信号控制器600的存储控制信号CONT3的驱动信号V_SL提供给信号产生电路。

如图4所示，驱动信号V_SL具有低电平电压V-和高电平电压V+。驱动信号V_SL的周期可以是大约2H，并且其占空比可以是大约50％。此外，驱动信号V_SL每帧反转。驱动信号V_SL可以具有大约5V的高电平电压V+和大约0V的低电平电压V-。

如图3内所示，信号产生电路包括两个晶体管Tr1和Tr2，每个晶体管都具有控制端、输入端、和输出端。晶体管Tr1和Tr2可以是非晶硅晶体管或多晶硅薄膜晶体管。

每个信号产生电路的晶体管Tr1的控制端连接到输入端IP并连接到紧前一个信号产生电路的晶体管Tr2的控制端。晶体管Tr1和Tr2的输入端都连接到线SL以接收信号V_SL。晶体管Tr1和Tr2的输出端都连接到输出端OP。

附加棚极线G_d(图1)传送栅极信号到连接于最后一条存储电极线S_n的最后一个信号产生电路，但上述可以改变。作为选择，可以从单独的单元、如信号控制器600或外部装置向最后一个信号产生电路提供控制信号。

信号产生电路除了输入信号之外具有相同的结构。下面将参考图3描述提供存储信号Vs_i和Vs_i+1到第i条和第(i+1)条存储电极线S_i和S_i+1的第i个和第(i+1)个信号产生电路ST_i和ST_i+1的操作。根据本发明的液晶显示器执行一行反转和帧反转。

当将输入信号，也就是栅极接通信号Von提供到第i条栅极线G_i的输入端IP时，第i个信号产生电路ST_i的晶体管Tr1接通。此时，驱动信号V_SL具有低电压电平V-。将驱动信号V_SL的低电平电压V-提供到输出端OP，并因此存储信号Vs_i具有低电平电压V-。

大约1H后，栅极信号g_i从栅极接通电压Von改变到栅极关断电压Voff，并且提供到第(i+1)条栅极线G_i+1的棚极信号g_i+1具有栅极接通电压Von。此时，驱动信号V_SL从低电平电压V-改变到高电平电压V+。从而，在第i个信号产生电路ST_i中，晶体管Tr1关断，但晶体管Tr2接通，从而将具有高电平电压V+的驱动信号V_SL通过接通的晶体管Tr2施加到输出端OP。也就是说，通过将栅极接通电压VOn提供到棚极线G_i而完成对像素行的充电后，存储信号Vs_i从低电平电压V-改变到高电平电压V+。

此外，第(i+1)个信号产生电路ST_i+1的晶体管Tr1接通，从而使驱动信号V_SL的高电压V+提供到输出端OP，作为存储信号Vs_i+1。

在大约1H后，栅极信号g_i+1具有栅极关断电压Voff，并且提供到第(i+2)条棚极线G_i+2的棚极信号g_i+2具有栅极接通电压Von。由此，晶体管Tr1关断，但第(i+1)个信号产生电路ST_i+1的晶体管Tr2接通，使得存储信号Vs_i+1从高电平电压V+改变到低电平电压V-。

接下来，解释存储信号的电压变化导致的像素电极电压Vp的改变。在下文中，每个电容器及其电容量都表示为相同的附图标记。

首先，通过等式1得到像素电极电压Vp。在等式1中，Clc和Cst分别表示液晶电容器和存储电容器及其电容量，V+表示存储信号Vs的高电平电压，并且V-表示存储信号Vs的低电平电压。

如等式1所示，像素电极电压Vp通过从数据电压V_D增加或减少变化量Δ来定义，该变化量通过液晶电容器和存储电容器的电容量Clc和Cst与存储信号Vs的电压变化来定义。

[等式1]

$V_P=V_D\±\mathrm{\Δ}=V_D\±\frac{C_{\mathrm{st}}}{C_{\mathrm{st}}+C_{\mathrm{lc}}}(V+-V-)$

这样设计像素，使得数据电压V_D在大约0V到大约5V的范围内，并且Cst与Clc彼此相等。当V+-V-＝5V时，在等式1中Vp＝V_D±2.5。

结果是，当存储信号Vs的电压变化时，像素电极电压Vp根据数据电压V_D的极性，从施加到数据线D₁到D_m中全部相关数据线的数据电压V_D增加或减少大约±2.5V。也就是，当极性为正时，像素电极电压Vp增加大约+2.5V，并且当极性为负时，像素电极电压Vp减少大约-2.5V。由于像素电极电压Vp的变化，像素电压的范围也变宽了。例如，当公共电压Vcom固定为大约2.5V时，由于施加到像素电压的数据电压V_D的范围是大约0V到大约5V，像素电压的范围在大约-2.5V到+2.5V。然而，当存储信号Vs从高电平电压V+变到低电平电压V-时，像素电压的范围也变宽了，如从大约-5V到大约+5V。

以上述方式，像素电压的范围被加宽了一个值，该值与存储信号的变化V+-V-导致的像素电极电压Vp的变化量Δ差不多。因此，用于表示灰度等级的电压的范围变宽了，从而可以改进亮度。

此外，因为公共电压被固定在恒定电压，与交替施加高和低电压的情况相比，能耗降低了。也就是，当施加到公共电极的公共电压是大约0V或5V时，施加到在数据线和公共电极之间形成的寄生电容器的电压具有大约±5V的最大值。然而，当公共电压固定为大约是2.5V时，施加到在数据线和公共电极之间形成的寄生电容器的电压减小到大约±25V的最大值。因为在数据线和公共电极之间形成的寄生电容器的能耗减少了，液晶显示器的总能耗也减少了。

然而，因为液晶的响应速度较低，液晶分子不能快速响应像素电压。因此，液晶电容器Clc的静电电容取决于液晶电容器Clc的像素电压，并且根据液晶分子是否到达重新定向或稳定状态而发生变化。结果是，像素电极电压Vp根据液晶分子是否到达稳定状态而发生变化。

接下来，将描述像素电极电压Vp根据液晶分子是否到达了稳定状态的变化。

在最大像素电压施加到液晶电容器Clc并且液晶分子到达稳定状态后，假定液晶电容器Clc的静电电容是在施加最小像素电压并且液晶分子到达稳定状态后的液晶电容器Clc的静电电容的三倍。最大像素电压是最大灰度等级(正常黑色型内的白色灰度等级)像素电压。最小像素电压是最小灰度等级(正常黑色型内的黑色灰度等级)像素电压。此外，假定V+-V-＝5V并且Clc＝Cst。

当液晶分子到达稳定状态时将最大灰度等级像素电压施加到液晶电容器Clc后的像素电极电压Vp由等式1表示。因为V+-V-＝大约5V并且Clc＝Cst，像素电极电压Vp是Vp＝V_D±2.5V。

然而，在最大灰度等级像素电压施加到液晶电容器Clc后的情况下，液晶分子不能到达稳定状态，像素电极电压Vp由等式2表示。

降式2]

$\mathrm{Vp}=V_D\±\mathrm{\Δ}=V_D\±\frac{C_{\mathrm{st}}}{C_{\mathrm{st}}+C_{\mathrm{lc}}}(V+-V-)$

$=V_D\±\frac{C_{\mathrm{st}}}{C_{\mathrm{st}}+\frac{1}{3}{C}_{\mathrm{st}}}(V+-V-)=V_D\±\frac{3}{4}(V+-V-)$

因为，V+-V-＝5V，所以V_p＝V_D±3.75

在将最大灰度等级像素电压施加至液晶电容器Clc的情况下，液晶分子不能到达稳定状态，并且当液晶分子到达稳定状态时将最小灰度等级像素电压施加到液晶电容器Clc后，像素电极电压Vp维持在像素电极电压。也就是，像素电极电压Vp维持在最后一帧状态。因此，存储信号的变化V+-V-导致的像素电极电压Vp的变化量Δ从大约±2.5V增加到大约±3.75V。

在从最小灰度的像素电极电压变化到另一灰度的像素电极电压的情况下，存储信号的变化V+-V-导致的像素电极电压Vp的变化量还增加，直到液晶分子到达稳定状态。当V+-V-＝大约5V时，变化量Δ增加到大约±3.75V的最大值。

因此，按照惯例，如图6所示，虽然在所有帧内将对应于目标像素电极电压V_T的像素电极电压Vp施加到像素电极，但由于在完成充电操作后的相邻数据电压的影响，在像素电极内充电的像素电极电压减小，从而在一帧内不能到达目标像素电极电压V_T，从而在数帧后，像素电极电压Vp可以到达目标像素电极电压V_T。

然而，相据本发明的示例实施例，如图5所示，因为施加到像素电极的像素电极电压Vp比目标像素电极电压V_T高，像素电极可以在一帧内到达目标像素电极电压V_T。结果是，与现有技术相比，液晶的响应速度RC可以提高。

因而，通过从数据电压V_D增加或减少存储信号Vs的电压变化量，当像素已经被充电了正极性的数据电压时，像素电极电压Vp增加了该电压变化量，并且相反，当像素已经被充电了负极性的数据电压时，像素电极电压Vp减少了该电压变化量。由此，像素电压的变化量比灰度电压的范围宽了所增加或减小的像素电极电压Vp，从而可以增加被表示的亮度的范围。

此外，因为公共电压固定在预定值，与高值和低值交替的公共电压相比，能耗降低了。

接下来，将参考图5A、5B和图6描述根据本发明的示例实施例的信号产生电路的另一例子。

与图3相比，执行相同操作的部件用相同的附图标记表示，并且将省略对其的详细描述。

图5A和5B是根据本发明示例实施例的信号产生电路的另一个例子的电路图，并且图6是用在包括图5A或5B中示出的信号产生电路的液晶显示器中的信号的时序图。

与图3内示出的信号产生电路相似的是，图5A和5B中示出的每个信号产生电路都包括两个晶体管Tr11和Tr22、或Tr21和Tr22，每个上述晶体管都具有控制端、输入端、和输出端。

然而，与图3不同的是，图5A和5B示出的信号产生电路通过两条导线SL1和SL2、或SL1a和SL2a被提供存储控制信号CONT3的两个驱动信号V_SL1和V_SL2。驱动信号V_SL1和V_SL2分别具有低电平电压V-和高电平电压V+。驱动信号V_SL1和V_SL2具有大约180°的相位差，并由此是互相反转的波形。驱动信号V_SL1和V_SL2的波形在每帧内反转。此时，驱动信号V_SL1和V_SL2的波形可以在两个相邻帧之间的空白部分反转。驱动信号V_SL1和V_SL2的低电平电压V-可以是大约0V，并且驱动信号V_SL1和V_SL2的高电平电压V+可以是大约5V。

因此，与图3相比，图5A和5B内示出的信号产生电路在两个晶体管Tr11和Tr22、或Tr21和Tr22的输入端与驱动信号V_SL1和V_SL2之间具有不同的连接。

详细地讲，图5A的导线SL1和SL2每行交替排列，从而使左边和右边位置在每行改变。

由此，晶体管Tr11和Tr21、Tr21和Tr22的输入端都连接到紧相邻的导线SL1和SL2，但输入的驱动电压V_SL1和V_SL2按每行改变。例如，当奇数信号产生电路的晶体管的输入端连接到驱动信号V_SL1时，偶数信号产生电路的晶体管的输入端连接到驱动信号V_SL2。相反，当奇数信号产生电路的晶体管的输入端连接到驱动信号V_SL2时，偶数信号产生电路的晶体管的输入端连接到驱动信号V_SL1。

与图5A不同的是，图5B内示出的信号产生电路的导线SL1a和SL2a沿纵向方向平行延伸，并且由于晶体管Tr11、Tr21、Tr12和Tr22与导线SL1a和SL2a之间的连接的改变，输入到晶体管Tr11、Tr21、Tr12和Tr22的输入端的驱动信号V_SL1和V_SL2按每行改变。例如，当奇数信号产生电路的输入端连接到紧相邻的、被提供有驱动信号V_SL1的导线SL1a时，偶数信号产生电路的输入端连接到下一紧相邻的、被提供有驱动信号V_SL2的导线SL2a。相反，当奇数信号产生电路的输入端连接到下一紧相邻的、被提供有驱动信号V_SL1的导线SL1b时，偶数信号产生电路的输入端连接到紧相邻的、被提供有驱动信号V_SL1的导线SL1a。

图5A和5B中示出的信号产生电路的操作是相同的，并且将参考图6描述第i个和第(i+1)个信号产生电路STA_i、STA_i+1、STB_i和STB_i+1的操作。

第i个和第(i+1)个信号产生电路STA_i、STA_i+1、STB_i和STB_i+1的操作与图3中的相似。

也就是，当施加到第i条栅极线G_i的栅极信号g_i变为栅极接通电压Von时，晶体管Tr11接通。此时，驱动信号V_SL1具有低电平电压V-，并且驱动信号V_SL2具有高电平电压V+。由此，将低电平信号V-的驱动信号V_SL1通过接通的晶体管Tr11施加到输出端OP，作为存储信号Vs_i。

大约1H后，栅极信号g_i从栅极接通电压Von改变到栅极关断电压Voff并且施加到第(i+1)条栅极线G_i+1的栅极信号g_i+1具有栅极接通电压Von。由此，晶体管Tr11关断并且晶体管Tr12接通，从而将高电平信号V+的驱动信号V_SL2通过接通的晶体管Tr12施加到输出端OP，作为存储信号Vs_i。也就是，在通过施加棚极接通电压Von为连接到栅极线G_i的像素行充电后，存储信号Vs_i从低电平电压V-改变到高电平电压V+，并且由此像素电极电压Vp增大了由等式1或2定义的变化量Δ。

此时，第(i+1)个信号产生电路STA_i+1或STB_i+1的晶体管Tr21接通，将高电平电压V+的驱动信号V_SL2施加到输出端OP，以输出第(i+1)个存储信号Vs_i+1。

大约1H后，栅极信号g_i+1从栅极接通电压Von改变到栅极关断电压Voff，并且施加到第(i+2)条栅极线G_i+2的栅极信号g_i+2具有栅极接通电压Von。由此，晶体管Tr21关断并且晶体管Tr22接通，从而将低电平信号V-的驱动信号V_SL2施加到输出端OP，作为存储信号Vs_i+1。

在通过施加棚极接通电压Von为连接到栅极线G_i+1的像素行充电后，存储信号Vs_i+1从高电平电压V+改变到低电平电压V-，并且由此像素电极电压Vp减小了由等式1或2定义的变化量Δ。

图3和4内的驱动信号V_SL反转大约1H，但是驱动信号V_SL1和V_SL2按每帧反转。由此，与图3内的信号产生电路相比，稳定施加驱动信号V_SL1和V_SL2是可能的，并且将降低能耗。

接下来，将参考图7和8描述根据本发明实施例的信号产生电路的另一例子。

图7是根据本发明另一示例实施例的信号产生电路的另一个例子的电路图，并且图8是用在包括图7的信号产生电路的液晶显示器内的信号的时序图。

图7内示出的每个信号产生电路都包括输入端IP和输出端OP。然而，与图5A内示出的信号产生电路不同的是，例如在第i个信号产生电路73_i内，为输入端IP提供施加到第(i+1)条栅极线G_i+1的第(i+1)个棚极信号g_i+1，作为输入信号，并且输出端输出连接到第i条存储电极线S_i的第i个存储信号Vs_i。相似地，为输入端IP提供施加到第(i+2)条栅极线G_i+2的第(i+2)个栅极信号g_i+2，作为输入信号，并且输出端输出连接到第(i+1)条存储电极线S_i+1的第(i+1)个存储信号Vs_i+1。

此外，分别通过导线SL1、SL2、SEL1和SEL2，为信号产生电路提供控制器600的存储控制信号CONT3的驱动信号V_SL1a和V_SL2a以及选择信号V_SEL和V_SELB。

如图5A所示，导线SL1和SL2按每行交替，并且由此改变左边和右边的位置。然而，导线SL1和SL2可以形成为图5内所示，以传送驱动信号V_SL1a和V_SL2a。

导线SEL1在纵向方向内延伸，向左边方向突出，以包围晶体管Tr4，并且然后再次在纵向方向内延伸。然而，导线SEL1可以与导线SEL2平行地在纵向方向内延伸而没有突出。

如图8所示，驱动信号V_SL1a和V_SL2a具有恒定DC电压。例如，驱动信号V_SL1a保持低电平电压V-，如大约是0V，并且驱动信号V_SL2a保持高电平电压V+，如大约5V。选择信号具有低电平电压Vl和高电平电压Vh，并且低电平电压Vl可以与栅极关断电压Voff相同。高电平电压Vh可以与棚极接通电压Von相同。选择信号V_SEL和V_SELB具有大约180°的相位差以互相反转，并且选择信号V_SEL和V_SELB每帧反转。此时，选择信号V_SEL和V_SELB的波形可以在两个相邻帧之间的空白部分反转。

每个信号产生电路包括四个晶体管Tr11a和Tr12a、或Tr21a和Tr22a、Tr3、和Tr4，以及两个电容器C1和C2。

如图7所示，与图5A和5B相似的是，晶体管Tr11a具有分别连接到驱动信号V_SL1a和输出端OP的输入端和输出端，并且晶体管Tr12a具有分别连接到驱动信号V_SL2a和输出端OP的输入端和输出端。晶体管Tr21a具有分别连接到驱动信号V_SL2a和输出端OP的输入端和输出端，并且晶体管Tr22a具有分别连接到驱动信号V_SL1a和输出端OP的输入端和输出端。然而，不像图5A和5B，晶体管Tr11a和Tr21a的控制端都连接到晶体管Tr3的输出端，并且晶体管Tr12a和Tr22a的控制端都连接到晶体管Tr4的输出端。如上所述，当奇数信号产生电路包括晶体管Tr11a和Tr12a时，偶数信号产生电路包括晶体管Tr21a和Tr22a。相反，当奇数信号产生电路包括晶体管Tr21a和Tr22a时，偶数信号产生电路包括晶体管Tr11a和Tr12a。

晶体管Tr3和Tr4还具有分别连接到选择信号V_SEL、V_SELB的输入端，以及连接到输入端IP的控制端。

晶体管Tr11a、Tr12a、Tr21a和Tr22a可以是非晶硅晶体管或多晶硅薄膜晶体管。

将参考图8描述信号产生电路的操作。

除输入信号和驱动电压V_SL1a和V_Sr2a之外，分别连接到存储电极线S1-Sn的信号产生电路的构造都是相同的，并且由此将描述第i个和(i+1)个信号产生电路73_i和73_i+1的操作。

首先，当将第(i+1)个栅极信号g_i+1的棚极接通电压Von施加到第i个信号产生电路73_i的输入端IP时，晶体管Tr3和Tr4接通。

由此，如图8所示，将选择信号V_SEL的低电平电压Vl施加到晶体管Tr11a的控制端，作为栅极驱动信号Vg1，并且使电容器C1充电。此外，将选择信号V_SELB的高电平电压Vh施加到晶体管Tr12a的控制端，作为栅极驱动信号Vg2，并使电容器C2充电。使栅极驱动电压Vg1和驱动电压V_SL1a之间的电压差以及栅极驱动电压Vg2和驱动电压V_SL2a之间的电压差分别充电到电容器C1和C2。

棚极驱动电压Vg1和Vg2的最大电平电压Von′和最小电平电压Voff与选择信号V_SEL和V_SELB的高电平电压Vh和低电平电压Vl2不同。也就是说，栅极驱动电压Vg1和Vg2的最大电平电压Von′比栅极接通电压Von小，并且栅极驱动电压Vg1和Vg2的最小电平电压Voff比栅极关断电压Voff大。

通过为电容器C1和C2的充电操作使晶体管Tr11a和Tr12a的状态保持到下一帧。

由此，将高电平电压V+的驱动信号V_SL2a通过接通的晶体管Tr12a施加到输出端OP，作为存储信号Vs_i。

结果是，因为存储信号Vs_i从低电平电压V-改变到高电平电压V+，相应像素行的像素电极电压Vp增大了由等式1或2定义的变化量。

接下来，将描述第(i+1)个信号产生电路73_i+1的操作。

当将第(i+1)个棚极信号g_i+1的棚极接通电压Von施加到第(i+1)个信号产生电路73_i+1时，第(i+1)个信号产生电路73_i+1的操作开始。

也就是，当将第(i+1)个栅极信号g_i+1的棚极接通电压Von施加到输入端IP时，晶体管Tr3和Tr4接通，并且由此，分别通过接通的晶体管Tr3和Tr4施加选择信号V_SEL的低电平电压Vl和选择信号V_SELB的高电平电压Vh，以接通晶体管Tr21a并接通晶体管Tr22a。从而，将低电平电压V-的驱动信号V_SL1a输出到输出端OP，作为存储信号Vs_i+1，并且通过为电容器C1和C2的充电操作使晶体管Tr21a和Tr22a的状态保持到下一帧。

结果是，因为存储信号Vs_i+1从高电平电压V+改变到低电平电压V-，相应像素行的像素电极电压Vp减少了由等式1或2定义的变化量。

在该例子中，因为将在一帧内施加恒定电压作为存储电压，由于寄生电容引起的电压变化减少了，以改进图像质量。因为仅向晶体管Tr3和Tr4施加了具有为电容器C1和C2充电的量值的电压，并且存储信号的状态保持到下一帧，因此晶体管的尺寸减小了。

可供选择的是，像栅极接通电压那样，通过独立的集成电路施加的存储信号可以连续地移位到第一存储电极线和最后的存储电极。此时，存储信号产生器可以是串-并移位寄存器，并且通过将反相器等等连接到奇数或偶数存储电极线，存储信号的电压电平可以在每个行反转。

现在，将参考附图详细描述根据本发明实施例的液晶显示器内的薄膜晶体管阵列面板的结构。

将参考图11到12B详细描述根据本发明实施例的液晶显示器内的薄膜晶体管阵列面板的第一个例子。

图11是根据本发明的实施例的液晶显示器内的薄膜晶体管阵列面板的例子的布局图，并且图12A和12B是分别沿着图11中的线XIIA-XIIA和线XIIB-XIIB的薄膜晶体管阵列面板的截面图。

将多条栅极线121和多条存储电极线131设置在由透明玻璃或塑料制成的绝缘基板110上。

棚极线121最初在水平方向延伸，以传送栅极信号。棚极线121包括多条向下突出的栅极124、和末端部分129，该末端部分129具有宽表面区域，用于将其连接到其他层或外部驱动电路。

可以将产生栅极信号的栅极驱动电路设置在附加到基板110上的柔性印刷电路膜(未示出)上。作为选择，栅极驱动电路可以直接设置在基板110上，或者可以集成到基板110上。在栅极驱动电路集成到基板110的情况下，栅极线121可以直接连接到棚极驱动电路上。

每条存储电极线131最初在水平方向延伸，并且包括多个放大部分137，其宽度向下增大。每条存储电极线131还可以包括末端部分，该末端部分具有用于连接到其他层或外部驱动电路的宽表面区域。然而，存储电极线131的形状和布置可以以各种方式进行修改。

为每条存储电极线131在帧单元内交替施加大约5V的高电平电压V+和大约0V的低电平电压V-的预定电压。

可以将产生存储信号的信号产生电路(未示出)设置在附加到基板110上的柔性印刷电路膜(未示出)上。作为选择，信号产生电路可以直接设置在基板110上，或者可以集成到基板110上。在信号产生电路集成到基板110的情况下，存储电极线131可以延伸为直接连接到信号产生电路上。

棚极线121和存储电极线131可以由含铝金属如铝(Al)和铝合金、含银金属如银(Ag)和银合金、含铜金属如铜(Cu)和铜合金、含钼金属如钼(Mo)和钼合金、铬(Cr)、钽(Ta)、和钛(Ti)制成。作为选择，栅极线121和存储电极线131可以具有多层结构，该多层结构包括具有不同物理特性的两个导电层(未示出)。为了降低信号延迟和电压降，两个导电层中的一个由具有低电阻率的金属，如含铝金属、含银金属、以及含铜金属形成。另一导电层由具有好的物理、化学、和与其他材料(尤其是与ITO(氧化铟锡)和IZO(氧化铟锌))的电接触特性的材料，如含钼金属、铬、钛和钽形成。作为组合的一种优选例子，可以使用下面铬层和上面铝合金层的组合、或下面钼合金层和上面铝层的组合。作为选择，栅极线121和存储电极线131可以由各种金属或导电材料形成。

栅极线121和存储电极线131的侧表面可以关于基板110的表面倾斜，并且倾斜角可以在大约30°到大约80°范围内。

将由氮化硅SiN_x、氧化硅SiO_x或相似物形成的栅绝缘层140形成在栅极线121和存储电极线131上。

将多个由氢化非晶硅(缩写为a-Si)或多晶硅形成的半导体条151形成在栅绝缘膜140上。半导体条151最初在垂直方向延伸，并且包括多个向栅极124延伸的突起154。此外，半导体条151的宽度在栅极线121和存储电极线131附近区域增大，以覆盖其较宽区域。

将多个线形以及岛形欧姆触点161和165形成在半导体条151上。欧姆触点161和165可以由掺杂了很多n-型杂质如磷(P)的硅化物或n+氢化非晶硅形成。线形欧姆触点161包括多个突起163。每对突起163和岛形欧姆触点165设置在半导体条151的突起154上。

半导体条151和欧姆触点161和165的侧表面也关于基板110的表面倾斜，并且倾斜角可以在大约30°到大约80°范围内。

将多条数据线171和多个漏极175形成在欧姆触点161和165以及栅绝缘膜140上。

传送数据信号的数据线171最初在垂直方向延伸，以与栅极线121和存储电极线131交叉。数据线171包括多个向栅极124突出的源极173，和具有较宽面积用于将其连接到其他层或外部驱动电路的末端部分179。将产生数据信号的数据驱动电路(未示出)设置在附加到基板110上的柔性印刷电路膜(未示出)上。作为选择，数据驱动电路可以直接设置在基板110上，或者可以集成到基板110中。如果数据驱动电路集成到基板110中，数据线171可以延伸以直接连接到数据驱动电路上。

漏极175与数据线171分离，并且利用插入在其中间的栅极124与源极173面对。每个漏极175包括宽末端和条形末端。宽末端与存储电极线131的增大部分交迭，并且条形末端被弯曲的源极173部分包围。

一个栅极124、一个源极173、和一个漏极175与一个半导体条的一个突起154一起构成一个薄膜晶体管(TFT)。薄膜晶体管的沟道形成在源极173和漏极175之间的突起154内。

优选地，数据线171和漏极175由钼(Mo)、难溶金属如铬(Cr)、钽(Ta)、和钛(Ti)、或其合金形成。数据线171和漏极175可以具有多层结构，该多层结构包括难溶金属层(未示出)和低电阻率导电层(未示出)。作为多层结构的例子，有下面铬(或钼合金)层(未示出)和上面铝合金层的双层结构，以及下面钼合金层、中间铝合金层和上面钼合金层的三层结构。然而，代替上面的材料，数据线171和漏极175可以由各种其他金属和导电材料形成。

优选地，数据线171和漏极175的侧表面也可以关于基板110的表面倾斜，并且倾斜角在大约30°到大约80°范围内。

欧姆触点161和165仅设置在下面的半导体条151与上面的数据线171和漏极175之间，并且具有降低它们之间的接触电阻的功能。虽然半导体条151的宽度在很大区域上比数据线171的宽度小，但是如上所述其中栅极线121和存储电极线131互相交叉的部分的宽度增大了。半导体条151具有不被数据线171和漏极175覆盖的暴露部分，如设置在源极173和漏极175之间的部分。

将钝化层180形成在数据线171、漏极175、和半导体条15 1的暴露部分上。钝化层180可以由无机或有机绝缘材料形成并具有平坦表面。作为绝缘材料的例子，有氮化硅和氧化硅。有机绝缘材料可以具有感光性，并且其介电常数优选大约是4.0或更小。作为选择，为了保持有机层较好的绝缘特性并保护半导体条151的暴露部分，钝化层180可以具有下面无机层和上面有机层的双层结构。

将分别暴露数据线171和漏极175的暴露部分179的多个接触孔182和185形成在钝化层180上。将暴露栅极线121的末端部分129的多个接触孔181形成在钝化层180和栅绝缘层140上。

将多个像素电极191和多个接触辅助件81和82形成在钝化层180上。像素电极191可以由透明导电材料如ITO和IZO、或反射材料如铝、银、和铬、或其合金形成。

像素电极191通过接触孔185物理或电连接到漏极175，并且接收漏极175提供的数据电压。被提供数据电压的像素电极191和设置在另一显示面板内(未示出)并被提供公共电压的公共电极(未示出)一起产生电场。电场确定两个电极之间的液晶层(未示出)内液晶分子的定向。通过液晶层的光的偏振根据液晶分子的定向而发生变化。像素电极191和公共电极构成电容器(下文中称为液晶电容器)，该电容器在薄膜晶体管关断后维持被施加的电压。

通过使像素电极191和电连接到像素电极191的漏极175与存储电极线131交叠形成的电容器也被称为存储电容器，其提高了电压存储能力。由于存储电极线131的增大部分137，增大了交迭区域，从而提高了存储电容器的静电电容。

将接触辅助件81和82分别通过接触孔181和182连接到栅极线121的末端部分129和数据线171的末端部分179。因此，接触辅助件81和82具有提供栅极线121和数据线171的末端部分129和179粘贴到外部装置的附着力并保护末端部分129和179的功能。

接下来，参考图13到14B描述根据本发明实施例的液晶显示器内的薄膜晶体管阵列面板的另一个例子。

图13是根据本发明实施例的液晶显示器中的薄膜晶体管阵列面板的另一例子的布局图，并且图14A和14B分别是沿着图13中的线XIVA-XIVA和线XIVB-XIVB的薄膜晶体管阵列面板的截面图。

根据示例实施例的薄膜晶体管阵列面板的本示例的构造基本上与图11到12B所示的构造相同。

将具有棚极124和末端部分129的多条栅极线121以及具有多个增大部分137的存储电极线131设置在基板110上。在其上按此顺序依次形成栅绝缘层140、多个具有突起154的半导体条151、多个具有突起163的线形欧姆触点161、以及多个岛形欧姆触点165。将源极173、多条具有末端部分179的数据线171、和多个漏极175设置在欧姆触点161和165上。在其上设置钝化层180。将多个接触孔181、182和185形成在钝化层180和栅极绝缘层140中。在其上设置多个像素电极191和多个接触辅助件81和82。

不像图11到12B内示出的薄膜晶体管阵列面板，在根据本例子的薄膜晶体管阵列面板内，除了设置有薄膜晶体管的突起154之外，半导体条151与数据线171、漏极175和下面的欧姆触点161和165具有基本上相同的平坦表面。也就是，半导体条151在数据线171、漏极175和下面的欧姆触点161和165下面具有不暴露部分、以及在源极173和漏极175之间不被覆盖的暴露部分。

根据本发明，在将公共电压固定到预定电压后，存储信号的电平在预定周期内改变并且被施加到存储电极线。此时，将具有不同电压的存储信号施加到相邻的存储电极线。结果是，像素电极电压的范围变宽，并且像素电压的范围也变宽。因为表示灰度等级的电压范围变宽，所以提高了图像质量。

在施加了具有相同范围的数据电压的情况下，像素电压的较宽范围可以被产生用于提供恒定存储信号。因此，降低了能耗。此外，公共电压固定在恒定值，从而可以进一步降低能耗。

此外，因为在完成液晶的充电操作以前、像素电极电压的范围比在完成液晶的充电操作以后、像素电极电压的范围宽，在驱动液晶的初始时刻施加高于或低于目标电压的电压，从而可以提高液晶的响应速度。

虽然已经连同被认为是实际示例的实施例描述了本发明，本领域的普通技术人员应当理解，本发明不限于公开的实施例，而是相反，它覆盖了包括在所附权利要求书的精神和范围内的各种修改和等效布置。

Claims (21)

1、一种显示装置，包括：

多条传送栅极信号的栅极线，每个栅极信号都具有栅极接通电压和栅极关断电压；

多条与栅极线交叉并传送数据电压的数据线；

多条平行于栅极线延伸并传送存储信号的存储电极线；

多个以矩阵形式排列的像素，每个像素包括连接到栅极线和数据线的开关元件、连接到开关元件和公共电压的液晶电容器、和连接到开关元件和存储电极线的存储电容器；和

多个基于栅极信号产生存储信号的存储信号产生器，

其中，紧接地在完成将数据电压充电到液晶电容器和存储电容器后，施加到每个像素的存储信号具有改变的电压电平。

2、根据权利要求1所述的显示装置，其中当充电数据电压具有正极性时，存储信号从低电平改变到高电平，并且当充电数据电压具有负极性时，存储信号从高电平改变到低电平。

3、根据权利要求2所述的显示装置，其中栅极接通电压保持大约1H。

4、根据权利要求2所述的显示装置，其中施加到相邻存储电极线的存储信号具有互相不同的电平，并且施加到相同存储电极线的存储信号在每个帧反转。

5、根据权利要求1所述的显示装置，其中显示装置执行行反转。

6、根据权利要求1所述的显示装置，其中公共电压具有恒定值。

7、根据权利要求1所述的显示装置，其中存储信号产生器被与栅极线、数据线和存储电极线一起形成。

8、根据权利要求1所述的显示装置，其中存储信号产生器包括多个分别输出存储信号到存储电极线的信号产生电路。

9、根据权利要求8所述的显示装置，其中各个信号产生电路包括：

驱动电压；

第一开关元件，具有连接到第一栅极线的控制端、连接到驱动电压的输入端、和连接到相应存储电极线的输出端；和

第二开关元件，具有连接到与第一栅极线相邻的第二栅极线的控制端、连接到驱动电压的输入端、和连接到存储电极线的输出端。

10、根据权利要求9所述的显示装置，其中驱动电压包括第一电平和低于第一电平的第二电平，并且驱动电压的电平在大约每1H被反转。

11、根据权利要求8所述的显示装置，其中各个信号产生电路包括：

第一驱动电压；

第二驱动电压；

第一开关元件，具有连接到第一栅极线的控制端和连接到相应存储电极线的输出端；和

第二开关元件，具有连接到与第一栅极线相邻的第二栅极线的控制端和连接到存储电极线的输出端，

其中第一开关元件具有连接到第一和第二驱动电压中的一个的输入端，并且第二开关元件具有连接到第一和第二驱动电压中的另一个的输入端。

12、根据权利要求11所述的显示装置，其中第一和第二驱动电压分别包括第一电平和小于第一电平的第二电平，第一驱动电压具有关于第二驱动电压的波形反转的波形，并且第一和第二驱动电压在每个帧反转。

13、根据权利要求11所述的显示装置，进一步包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线相邻的第二导线，第一导线和第二导线的位置在每像素行改变，并且第一和第二开关元件的输入端都分别连接到相邻的导线。

14、根据权利要求11所述的显示装置，进一步包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线平行的第二导线，并且第一和第二开关元件的输入端与第一和第二导线之间的连接在每个像素行改变。

15、根据权利要求8所述的显示装置，其中各个信号产生电路包括：

具有第一电平的第一驱动电压；

具有不同于第一电平的第二电平的第二驱动电压；

第一选择电压；

具有关于第一选择电压的波形反转的波形的第二选择电压；

第一开关元件，具有连接到第一选择电压的输入端和连接到栅极线的控制端；

第二开关元件，具有连接到第二选择电压的输入端和连接到栅极线的控制端；

第三开关元件，具有连接到第一开关元件的输出端的控制端和连接到相应存储电极线的输出端；以及

第四开关元件，具有连接到第二开关元件的输出端的控制端和连接到存储电极线的输出端，

其中第三开关元件具有连接到第一和第二驱动电压中的一个的输入端，并且第四开关元件具有连接到第一和第二驱动电压中的另一个的输入端。

16、根据权利要求15所述的显示装置，其中第一和第二选择电压分别包括第三电平和小于第三电平的第四电平，第一选择电压具有关于第二选择电压的波形反转的波形，并且第一和第二选择电压在每个帧反转。

17、根据权利要求15所述的显示装置，进一步包括传送第一驱动电压的第一导线和传送第二驱动电压并且在纵向方向与第一导线相邻的第二导线，第一导线和第二导线的位置在每像素行改变，并且第三和第四开关元件的输入端分别连接到相邻的导线。

18、根据权利要求1所述的显示装置，其中存储信号产生器包括具有分别连接到存储电极线的多个级的移位寄存器。

19、根据权利要求18所述的显示装置，其中存储信号产生器还包括多个连接到奇数级或偶数级的反相器。

20、根据权利要求18所述的显示装置，其中移位寄存器是集成电路。

21、一种显示装置，具有限定像素矩阵的多条互相交叉的栅极线和数据线，每个像素包括液晶电容器，数据线传送用于用数据电压给液晶电容器充电的数据信号，该显示装置包括：

多条与栅极线平行延伸的存储电极线；

存储电容器，用于连接到存储电极线的每个像素；和

多个存储信号产生器，连接到存储电极线，并产生用于改变液晶电容器和存储电容器的电压电平的存储信号，使得当充电数据电压具有正极性时，存储信号从低电平改变到高电平，并且当充电数据电压具有负极性时，存储信号从高电平改变到低电平。

Images