CN101004883A - 一种场致发射平板显示器的控制装置 - Google Patents

Abstract

本发明是提供一种场致发射平板显示器的控制装置，它包含视频信号转换单元、FPGA控制单元、缓存单元，其特征是它还包含VGA信号转换单元、FED数据格式转换单元。本发明由于采用FED数据格式转换器来设计实现将不同格式和不同分辨率的视频信号和VGA信号转换成FED能够显示的数据格式，同时能够实现输入信号之间的自由切换，在原有驱动控制电路的基础上，进一步满足了FED对显示图像格式和分辨率的要求。它不但可实现对FED驱动电路系统的控制，而且由于FED数据格式转换器所具有的多种控制功能，我们利用它来实现控制可以使该电路有极强的通用性和可扩展性。利用本发明的FED控制电路的系统大大节省了开发周期，同时还节约了成本，完全达到了FED整个显示系统格式和分辨率的要求。

Description

一种场致发射平板显示器的控制装置

技术领域

本发明涉及显示器制造技术领域，特别是一种场致发射平板显示器用的控制装置。

背景技术

场致发射显示器(Field Emission Display，FED)是新一代性能优良的真空平板显示器件，它是由阴极板、荧光屏和驱动控制电路等组成。它不但具有其他平板显示器件的优点，同时还具有低功耗、低电压以及能在恶劣条件下工作等特点，具有突出的潜力和巨大的市场前景。目前我们已研发出25英寸彩色大屏幕印刷式场致发射显示器，在国内外属首创。随着显示行业的迅猛发展，近期国家专利局公开了一项厦门火炬福大显示技术有限公司的发明专利《采用FPGA控制FED图像数据的传输与显示电路》(申请号：0410103211.4)，它是一种改进的采用FPGA控制可显示图像的FED的驱动电路，特别是一种采用FPGA控制FED图像数据的传输与显示电路，它不仅可实现对整个FED驱动电路系统方面的控制，而且还可以大大简化现有电路，使控制电路体积减小到原来的1/3，同时可使整体电路定时准确，响应速度快。但是上述的FED驱动控制电路中仅支持视频信号输入格式，将输入的视频信号转换成FED显示屏所需要的数字视频格式，且分辨率也是固定不变的，当FED显示屏的输出格式和分辨率改变时，原有的控制电路因为输入格式的固定而不能满足要求，同时还存在如果输入是VGA模拟信号也不能直接使用的缺点。

发明内容

为了克服上述不足，本发明的目的是提供一种改进的场致发射平板显示器的控制装置，特别是一种可以进行数据格式转换的场致发射平板显示器的控制装置，它可以将不同格式和不同分辨率的视频信号、VGA信号转换成FED显示屏能够显示的数据格式，同时能够实现输入信号之间的自由切换。

本发明的目的是通过如下技术方案来实现的：本发明包含视频信号转换单元、FPGA控制单元、缓存单元，其特征是它还包含VGA信号转换单元、FED数据格式转换单元，前端输入的视频信号和VGA信号分别经过视频信号转换单元和VGA信号转换单元进行相应的解码和A/D转换，分别输出16位YUV数字信号和8位RGB数字信号，FED数据格式转换单元将这两组数字信号作为输入信号，根据FED显示屏的显示要求对输入的数字信号进行相应数据格式的转换，输出所需的数据格式，FED数据格式转换单元产生的数据信号和控制信号再经过缓存单元的处理输出数据信号R、G、B和控制信号；同时FPGA控制单元产生所需的各种控制信号分别输入到视频信号转换单元、VGA信号转换单元、FED数据格式转换单元以及缓存单元，对各个单元进行控制。

所述的VGA信号转换单元包含型号为AL875的三路高速8位A/D转换器。

所述的VGA信号转换单元的软件控制流程是通过如下步骤实现的：

1)首先向VGA信号转换单元输入VGA信号；

2)其次将事先存放在文本文件中的初始化数据按字节读出；

3)接着通过I²C总线开始传送数据，传送顺序是从数据高位到低位；

4)每传送完一个字节，需等待VGA信号转换单元接收完返回应答后，再继续取数传送；

5)当所有数据传输完后，最后向VGA信号转换单元发送终止信号。

所述的FED数据格式转换单元包含型号为AL600的FED数据格式转换器。

所述的FED数据格式转换单元的软件控制流程是通过如下步骤来实现的：

1)系统上电复位时各信号置初始状态；

2)将经过视频信号转换单元后得到的16位YUV数字信号和经过VGA信号转换单元后得到的8位RGB数字信号输入到FED数据格式转换器中；

3)通过I²C总线开始传送数据，传送顺序是从数据高位到低位；

4)根据FED显示屏对格式和分辨率的要求，FED数据格式转换器对输入的数字信号进行相应的数据格式转换，输出转换后的数据信号R、G、B；

5)FED数据格式转换器将视频信号转换单元和VGA信号转换单元输入的控制信号进行相应的处理产生FED显示屏需要的控制信号。

所述的FED数据格式转换单元还包含监控单元及OSD在屏显示单元。

所述的在屏显示单元OSD是型号为SMJ27C512的字库ROM，可以实现控制菜单、文本和标题在屏幕上的叠加显示，其字型、尺寸、显示位置可编程控制，用户自定义。

本发明由于采用FED数据格式转换器来设计实现将不同格式和不同分辨率的视频信号和VGA信号转换成FED能够显示的数据格式，同时能够实现输入信号之间的自由切换，在原有驱动控制电路的基础上，进一步满足了FED对显示图像格式和分辨率的要求。它不但可实现对FED驱动电路系统的控制，而且由于FED数据格式转换器所具有的多种控制功能，我们利用它来实现控制可以使该电路有极强的通用性和可扩展性。由于所有的平板显示器件对数据格式和分辨率都有相应的要求，而本发明就是针对数据格式和分辨率进行转换，所以本发明也可以在其他的平板显示器中使用，只需要对其中某些部分进行少许的修改就能够实现移植；即使对其它性能差别较大的显示器件，本发明的总体框架和部分单元仍然可以应用。对于要产生不同格式的输出信号，需要对缓存部分进行相应的程序修改，同时还要通过I²C接口对FED数据格式转换器中的内部控制寄存器编程，从而控制FED数据格式转换器以实现各种功能。FED数据格式控制器提供两个独立的在屏显示(OSD)窗口以实现覆盖于输出显示上的控制菜单、文本或标题，功能相当灵活，其字型、尺寸、显示位置都可以编程控制。利用本发明的FED控制电路的系统大大节省了开发周期，同时还节约了成本，完全达到了FED整个显示系统格式和分辨率的要求。

附图说明

以下将通过具体实施对本发明做进一步的详细描述。

图1是本发明的系统总体原理框图。

图2是本发明的FED数据格式转换单元、VGA信号转换单元、视频信号转换单元电路原理图。

图3是本发明的FED数据格式转换单元、监控单元、OSD在屏显示单元电路原理图。

图4是本发明的AL600数据格式转换软件流程图。

图5是本发明的视频信号转换软件流程图。

图6是本发明的VGA信号转换软件流程图。

具体实施方式

如图1至图6所示，本发明是由视频信号转换单元、VGA信号转换单元、FED数据格式转换单元、FPGA控制单元、缓存单元组成，图2包含视频信号转换单元、VGA信号转换单元、FED数据格式转换单元，视频信号经视频信号转换单元SAA7111WP产生16位的YUV数字信号、行同步信号HS、场同步信号VS、行参考信号HREF以及时钟信号LLC2，输入到FED数据格式转换器AL600，作为它的一组输入信号；VGA信号经过VGA信号转换单元中的AL875转换成8位RGB数字信号、行同步信号GHSYNC、场同步信号GVSYNC、时钟信号CKBO，作为另外一组输入信号，输入到FED数据格式转换器AL600中，FED数据格式转换器AL600进行数据格式转换，输出RGB数字信号、时钟信号SCLK、行同步信号PHS以及场同步信号PVS。现以25英寸640×3×480彩色FED显示器为例，详细描述其具体的控制过程。

1.视频信号转换单元。它用于将前端电视信号进行处理和转换，即用视频解码芯片把CVBS或S-video信号解码成16位YUV数字信号，目前可采用电视解码VIP(Video Image Processor)芯片，本发明中采用PHILIPS公司的SAA7111WP芯片。该芯片与许多其它视频采集处理芯片一样，输入模拟视频信号，输出经解码、A/D转换后的数字视频数据16位YUV数字信号，以及相应的同步信号HS、VS、HREF、LLC2。对该芯片的控制可以通过对其初始化来实现，可以根据初始化的内容来实现视频的采集和处理。其它芯片即使接口不同，可以修改接口的通讯过程，但实现的思路却是相似的。

本发明中视频信号转换单元的软件控制流程如图5所示，先向视频信号转换芯片传送起始信号，然后对SAA7111WP芯片进行初始化，SAA7111WP是采用I²C串行传输总线，通过两条串行数据线(SDA)、串行时钟线(SCL)传送数据和时钟，在数据传送的同时FED数据格式转换器AL600根据信号输入的视频格式，进行相应的数据处理。在SAA7111WP中可以访问其内部寄存器，对图像的亮度、对比度、饱和度、色度的调节，可以通过改变相应寄存器的值来实现。

2.VGA信号转换单元。它是将来自PC机的VGA信号中的R、G、B模拟分量经过A/D转换后成为8位的RGB数字信号，本发明中我们选用Averlogic公司生产的AL875作为最佳三路高速8位A/D转换器。它专门设计用于R、G、B图形VGA信号的数字化，能支持的显示分辨率达1280×1024，能够精确地数字化每个象素。AL875转换速率高达110MHz，可以使用其可编程的内部锁相环(PLL)方便地从VGA同步信号中提取ADC采样时钟。VGA信号转换单元中的AL875接收由VGA接口送来的模拟R、G、B信号、行同步信号GHSYNC、场同步信号GVSYNC，通过AL875内部的A/D转换电路将输入的模拟R、G、B信号转换成8位RGB数字信号输出，A/D转换采样时钟由可编程的内部PLL电路产生。

本发明中VGA信号转换单元的软件控制流程如图6所示，首先向VGA信号转换单元中的AL875传送起始信号，然后对AL875进行初始化，AL875是采用I²C串行传输总线，通过两条串行数据线(SDA)、串行时钟线(SCL)传送数据和时钟，在数据传送的同时FED数据格式转换器AL600根据信号输入的数据格式，进行相应的数据处理。我们可以使用AL875提供的内部寄存器对芯片工作状态进行控制。

3.FED数据格式转换单元。它将前端经过视频信号转换单元和VGA信号转换单元转换后得到的16位YUV数字信号和8位RGB数字信号进行数据格式的转换，使之适合FED对显示格式和分辨率的要求，同时也可以根据显示器的需要而进行输入信号之间的自由切换。

本发明中选用的最佳控制器是Averlogic公司生产的AL600，其应用电路硬件结构原理图如图2所示。我们还可以选用AL300、AL800等系列的FED数据格式转换器。AL600支持的最高分辨率为1280×1024，支持单象素/时钟和双象素/时钟输出，内固高速PLL电路，提供I²C总线接口。AL600的输入端接收两组信号，其中一组是经过视频信号转换单元处理后的16位YUV数字信号、行同步信号HS、场同步信号VS、行参考信号HREF、时钟信号LLC2，另外一组是经过VGA信号转换单元处理后的8位RGB信号、时钟信号CKBO、行同步信号GHSYNC、场同步信号GVSYNC，AL600处理后输出的信号分别是8位RGB数字信号、时钟信号SCLK、行同步信号PHS、场同步信号PVS。

本发明中FED数据格式转换器AL600的软件控制流程如图4所示。AL600共设有124个内部控制寄存器，通过I²C总线接口对寄存器编程可以实现各种功能。AL600中的扫描模式检测电路识别出输入信号扫描频率和分辨率并存储到AL600的寄存器中，对输入信号，AL600提供了一组输入时序寄存器来定义输入视频的有效区域，对于输出时序，同样也通过寄存器进行编程控制，对输出的显示分辨率、同步信号宽度、以及输出显示有效区域进行定义。内固高速PLL利用输入的同步信号生成输出时钟，输出时钟与输出分辨率和输入分辨率间的比率有关。

FED数据格式转换单元还包含监控单元、OSD在屏显示单元。

监控单元是将AL600输出的图像数据和控制信号再经过相应的D/A转换输出到VGA接口进行实时监控，本发明中我们选用的是SONY公司的视频D/A转换器CXD1178Q，其电路原理图如图3所示。主要的功能是系统工作的时候能够对图像数据和控制信号进行实时监控。来自AL600处理后的8位RGB数字信号、控制信号SCLK输入到CXD1178Q中，处理后输出的信号接到VGA接口中，用于实时监控整个系统中的数据和控制信号。

FED数据格式转换器AL600还提供两个独立的OSD窗口以实现叠加于输出显示上的控制菜单、文本、标题。其电路原理图如图3所示，本发明中我们选用型号为SMJ27C512的字库ROM来实现，可以通过可编程控制其字型、尺寸、显示位置，使用AL600的OSD ROM接口可以把用户自定义的字符存储在外部的字库ROM中，其内部的SRAM用来存储OSD信息，通过I²C总线读写AL600内部的SRAM，编辑OSD菜单。AL600提供内部的寄存器对OSD中的信息进行编程控制。

4.缓存单元。缓存单元由缓存芯片组成，缓存芯片我们采用的是STC公司型号为STC62WV5128的静态存储器SRAM，另外也可以由FPGA软件系统中的随机存取存储器RAM直接实现。缓存单元中的容量由图像的容量决定。缓存控制单元主要是对存储单元中的时序进行控制。我们是使用FPGA来实现的，缓存单元是对FED数据格式转换单元输出的数据信号进行缓存。当帧信号到来时，首先看是否列计数已达到预定的值，如果不是则表明列数据还没存储完；同时等待行信号到来否，看行计数是否已达到预定值，未达到则存储信号使能，开始向存储器中存入数据，同时对已存个数计数。当行存满时，结束一行存储，同时将记录已存行数的列计数累加，然后开始新的行的数据存储。当列存满时，说明一帧中该存储数据已存储完，则结束一帧存储。

5.FPGA控制单元

本发明中FPGA控制单元包含FPGA控制芯片，我们选用的是ALTERA公司型号为EPM7128SLC84-15的芯片，与此类似的还可以选用ALTERA公司的MAX7000系列和CYCLONE系列，其主要功能是产生各种控制信号，分别对视频信号转换单元、VGA信号转换单元、FED数据格式转换单元、缓存单元进行控制，使得整体电路定时准确，提高响应速度。

Claims (7)

1、一种场致发射平板显示器的控制装置，它包含视频信号转换单元、FPGA控制单元、缓存单元，其特征是它还包含VGA信号转换单元、FED数据格式转换单元，前端输入的视频信号和VGA信号分别经过视频信号转换单元和VGA信号转换单元进行相应的解码和A/D转换，分别输出16位YUV数字信号和8位RGB数字信号，FED数据格式转换单元将这两组数字信号作为输入信号，根据FED显示屏的显示要求对输入的数字信号进行相应数据格式的转换，输出所需的数据格式，FED数据格式转换单元产生的数据信号和控制信号再经过缓存单元的处理输出数据信号R、G、B和控制信号；同时FPGA控制单元产生所需的各种控制信号分别输入到视频信号转换单元、VGA信号转换单元、FED数据格式转换单元以及缓存单元，对各个单元进行控制。

2、根据权利要求1所述的一种场致发射平板显示器的控制装置，其特征是所述的VGA信号转换单元包含型号为AL875的三路高速8位A/D转换器。

3、根据权利要求1所述的一种场致发射平板显示器的控制装置，其特征是所述的VGA信号转换单元的软件控制流程是通过如下步骤实现的：

1)首先向VGA信号转换单元输入VGA信号；

2)其次将事先存放在文本文件中的初始化数据按字节读出；

3)接着通过I²C总线开始传送数据，传送顺序是从数据高位到低位；

4)每传送完一个字节，需等待VGA信号转换单元接收完返回应答后，再继续取数传送；

5)当所有数据传输完后，最后向VGA信号转换单元发送终止信号。

4、根据权利要求1所述的一种场致发射平板显示器的控制装置，其特征是所述的FED数据格式转换单元包含型号为AL600的FED数据格式转换器。

5、根据权利要求1所述的一种场致发射平板显示器的控制装置，其特征是所述的FED数据格式转换单元的软件控制流程是通过如下步骤来实现的：

1)系统上电复位时各信号置初始状态；

2)将经过视频信号转换单元后得到的16位YUV数字信号和经过VGA信号转换单元后得到的8位RGB数字信号输入到FED数据格式转换器中；

3)通过I²C总线开始传送数据，传送顺序是从数据高位到低位；

4)根据FED显示屏对格式和分辨率的要求，FED数据格式转换器对输入的数字信号进行相应的数据格式转换，输出转换后的数据信号R、G、B；

5)FED数据格式转换器将视频信号转换单元和VGA信号转换单元输入的控制信号进行相应的处理产生FED显示屏需要的控制信号。

6、根据权利要求1所述的一种场致发射平板显示器的控制装置，其特征是所述的FED数据格式转换器还包含监控单元及OSD在屏显示单元。

7、根据权利要求6所述的一种场致发射平板显示器的控制装置，其特征是所述的在屏显示单元OSD是型号为SMJ27C512的字库ROM。

Images