CN101001685A - 用于表征多孔材料的方法和系统 - Google Patents

用于表征多孔材料的方法和系统 Download PDF

Info

Publication number
CN101001685A
CN101001685A CNA2005800258313A CN200580025831A CN101001685A CN 101001685 A CN101001685 A CN 101001685A CN A2005800258313 A CNA2005800258313 A CN A2005800258313A CN 200580025831 A CN200580025831 A CN 200580025831A CN 101001685 A CN101001685 A CN 101001685A
Authority
CN
China
Prior art keywords
porous material
inorganic agent
technology
porous
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800258313A
Other languages
English (en)
Other versions
CN100563791C (zh
Inventor
朱建红
多雷尔·伊万·托玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101001685A publication Critical patent/CN101001685A/zh
Application granted granted Critical
Publication of CN100563791C publication Critical patent/CN100563791C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N7/00—Analysing materials by measuring the pressure or volume of a gas or vapour
    • G01N7/14—Analysing materials by measuring the pressure or volume of a gas or vapour by allowing the material to emit a gas or vapour, e.g. water vapour, and measuring a pressure or volume difference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/08—Investigating permeability, pore-volume, or surface area of porous materials
    • G01N15/088—Investigating volume, surface area, size or distribution of pores; Porosimetry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/08—Investigating permeability, pore-volume, or surface area of porous materials
    • G01N2015/086—Investigating permeability, pore-volume, or surface area of porous materials of films, membranes or pellicules
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
    • G01N2021/3595—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light using FTIR

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种用于诊断对多孔材料的处理的有效性的方法和系统。例如，多孔材料可包括多孔低介电常数材料。具体而言，该方法可以利用FTIR光谱仪来表征材料的多孔性，并评价密封材料中的孔的有效性。

Description

用于表征多孔材料的方法和系统
相关申请的交叉引用
本申请涉及2004年7月30日提交的美国申请No.10/902,578并要求该申请的优先权，该申请的全部内容通过引用结合于此。
技术领域
本发明涉及用于表征多孔材料的方法和系统，更具体而言，涉及用于表征多孔材料的多孔性和处理多孔材料的有效性的方法和系统。
背景技术
如半导体领域的技术人员所知的，互连延迟是提高集成电路(IC)的速度和性能的努力中的主要限制因素。一种使互连延迟最小的方式是在IC的生产期间利用低介电常数(低k)材料来减少互连电容。从而，近年来，低k材料已被开发用于替换相对较高介电常数的绝缘材料，例如二氧化硅。具体而言，低k膜被用于半导体器件的金属层之间的层间和层内电介质层。另外，为了进一步减小绝缘材料的介电常数，材料膜被形成有孔，即，多孔低k电介质膜。这种低k膜可以通过类似于施加光刻胶的旋涂电介质(SOD)方法或化学气相沉积(CVD)来沉积。从而，低k材料的使用很容易适应于现有的半导体制造工艺。
尽管低k材料有希望用于半导体电路的制造，但是本发明的发明人认识到，这些膜也提出了许多挑战。首先，低k膜不如更传统的电介质层坚固，并且在晶片处理期间可能受到损坏，例如被常用于对电介质层图案化的等离子体刻蚀和等离子体灰化工艺损坏。另外，某些低k膜在被损坏时(尤其是在图案化后)更具有反应性，从而导致低k材料吸附水气和/或与可能改变电介质层的电属性的其他蒸气和/或工艺污染物反应。例如，在图案刻蚀之后，暴露表面可以从疏水性变为亲水性，暴露表面层可以变为碳(C)耗尽的，并且孔可以保留来自刻蚀工艺的污染物。
而且，本发明的发明人认识到，某些低k电介质膜的多孔性经常恶化了将金属化与电介质相集成的问题。通常，将铜金属化与低k电介质膜相集成需要使用镶嵌(damascene)结构，其中金属布线图案在铜沉积之前被形成在电介质膜中。为了使铜到电介质膜中的扩散最小，一般在图案刻蚀之后在这些图案的内部表面上形成阻挡层。
然而，在电介质膜中刻蚀图案之后暴露低k膜中的孔和/或损坏部分导致了这样的问题：即铜和阻挡层的前驱体扩散通过这些暴露孔的局部的阻挡膜中的缺陷部位，并且阻挡层对电介质膜的粘附性变差。
发明内容
本发明的一个目的是减少或消除与处理多孔膜有关的现有技术中的任何上述问题或其他问题。
本发明的另一个目的是确定处理多孔材料的有效性。
本发明的另一个目的是确定密封多孔材料的有效性。
本发明的又一个目的是确定密封多孔低介电常数膜的有效性。
本发明的又一个目的是确定处理多孔膜的有效性以减少阻挡材料、品种材料、或体材料或其组合对多孔膜的扩散，和/或确定提高阻挡膜对多孔膜的粘附性的有效性。
本发明的又一个目的是表征多孔材料的多孔性。
本发明的这些和其他目的可以通过一种表征多孔材料的方法来实现。根据本发明的一方面，该方法包括对形成在衬底上的多孔材料的一个或多个表面执行密封工艺；将多孔材料上的一个或多个表面暴露于处理剂，其中处理剂被配置为透过一个或多个表面并分散在多孔材料内；以及在所述暴露后监视处理剂从多孔材料的释放。
根据本发明的另一方面，一种多孔材料包括具有孔矩阵的体材料；耦合到体材料的密封层，其中密封层被配置为基本没有孔；以及被配置为透过密封层并分散在孔矩阵内的处理剂。
根据本发明的又一方面，一种用于表征多孔材料的系统包括被配置为在多孔材料的一个或多个表面上形成密封层的密封系统；耦合到密封系统并且被配置为将多孔材料暴露于处理剂的处理系统，其中处理剂被配置为透过密封层并且分散在多孔材料中的孔矩阵内；以及耦合到处理系统并且被配置为监视处理剂从多孔材料的释放的监视系统。
附图说明
在附图中：
图1A至1D表示根据本发明实施例的表征多孔膜的方法的简化图示；
图2表示根据本发明实施例的表征多孔膜的方法；
图3图示了由表征多孔膜所获得的示例性波数谱；
图4A和4B表示从椭圆偏光孔隙率计测量获得的示例性数据；以及
图5表示根据本发明实施例的用于表征多孔膜的系统。
具体实施方式
在下面的描述中，为了便于对本发明的完全理解并且出于说明目的而非限制目的，给出了特定细节，例如用于表征多孔膜和多孔衬底的具体方法，以及对多孔膜和多孔衬底的各种描述。然而，应当理解，利用脱离这些特定细节的其他实施例也可以实施本发明。
但是，应当意识到，在描述中包含了同样具有创造性本质的特征，尽管所解释的是一般概念的创造性本质。
虽然不是说明的常用概念的创造性本质，也是创造性本质的一部分的特征。
如上述本发明的背景技术中所述，诸如低k电介质膜之类的多孔膜容易受到损坏和污染，并且可能导致阻挡金属扩散和粘附性变差。本发明的发明人发现，执行密封处理可以减少或消除这些问题中的某一些。而且，如下进一步所述，本发明的发明人已经认识到，确定形成在多孔膜上的密封的有效性和/或多孔膜的特性是有用的。从而，现在参考附图(附图中相似的标号在不同的附图中指代相同或相应的部分)，图1A至1D示出了其上形成有多孔材料并且经历了根据本发明实施例的用于表征多孔材料的方法的处理衬底的示意图。另外，图2表示执行与图1A至1D相对应的方法步骤的流程图100。尽管在图1A至1D中，多孔材料被描述为形成在衬底上的多孔膜，但是本发明也适用于多孔衬底。
如图1A和图2的步骤110所示，具有孔25的矩阵的多孔膜20被形成在衬底10的上表面上，衬底10可包括附加层，也可不包括附加层。衬底10可以是半导体，或任何其他要在其上形成电介质膜的衬底。例如，多孔膜20可包括名义介电常数值小于SiO2的介电常数的低介电常数(低k)电介质膜，SiO2的介电常数约为4(例如，热二氧化硅的介电常数范围可以从3.8到3.9)。更具体言，多孔膜20可以具有小于3.0的介电常数或范围从1.6到2.7的介电常数。
另外，例如，多孔膜20可以利用化学气相沉积(CVD)技术形成，或利用旋涂电介质(SOD)技术形成，例如在可以从Tokyo ElectronLimited(TEL)购得的Clean Track ACT 8 SOD和ACT 12 SOD涂覆系统中提供的技术。Clean Track ACT 8(200mm)和ACT 12(300mm)涂覆系统提供了用于SOD材料的涂覆、烘烤和固化工具。匀胶机(tracksystem)可被配置用于处理尺寸为100mm、200mm、300mm以及更大的衬底。其他的用于在衬底上形成电介质膜的系统和方法对于旋涂电介质技术和CVD电介质技术领域的技术人员来说是公知的。
而且，多孔膜20可包括有机、无机和无机-有机混杂材料中的至少一种。例如，多孔膜可包括利用CVD技术沉积的无机的、基于硅酸盐的材料，例如氧化有机硅烷(或有机硅氧烷)。这种膜的示例包括可从Applied Materials Inc.购得的Black DiamondTM CVD有机硅酸盐玻璃(OSG)膜或可从Novellus Systems购得的CoralTM CVD膜。另外，例如，多孔电介质膜可包括单相材料，例如具有CH3键的基于二氧化硅的基体，CH3键在固化工艺期间断裂以产生小的空洞(或孔)。另外，例如，多孔电介质膜可包括双相材料，例如具有有机材料孔(生孔剂)的基于二氧化硅的基体，该生孔剂在固化工艺期间被蒸发。或者，多孔膜20可包括利用SOD技术沉积的无机的、基于硅酸盐的材料，例如氢硅倍半氧烷(HSQ)或甲基硅倍半氧烷(MSQ)。这种膜的示例包括可从DowComing购得的FOx HSQ、可从Dow Corning购得的XLK多孔HSQ以及可从JSR Microelectronics购得的JSR LKD-5109。或者，多孔膜20可包括利用SOD技术沉积的有机材料。这种膜的示例包括可从Dow Chemical购得的SiLK-I、SiLK-J、SiLK-H、SiLK-D和多孔SiLK半导体电介质树脂，以及可从Honeywell购得的Nanoglass和FLARETM。另外，例如，多孔电介质膜可包括可从ASM America Inc.购得的AuroraTM低k材料。另外，例如，多孔电介质膜可包括可从Trikon Technologies购得的OrionTM低k材料。另外，例如，多孔电介质膜可包括可从Rohm and Haas ElectronicMaterials购得的ZirkonTM低k材料。另外，例如，多孔电介质膜可包括可从Catalysis and Chemicals Industry Company，Limited购得的纳米团簇氧化硅。
一旦制备了多孔膜20，在步骤120中就利用密封工艺处理多孔膜20的暴露表面，以密封该表面处的暴露孔并形成密封层30，如图1B所示。如在上述本发明的背景技术中所讨论的，本发明的发明人已经认识到，多孔膜中的暴露孔可以成为污染物的位点以及水气累积的位点。例如，遵循多孔膜的图案刻蚀的多孔低k电介质膜中的孔的暴露可能导致介电常数的损耗(即，介电常数值的增大)、水气污染物和刻蚀后残留物的累积。另外，例如，被图案化的多孔低k电介质膜中的暴露孔在制程后端(BEOL)金属互连和内连中容易产生差的阻挡膜质量，这导致金属迁移到低k电介质膜中。因此，多孔膜应当被密封以防止污染物进入，并为后续处理提供好的阻挡属性。
密封工艺可包括被配置为基本闭合暴露孔，从而密封暴露表面以形成密封层的任何密封工艺。例如，用于多孔低k电介质膜的密封工艺可包括等离子体处理，从而多孔膜的表面经受致密化处理以通过暴露于等离子体形成密封层30。等离子体处理可包括干法等离子体刻蚀工艺以将图案转移到多孔膜，或者其可包括干法等离子体灰化步骤以从多孔膜去除光刻胶或光刻胶残留，或者其可包括多孔膜表面层的等离子体浸没离子轰击。另外，例如，密封工艺可包括利用离子注入的多孔膜表面层的致密化处理，如在2004年6月2日提交的题为“METHOD AND SYSTEM FOR USINGION IMPLANTATION FOR TREATING A LOW-K DIELECTRIC FILM”的未决美国专利申请No.10/857,935中详细描述的，该申请的全部内容通过引用结合于此。另外，例如，密封工艺可包括利用液体浸没处理、气相处理或超临界流体处理将多孔膜暴露于密封剂。密封多孔膜的细节在2003年10月10日提交的题为“Method and system for treating a dielectric film”的未决美国专利申请No.10/682,196中有所提供，该申请的全部内容通过引用结合于此。另外，例如，密封工艺可包括在多孔膜上沉积薄膜以充当密封层或阻挡层。薄膜可以利用传统技术沉积，例如旋涂技术和化学气相沉积(CVD)。
除了通过例如密封来处理多孔膜以外，本发明的发明人还认识到，确定对多孔膜的处理的有效性是有用的。例如，不同的低k膜可能需要不同的处理工艺以提供期望属性。而且，取决于膜将经受的处理步骤，特定的低k膜可能需要不同的处理技术或不同级别的处理。从而，本发明的发明人发现了一种确定在多孔膜上形成的密封有效性的方法。利用该创造性的方法，可以表征密封技术和多孔膜自身。
现在参考图1C，在步骤130中通过将多孔膜20和密封层30暴露于处理剂来确定密封工艺的有效性。例如，处理剂可以以超临界状态制备。另外，例如，处理剂可包括超临界二氧化碳(CO2)。如图1C所示，处理剂40透过密封层30，并且处理剂的一部分45分散在多孔膜20中的孔25的矩阵内。处理剂可包括能够透过密封层30并进入多孔膜20的任何原子或分子。另外，处理剂可以具有足够小的分子尺寸，这种尺寸允许分子透过密封层30并进入多孔膜20。将多孔膜20暴露于处理剂的步骤可以在密封工艺期间或者在密封工艺之后发生。例如，密封工艺可包括使用超临界流体来携带密封剂，从而密封剂密封多孔膜，并且超临界流体的分子分散在多孔膜20中。另外，例如，将多孔膜20暴露于处理剂的步骤可以在超临界流体处理、清洗或修补工艺期间发生，或者在这些工艺之后发生。
在将多孔膜20暴露于处理剂之后，在步骤140中利用处理剂监视系统监视多孔膜20，以检测通过密封层从孔矩阵中释放出的处理剂。处理剂从多孔膜中释放出的速率可用于确定密封工艺的有效性。例如，处理剂监视系统可包括傅立叶变换红外(FTIR)光谱仪。
在一个示例中，多孔低k膜被暴露于超临界CO2，并且FTIR光谱仪被用于检测从多孔膜中释放出的CO2。图3图示了诸如低k BlackDiamond膜之类的多孔有机氧化硅玻璃(OSG)膜的示例性波数谱。通过检查，由2340cm-1处CO2峰的存在检测CO2的存在。当CO2从多孔膜中的孔矩阵释放出时，波数谱表现了该峰。然而，随着时间的推移，随着基本所有的CO2都从多孔膜中释放出来，该峰衰减到无法检测的水平。峰衰减所花的时间量代表了密封工艺的有效性。例如，在峰衰减发生在相对较长的时间段上的情况下，密封被确定为是有效的。然而，在峰衰减发生在非常短的时间段上的情况下，密封被确定为不那么有效。在一个实施例中，密封的有效性是通过将处理剂的释放的测量速率与指示有效密封的膜的阈值相比较而确定的。本领域技术人员将会理解，根据本发明的密封有效性的确定在很大程度上取决于所使用的低k膜和低k膜将经受的工艺步骤。另外，关于确定有效性，在密封工艺之后，波数谱中CO2峰的幅度可以指示多孔膜在其孔矩阵中保留CO2的容量，因而，该幅度可用于确定孔尺寸、孔的量或其组合。
在比较示例中，制备了两种多孔低k膜，第一种是OSG膜，第二种是甲基硅倍半氧烷(MSQ)膜，例如JSR LKD 5109膜。在沉积了每种膜之后，对这些膜进行刻蚀和灰化处理，其额外目的是密封每种膜。其后，确定密封工艺(即，等离子体处理)的有效性，这是通过首先使用椭圆偏光孔隙率计(EP)，其次使用上述将多孔膜暴露于处理剂并利用FTIR光谱仪来监视处理剂的释放的方法而实现的。椭圆偏光孔隙率计涉及将多孔膜暴露于气相甲苯，并且在暴露于甲苯之后甲苯被潜在地吸附和解吸附的同时监视多孔膜的折射率(RI)。如果多孔膜的表面被充分密封，则甲苯不能进入多孔膜中并在多孔膜中吸附，并且多孔膜的折射率在吸附(ads)和解吸附(des)期间保持不变。相反地，如果多孔膜未被充分密封，则甲苯可能进入到多孔膜中，并在多孔膜中吸附，并且多孔膜的折射率变化。尽管EP方法对于确定膜被密封还是未被密封是有效的，但是该方法不能用于确定密封的有效性的各种级别，或者表征多孔膜自身。而且，甲苯的使用对于某些膜来说可能是无效的或者不希望使用的。
表1表示对于两种膜在沉积时以及在刻蚀/灰化工艺(或密封工艺)之后椭圆偏光孔隙率计测量和FTIR CO2监视的结果。对于沉积时的这两种膜，EP结果表明开放的孔，并且，如所预期的，没有出现CO2峰，因为这两种膜都还未暴露于处理剂。在刻蚀/灰化工艺之后，EP结果表明OSG膜被密封，而MSQ膜未被密封。具体而言，图4A和图4B分别表示OSG膜和MSQ膜的折射率与作用于多孔膜期间气相甲苯的压强(P)(由参考压强Po归一化，参考压强Po例如是饱和压强)之间的函数关系。图4A和4B的检测表明OSG膜被密封(恒定RI)，而MSQ膜未被密封(变化的RI)。
此外，将这两种膜暴露于超临界CO2并且对这两种膜进行FTIR监视表明OSG膜在暴露于处理剂中之后立即表现出CO2峰，并且在暴露后的5小时内没有表现出可检测到的CO2峰，而MSQ膜无论是在暴露之后立即检测，还是在暴露后的5小时后检测，都没有表现出可检测到的CO2峰，这与EP结果相一致。MSQ膜完全没有峰被认为是由于CO2从膜逃逸的速度快于测量技术可以检测到的速度。
    沉积时   经刻蚀/灰化处理
    EP  FTIR CO2峰   EP   FTIR CO2峰
  立即   5小时后
  OSG     开放  无   密封   有   无
  MSQ     开放  无   开放   无   无
表1
现在参考图5，图5描述了一种用于表征多孔膜或多孔衬底的系统。系统500包括被配置为密封多孔膜(或多孔衬底)的密封系统510、耦合到密封系统并且被配置为将多孔膜(或多孔衬底)暴露于处理剂的处理系统520以及耦合到处理系统520并且被配置为监视从多孔膜(或多孔衬底)中释放的处理剂的处理剂监视系统530。密封系统和处理系统可以是同一个系统。密封系统可包括等离子体处理系统、干法等离子体刻蚀系统、干法等离子体灰化系统、液体浸没系统、气相处理系统、超临界流体处理系统、离子注入系统、或沉积系统(例如旋涂沉积系统或化学气相沉积系统)或其任意组合。处理系统可包括超临界流体处理系统、液体浸没系统、或气相处理系统或其任意组合。处理剂监视系统可包括FTIR光谱仪，例如可从Thermo Nicolet购得的型号为AVATAR 370 FT-IR的FTIR光谱仪。
另外，用于表征多孔膜(或多孔衬底)的系统可包括耦合到密封系统510、处理系统520和处理剂监视系统530的控制器540。控制器540包括微处理器、存储器和能够生成控制电压的数字I/O端口(可能包括D/A和/或A/D转换器)，该控制电压足以传输并激活到密封系统510、处理系统520和处理剂监视系统530的输入，并监视来自这些系统的输出。存储在存储器中的程序被用于根据存储的工艺方案与系统510、520和530交互。控制器540的一个示例是可从Texas，Austin的Dell Corporation购得的Dell Precision Workstation 530TM。控制器540也可以实现为通用计算机、数字信号处理器等。
控制器540可以位于密封系统510、处理系统520和处理剂监视系统530本地，或者其可以经由互联网或内联网位于远程。从而，控制器540可以利用直接连接、内联网和互联网中的至少一种与密封系统510、处理系统520和处理剂监视系统530交换数据。控制器540可以耦合到客户站点(即，器件制造者等)处的内联网，或者耦合到供应商站点(即，设备制造商)处的内联网。此外，另一个计算机(即，控制器、服务器等)可以经由直接连接、内联网和互联网中的至少一种访问控制器540以交换数据。
控制器540还可被配置为确定对多孔膜(或多孔衬底)执行的密封工艺的有效性，并且更具体而言，确定通过密封工艺形成的密封层的有效性。例如，可以将处理剂从多孔膜中释放出来的速率与阈值相比较。如果测量速率超过了阈值，则多孔膜可被确定为未被有效密封。如果速率没有超过阈值，则多孔膜可被确定为被有效密封。或者，控制器可以根据处理剂释放持续时间确定密封工艺的有效性。处理剂释放的持续时间越长，密封层就越有效。
尽管上面只详细描述了本发明的某些示例性实施例，但是本领域技术人员将很容易意识到，在示例性实施例中可以进行许多修改，而实质上不脱离本发明的新颖教导和优点。例如，尽管对多孔膜的讨论已包括了多孔低k膜，但是本发明并不只限于处理这种膜，并且可以被实现为处理任何多孔膜。因此，所有这些修改都应当包括在本发明的范围内。

Claims (25)

1.一种表征材料的方法，包括：
对多孔材料的一个或多个表面执行密封工艺；
将所述多孔材料上的所述一个或多个表面暴露于处理剂，其中所述处理剂被配置为透过所述一个或多个表面并分散在所述多孔材料内；以及
在所述暴露后监视所述处理剂从所述多孔材料的释放。
2.如权利要求1所述的方法，其中所述执行步骤包括对多孔电介质膜执行密封工艺。
3.如权利要求1所述的方法，其中所述执行步骤包括对多孔低介电常数(低k)膜执行密封工艺。
4.如权利要求1所述的方法，其中所述执行所述密封工艺的步骤包括将所述多孔材料的所述一个或多个表面暴露于等离子体处理工艺、干法等离子体刻蚀工艺、干法等离子体灰化工艺、气相处理工艺、液体浸没工艺、沉积工艺、或超临界流体工艺或其组合。
5.如权利要求1所述的方法，其中所述将所述多孔材料的所述一个或多个表面暴露于所述处理剂的步骤包括将所述一个或多个表面暴露于超临界流体。
6.如权利要求5所述的方法，其中所述将所述一个或多个表面暴露于所述超临界流体的步骤包括将所述一个或多个表面暴露于超临界二氧化碳。
7.如权利要求1所述的方法，其中所述监视所述处理剂的所述释放的步骤包括使用傅立叶变换红外(FTIR)光谱仪。
8.如权利要求7所述的方法，其中所述使用所述FTIR光谱仪的步骤包括使用所述FTIR光谱仪来检测二氧化碳从所述多孔材料的释放。
9.如权利要求1所述的方法，还包括：
通过确定所述处理剂从所述多孔材料的释放速率，来确定所述密封工艺的有效性。
10.如权利要求9所述的方法，其中所述确定所述有效性的步骤包括将所述速率与阈值相比较，并且所述速率不超过所述阈值表明被有效密封的多孔材料。
11.如权利要求1所述的方法，其中所述执行步骤包括对多孔衬底执行密封工艺。
12.一种多孔材料，包括：
具有孔矩阵的体材料；
耦合到所述体材料的密封层，其中所述密封层被配置为基本没有孔；以及
被配置为透过所述密封层并分散在所述孔矩阵内的处理剂。
13.如权利要求12所述的多孔材料，其中所述具有所述孔矩阵的体材料是多孔电介质膜。
14.如权利要求12所述的多孔材料，其中所述具有所述孔矩阵的体材料是多孔低介电常数(低k)膜。
15.如权利要求12所述的多孔材料，其中所述密封层是通过将所述体材料暴露于等离子体处理工艺、干法等离子体刻蚀工艺、干法等离子体灰化工艺、气相处理工艺、液体浸没工艺、沉积工艺、或超临界流体工艺或其组合而形成的。
16.如权利要求12所述的多孔材料，其中通过将所述体材料暴露于包括所述处理剂的超临界流体，而使得所述处理剂分散在所述孔矩阵内。
17.如权利要求16所述的多孔材料，其中所述处理剂包括超临界二氧化碳。
18.如权利要求12所述的多孔材料，其中所述处理剂通过所述密封层从所述孔矩阵的释放速率指示用于密封所述孔矩阵的所述密封层的有效性。
19.如权利要求18所述的多孔材料，其中所述速率是通过利用傅立叶变换红外(FTIR)光谱仪监视所述处理剂的释放情况而确定的。
20.如权利要求18所述的多孔材料，其中所述FTIR光谱仪包括被配置为检测二氧化碳从所述孔矩阵的释放的FTIR光谱仪。
21.一种用于表征多孔材料的系统，包括：
密封系统，配置为在所述多孔材料的一个或多个表面上形成密封层；
处理系统，耦合到所述密封系统并且被配置为将所述多孔材料暴露于处理剂，其中所述处理剂被配置为透过所述密封层并且分散在所述多孔材料中的孔矩阵内；以及
监视系统，耦合到所述处理系统并且被配置为监视所述处理剂从所述多孔材料的释放。
22.如权利要求21所述的系统，其中所述监视系统包括傅立叶变换红外(FTIR)光谱仪。
23.如权利要求21所述的系统，还包括：
耦合到所述监视系统的控制器，其被配置为通过确定所述处理剂从所述多孔材料的释放速率，来确定用于密封所述多孔材料的所述密封层的有效性。
24.如权利要求21所述的系统，其中所述密封系统包括等离子体处理系统、干法等离子体刻蚀系统、干法等离子体灰化系统、液体浸没系统、气相处理系统、沉积系统、或超临界流体处理系统或其任意组合。
25.如权利要求21所述的系统，其中所述处理系统包括液体浸没系统、气相处理系统、或超临界流体处理系统或其任意组合。
CNB2005800258313A 2004-07-30 2005-07-15 用于表征多孔材料的方法和系统 Expired - Fee Related CN100563791C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/902,578 2004-07-30
US10/902,578 US7238382B2 (en) 2004-07-30 2004-07-30 Method and system for characterizing porous materials

Publications (2)

Publication Number Publication Date
CN101001685A true CN101001685A (zh) 2007-07-18
CN100563791C CN100563791C (zh) 2009-12-02

Family

ID=35732811

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800258313A Expired - Fee Related CN100563791C (zh) 2004-07-30 2005-07-15 用于表征多孔材料的方法和系统

Country Status (7)

Country Link
US (2) US7238382B2 (zh)
JP (1) JP4838246B2 (zh)
KR (1) KR101092704B1 (zh)
CN (1) CN100563791C (zh)
DE (1) DE112005001676T5 (zh)
TW (1) TWI278902B (zh)
WO (1) WO2006020134A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430054A (zh) * 2014-12-22 2017-12-01 Ndc技术有限公司 多孔膜的测量

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264347B2 (en) * 2008-06-24 2012-09-11 Trelleborg Sealing Solutions Us, Inc. Seal system in situ lifetime measurement
DE102009015746B4 (de) * 2009-03-31 2011-09-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren und System zur Materialcharakterisierung in Halbleiterstellungsprozessen auf der Grundlage von FTIR mit variablem Einfallswinkel
US9545360B2 (en) 2009-05-13 2017-01-17 Sio2 Medical Products, Inc. Saccharide protective coating for pharmaceutical package
DK2251454T3 (da) 2009-05-13 2014-10-13 Sio2 Medical Products Inc Coating og inspektion af beholder
US9458536B2 (en) 2009-07-02 2016-10-04 Sio2 Medical Products, Inc. PECVD coating methods for capped syringes, cartridges and other articles
FR2948192B1 (fr) * 2009-07-20 2011-07-22 Commissariat Energie Atomique Procede de caracterisation optique
US8314005B2 (en) * 2010-01-27 2012-11-20 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US8492239B2 (en) 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
US11624115B2 (en) 2010-05-12 2023-04-11 Sio2 Medical Products, Inc. Syringe with PECVD lubrication
CN101958232B (zh) * 2010-05-28 2012-03-21 重庆邮电大学 基于ftir光谱监测的等离子体刻蚀机内部状态维护方法
JP2012015411A (ja) * 2010-07-02 2012-01-19 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
US9878101B2 (en) 2010-11-12 2018-01-30 Sio2 Medical Products, Inc. Cyclic olefin polymer vessels and vessel coating methods
US9272095B2 (en) 2011-04-01 2016-03-01 Sio2 Medical Products, Inc. Vessels, contact surfaces, and coating and inspection apparatus and methods
US8541301B2 (en) 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US8927430B2 (en) 2011-07-12 2015-01-06 International Business Machines Corporation Overburden removal for pore fill integration approach
US11116695B2 (en) 2011-11-11 2021-09-14 Sio2 Medical Products, Inc. Blood sample collection tube
CN103930595A (zh) 2011-11-11 2014-07-16 Sio2医药产品公司 用于药物包装的钝化、pH保护性或润滑性涂层、涂布方法以及设备
WO2013170044A1 (en) * 2012-05-09 2013-11-14 Sio2 Medical Products, Inc. Inspection methods for pecvd coatings
US9664626B2 (en) 2012-11-01 2017-05-30 Sio2 Medical Products, Inc. Coating inspection method
EP2920567B1 (en) 2012-11-16 2020-08-19 SiO2 Medical Products, Inc. Method and apparatus for detecting rapid barrier coating integrity characteristics
US9764093B2 (en) 2012-11-30 2017-09-19 Sio2 Medical Products, Inc. Controlling the uniformity of PECVD deposition
WO2014085348A2 (en) 2012-11-30 2014-06-05 Sio2 Medical Products, Inc. Controlling the uniformity of pecvd deposition on medical syringes, cartridges, and the like
US9662450B2 (en) 2013-03-01 2017-05-30 Sio2 Medical Products, Inc. Plasma or CVD pre-treatment for lubricated pharmaceutical package, coating process and apparatus
KR102211788B1 (ko) 2013-03-11 2021-02-04 에스아이오2 메디컬 프로덕츠, 인크. 코팅된 패키징
US9937099B2 (en) 2013-03-11 2018-04-10 Sio2 Medical Products, Inc. Trilayer coated pharmaceutical packaging with low oxygen transmission rate
US9863042B2 (en) 2013-03-15 2018-01-09 Sio2 Medical Products, Inc. PECVD lubricity vessel coating, coating process and apparatus providing different power levels in two phases
US9538586B2 (en) * 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
EP3122917B1 (en) 2014-03-28 2020-05-06 SiO2 Medical Products, Inc. Antistatic coatings for plastic vessels
CN104167376A (zh) * 2014-08-27 2014-11-26 上海华力微电子有限公司 一种多孔low k材料孔隙率的测试方法
JP6499001B2 (ja) 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
KR20180048694A (ko) 2015-08-18 2018-05-10 에스아이오2 메디컬 프로덕츠, 인크. 산소 전달률이 낮은, 의약품 및 다른 제품의 포장용기
CN110873688B (zh) * 2019-11-28 2020-09-15 中国科学院地质与地球物理研究所 致密砂岩孔隙结构测定方法以及系统
CN117805000B (zh) * 2024-03-01 2024-06-18 江苏龙城精锻集团有限公司 针对氢化环境下材料内部微孔隙的检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US20030007543A1 (en) * 2001-06-14 2003-01-09 3M Innovative Properties Company Use of fluorinated ketones as test fluids in the testing of electronic components
US6500770B1 (en) * 2002-04-22 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a multi-layer protective coating over porous low-k material
JP2004165634A (ja) 2002-08-15 2004-06-10 Interuniv Micro Electronica Centrum Vzw Ａｌｄ表面処理のためのプラズマ処理
US6769288B2 (en) 2002-11-01 2004-08-03 Peak Sensor Systems Llc Method and assembly for detecting a leak in a plasma system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430054A (zh) * 2014-12-22 2017-12-01 Ndc技术有限公司 多孔膜的测量

Also Published As

Publication number Publication date
US7807213B2 (en) 2010-10-05
WO2006020134A2 (en) 2006-02-23
WO2006020134A3 (en) 2007-03-15
DE112005001676T5 (de) 2007-06-06
JP4838246B2 (ja) 2011-12-14
CN100563791C (zh) 2009-12-02
US20070190232A1 (en) 2007-08-16
TWI278902B (en) 2007-04-11
TW200623212A (en) 2006-07-01
KR20070039934A (ko) 2007-04-13
US20060024849A1 (en) 2006-02-02
US7238382B2 (en) 2007-07-03
JP2008509543A (ja) 2008-03-27
KR101092704B1 (ko) 2011-12-09

Similar Documents

Publication Publication Date Title
CN100563791C (zh) 用于表征多孔材料的方法和系统
US7563719B2 (en) Dual damascene process
CN101593689B (zh) 光刻图案的形成方法和双镶嵌结构的制造方法
US7541200B1 (en) Treatment of low k films with a silylating agent for damage repair
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US7341943B2 (en) Post etch copper cleaning using dry plasma
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US7291553B2 (en) Method for forming dual damascene with improved etch profiles
US20070249156A1 (en) Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
US8227336B2 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
US20110143542A1 (en) Method to remove capping layer of insulation dielectric in interconnect structures
US6946391B2 (en) Method for forming dual damascenes
WO2006025969A2 (en) Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US20050130411A1 (en) Method for forming openings in low-k dielectric layers
US7049209B1 (en) De-fluorination of wafer surface and related structure
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
CN101123243A (zh) 双镶嵌结构的制造方法
US7387973B2 (en) Method for improving low-K dielectrics by supercritical fluid treatments
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
US20070161131A1 (en) Measurement method for low-k material
JP4684866B2 (ja) 半導体装置の製造方法
US6147007A (en) Method for forming a contact hole on a semiconductor wafer
US20040063308A1 (en) Method for forming openings in low-k dielectric layers
US7253116B2 (en) High ion energy and reative species partial pressure plasma ash process
Leonte et al. POST-ETCH CLEANING SOLUTIONS FOR THE INTEGRATION OF HOSPT LOW-K DIELECTRIC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20160715