CN101001139A - 信号同步方法与装置 - Google Patents
信号同步方法与装置 Download PDFInfo
- Publication number
- CN101001139A CN101001139A CN 200610077113 CN200610077113A CN101001139A CN 101001139 A CN101001139 A CN 101001139A CN 200610077113 CN200610077113 CN 200610077113 CN 200610077113 A CN200610077113 A CN 200610077113A CN 101001139 A CN101001139 A CN 101001139A
- Authority
- CN
- China
- Prior art keywords
- signal
- synchronizing
- horizontal
- data
- vertical synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种信号同步方法以及实施该信号同步方法的装置。该信号同步方法包括:判断接收装置是否得以同步接收输出装置所输出的数据;并且在该接收装置无法同步接收该输出装置所输出的数据时,调整接收装置所将接收的信号的无效区间的长度,使接收装置得以同步接收输出装置所输出的数据。
Description
技术领域
本发明涉及一种信号同步方法以及实施该信号同步方法的装置。特别涉及一种调整接收装置所将接收的信号的无效区间长度,以使接收装置得以同步接收输出装置所输出的数据的方法。
背景技术
截至目前为止,锁相环〔Phase Locked Loop,PLL〕仍为时钟发生器的核心技术,现代的时钟发生器只需由石英晶体提供一个基准频率,并利用一个以上的锁相环,搭被不同比例的分频电路,来产生各种频率的时钟输出,以取代传统系统中的多个石英晶体。
锁相环具有两个输入端,分别为参考频率(Fref)与反馈频率(Fvco),与一个输出端(Fout)。三者之间的关系可以公式表示如下:
Fout=(Fref XP)/(QXN)
锁相环基本上是一个负反馈系统,在回路中利用反馈信号,将输出端的信号频率及相位,锁定在输入端参考信号的频率及相位上。相位频率检测器〔Phase Frequency Detector,PFD〕比较基准参考频率(Fref)及反馈频率(Fvco)两者之间的相位关系与频率的差异,并检测出两者相位的落差量及频率的高低差,以影响压控振荡器(Voltage Controlled Oscillator,VCO)的频率输出。当Fref/Q超前Fvco/P时,UP高电位输出使Fout频率加快;相反的,当Fref/Q落后Fvco/P时,DN高电位输出使Fout频率减慢,最后可达到如公式所表示的稳定输出状态,因此只需调整PLL外部分频电路的P、Q、R值之间的比例,就可得到需要的输出频率。
一般来说,同系统的各内部装置其时钟信号的产生,就可通过上述锁相环来产生。但不幸的是,锁相环所产生的时钟信号仍带有严重的噪声,因此,当系统内的各装置接受锁相环所提供的时钟信号时,理想上,两装置虽接收相同的时钟信号,但实际上两装置所分别使用的时钟信号却会有些许差异,而在传送数据时,却会发生接收端装置无法同步接收输出端装置所输出的数据。
请参考图1,图1是图像系统内装置传送数据的电路示意图。在图1中,图像系统100内包括有图像解码器101以及数字信号解码器103,且图像解码器101与数字信号处理器103分别使用不同的时钟信号Clock1、Clock2。当图像解码器101传数据105至数字信号处理器103时,由于图像解码器101与数字信号处理器103分别使用不同的时钟信号Clock1、Clock2,因此,数字信号处理器103有可能无法同步接收图像解码器101所输出的数据105。
有鉴于此,本发明提出一种系统的信号同步方法及装置,可在系统内不同装置在其使用的时钟信号的频率有所偏差的情况下,接收端装置可同步接收输出端装置所输出的数据。
发明内容
本发明主要目的是在系统内不同装置在其使用的时钟信号的频率有所偏差的情况下,使接收端装置可同步接收输出端装置所输出的数据。为达到上述目的,本发明提供一种系统的信号同步方法,其包括下列步骤:判断至少一接收装置是否同步接收至少一输出装置所输出的数据。若不同步,则调整接收装置所接收信号的无效区间长度,以使接收装置可同步接收输出装置所输出的数据。
在本发明较佳实施例中,输出装置所输出的信号为包括第一同步信号以及数据信号。对应上述步骤,可比较第一同步信号以及根据接收装置所使用的第二时钟信号所产生的第二同步信号,以判断接收装置是否同步接收至少输出装置所输出的数据。
在本发明较佳实施例中,第一同步信号更包括有第一水平同步信号以及第一垂直同步信号,第二同步信号更包括有第二水平同步信号以及第二垂直同步信号。对应上述步骤,可比较第一垂直同步信号以及第二垂直同步信号是否同步,以判断接收装置是否同步接收至少输出装置所输出的数据。若不同步,则在第二垂直同步信号区间,视情况调整第二水平同步信号的数量,或第二水平同步信号的长度,或同时调整两者,以调整第二垂直同步信号的区间长度。
在本发明较佳实施例中,对应上述步骤,更包括比较第一水平同步信号与第二水平同步信号,以判断接收装置是否同步接收至少输出装置所输出的数据。若不同步,则在第二水平同步信号区间,调整输出装置所输出的数据长度,或调整第二水平同步信号的长度,或同时调整两者。
同样地,为达到上述目的,本发明提出一种信号同步装置,是用以使至少接收装置同步接收至少输出装置所输出的同步信号以及数据信号,其特征在于:信号同步装置根据输出装置所输出的同步信号、输出装置所使用的第一时钟信号,以及根据接收装置所使用的第二时钟信号,以调整接收装置所接收的同步信号。
在本发明较佳实施例中,假设输出装置所输出的同步信号是第一同步信号,接收装置所接收的同步信号是第二同步信号。上述信号同步装置更包括检测及测量器以及信号发生器。其中,检测及测量器是检测输出装置以及接收装置所分别使用的第一时钟信号以及第二时钟信号,第一同步信号以及第二同步信号,以输出同步差距信号。信号发生器,是根据同步差距信号,以调整第二同步信号的区间长度,其中,信号发生器根据第二时钟信号产生第二同步信号。
另外,本发明还提出一种信号同步方法,用以使一网络的一第二端得以同步接收该网络的一第一端所输出的信号,其中包括:判断该第二端可否同步接收该第一端所输出的信号;以及在该第二端无法同步接收该第一端所输出的信号时,调整该第二端所将接收的信号的长度,以使该第二端得以同步接收该第一端所输出的信号。该第一端在使用一第一时钟的情况下输出一第一信号,其中,判断该第二端可否同步接收该第一端所输出的信号的步骤更包括:根据该第一时钟、该第一信号以及该第二端所使用的一第二时钟产生一第二信号,以供该第二端接收;以及比较该第一信号与该第二信号,以判断该第二端可否同步接收该第一端所输出的第一信号。根据该第一时钟、该第一信号、以及该第二时钟产生该第二信号的步骤更包括:模拟如何使用该第二时钟正确读取该第一信号,以产生该第二信号。该信号同步方法更包括:比较该第一信号与该第二信号间的相位差的变化量,以判断该第二端可否同步接收该第一信号。此外,该信号同步方法更包括:比较该第二信号的信息包标题检测起始/结束信号与该第一信号的信息包标题检测起始/结束信号;以及若该第二信号的信息包标题检测起始/结束信号移动快于该第一信号的信息包标题检测起始/结束信号,则判定该第二端接收该第一端所输出的信号的速率过快,反之则相反。
在本实施例中,该第一端与该第二端所传递的信号为一位流信号或一信息包信号。当传递的信号为信息包信号并且该第二端无法同步接收该第一端所输出的信号时,该信号同步方法更包括调整该信息包信号的标题长度、调整该信息包信号的数据长度、分割该信息包信号或组合该信息包信号。上述调整该信息包信号的标题长度更包括:在该第二端接收该第一端所输出的信号的速率过快时增加该信息包信号的标题长度;以及在该第二端接收该第一端所输出的信号的速率过慢时缩短该信息包信号的标题长度。上述调整该信息包信号的数据长度更包括:在该第二端接收该第一端所输出的信号的速率过快时增加该信息包信号的数据长度;以及在该第二端接收该第一端所输出的信号的速率过慢时缩短该信息包信号的数据长度。上述分割或组合该信息包信号包括:在该第二端接收该第一端所输出的信号的速率过快时将该信息包信号的数据由一分割为二;以及在该第二端接收该第一端所输出的信号的速率过慢时将该信息包信号的数据由二组合为一。此外,上述分割或组合该信息包信号更包括:判断该信息包信号的数据长度;在分割后的数据长度过短时,将无效数据插入分割后的信息包信号;以及在组合后的数据长度过长时,将信息包信号内的无效数据删除。
为了让本发明的上述目的、特征、和优点能更明显易懂,下文特举若干较佳实施例,并配合附图,作详细说明如下。
附图说明
图1是图像系统内装置传送数据的电路示意图。
图2A、B是分别为本发明较佳实施例的图像系统的信号同步装置的电路示意图。
图3A、B是分别为本发明较佳实施例的图2A同步信号装置其端子信号的时序示意图。
图4A、B以及图5A、B是分别为本发明较佳实施例的调整垂直同步信号Vs2以及水平同步信号Hs2的示意图。
图6A、B是分别为垂直Vs2与垂直同步信号Vs1相位差的示意图以及调整垂直同步信号Vs2的方法流程图。
图7A、B是分别为水平同步信号Hs2与水平同步信号Hs1相位差的示意图以及调整水平同步信号Hs2的方法流程图。
图8是本发明较佳实施例的系统的信号同步装置的电路示意图。
图9是本发明较佳实施例的系统的信号同步装置的电路示意图。
图10显示一网络的信号同步系统。
图11显示如何观察两个信号的相位差。
图12举例说明如何使用该第二时钟正确读取该第一信号,以产生该第二信号。
图13举例说明如何调整信息包信号的标题长度,以使网络系统的第一端与第二端的数据传送同步。
图14举例说明如何调整信息包信号的数据长度,以使网络系统的第一端与第二端的数据传送同步。
图15举例说明如何藉由分割信息包信号的数据,使网络系统的第一端与第二端的数据传送同步。
图16举例说明如何藉由组合信息包信号的数据,使网络系统的第一端与第二端的数据传送同步。
图17显示信号同步装置的一实施例。
图18显示信号同步装置的另一实施例。
图19以流程图说明网络上一第二端如何同步接收一第一端所输出的数据。
附图符号说明
100:图像系统 101:图像解码器
103:数字信号解码器 Clock1、Clock2:时钟信号
105、Data1、Data2、data:数据
Hs1、Hs2、Hs2′:水平同步信号
Vs1、Vs2、Vs2′:垂直同步信号 201、203:装置
205、800、900:信号同步装置
Bistream1、Bistream2:字符流信号 a、b、c:边缘
EAH:水平扫瞄在线有效数据的结束点
SAH:水平扫瞄在线有效数据的起始点
Vph_A、Vph_B、Hph_A、Hph_B:相位差
601~606:步骤 701~706:步骤
801、901:检测及测量器 810、910:信号发生器
811、911:比较器
813:水平同步信号数量产生电路
815:水平同步信号数量删除电路
817:水平同步信号长度计数器
819:垂直同步信号发生器 821、921:参数信号
913:数据产生电路 915:数据删除电路
917:数据缓冲及控制器 919:水平同步信号发生器
923:正数据信号 925:负数据信号
1000-信号同步系统 1002-第一端
1004-第二端 1006-信号同步装置
1008-第一时钟 1010-第一信号
1012-第二时钟 1014-第二信号
1102、1104-信号
1202、1204、1206-信号
1302-第一信息包信号
1304、1306、1308、1310-第二信息包信号
1402-第一信息包信号
1404、1406、1408-第二信息包信号
1412、1414-无效数据
1502-第一信息包信号
1504、1506-第二信息包信号
1512、1514、1516-第二数据 1522、1524-无效数据
1602-第一信息包信号
1604、1606-第二信息包信号
1612、1614、1616-第二数据 1700-信号同步装置
1702-测量器 1704-位流信号发生器
1712-比较器 1714-标题产生器
1716-数据发生器 1718-第二位流信号发生器
1722-参数信号 1724、1726-调整信号
1800-信号同步装置 1802-测量器
1804-位流信号发生器1812-比较器
1814-标题产生器 1816-数据发生器
1818-数据分割器 1820-数据结合器
1822-第二位流信号发生器 1832-参数信号
1834、1836-调整信号
具体实施方式
以图像系统为例,请参考图2A、B,图2A、B是分别为本发明较佳实施例的图像系统的信号同步装置的电路示意图。在图2A中,装置201欲输出代表同步信号的水平同步信号Hs1、垂直同步信号Vs1以及数据Data1至装置203。而本发明的信号同步装置205则可针对装置201、203分别使用的时钟信号Clock1、Clock2,调整装置201所输出的水平同步信号Hs1、垂直同步信号Vs1,以及数据Data1,以使装置203接收调整过后的信号,水平同步信号Hs2、垂直同步信号Vs2以及数据Data2。而经由这样地调整,装置203可同步接收装置201所输出的数据Data1。值得注意的是,水平同步信号Hs2、垂直同步信号Vs2是根据时钟信号Clock2所产生。而基于此,可针对实际装置201、203为分别使用不同的时钟信号Clock1、Clock2的情况,进行同步化调校。
同样地,在图2B中,若装置201所输出的信号为同步信号后带有数据的字符流信号Bistream1,同样地,可通过信号同步装置207,可将字符流信号Bistream1解码出同步信号,并根据装置201、203分别使用的时钟信号Clock1、Clock2,以调整字符流信号Bistream1。字符流信号Bistream1调整后的信号为字符流信号Bistream2。也因此,装置203可同步接收由装置201所输出字符流信号Bistream1。
请参考图3A、B,图3A、B是分别为本发明较佳实施例的图2A同步信号装置其端子信号的时序示意图。在图3A中,时钟信号Clock1的频率小于时钟信号Clock2的频率。在此情况下,垂直同步信号Vs1的频率亦将小于垂直同步信号Vs2,水平同步信号Hs1的频率亦将小于水平同步信号Hs2。换句话说,垂直同步信号Vs1被垂直同步信号Vs2追上,水平同步信号Hs1被水平同步信号Hs2追上。
而通过图2A信号同步装置205,可根据垂直同步信号Vs1与垂直同步信号Vs2边缘(上升缘或下降缘)的相位差,调整垂直同步信号Vs2的长度。或根据水平同步信号Hs1与水平同步信号Hs2边缘(上升缘或下降缘)的相位差,调整水平同步信号Hs2。装置203可同步接收装置201所输出的数据Data1。
而垂直同步信号Vs2长度以及调整水平同步信号Hs2的调整方式,可参考图4A、B以及图5A、B,图4A、B以及图5A、B是分别为本发明较佳实施例的调整垂直同步信号Vs2以及水平同步信号Hs2的示意图。在图4A中,当垂直同步信号Vs1被垂直同步信号Vs2追上时,可增加垂直同步信号Vs2区间的水平同步信号Hs2的数量,或增加水平同步信号Hs2的长度,以作为增加垂直同步信号Vs2的区间长度,而使垂直同步信号Vs2与垂直同步信号Vs1同步化。藉由垂直同步信号Vs2与垂直同步信号Vs1同步化,可帮助装置203可同步接收装置201所输出的数据Data1。
反之,在图4B中,当垂直同步信号Vs2被垂直同步信号Vs1追上,也就是垂直同步信号Vs2落后垂直同步信号Vs1时,可减少垂直同步信号Vs2区间的水平同步信号Hs2的数量,或减少水平同步信号Hs2的长度,以作为减少垂直同步信号Vs2的区间长度,而使垂直同步信号Vs2与垂直同步信号Vs1同步化。
在图5A中,当水平同步信号Hs1被水平同步信号Hs2追上时,接收装置203接收由装置201所输出的数据Data1,由于在时序上不同步的关系,接收装置所接收的数据为Data2。而除直接增加水平同步信号Vs2的长度外,以使装置203接收数据Data2可与数据Data1的输出同步外,还可修改数据Data2数据量(修改后为数据Data2’),也就是将无效数据插入数据Data2,以使数据Data1的输出与数据Data2’的接收同步。其中,EAH(end of activedata of a H line)为水平扫瞄在线有效数据的结束点,SAH为(start of activedata of a H line)为水平扫瞄在线有效数据的起始点。数据Data2在标题区间(EAH到SAH区间)插入无效数据(dummy data),以使其标题区间拉长,相对来说其有效数据区间(SAH到EAH区间)将相对缩小。简单来说,上述动作使得数据Data2’的有效区数据在接收时被延后,相当于使装置203同步接收数据Data1。
而上述增加水平同步信号长度以及插入无效数据的两种方式方式皆可可使接收装置203在时序上,同步接收输出装置201所输出的数据Data1。
反之,在图5B中,当水平同步信号Hs2被水平同步信号Hs1追上时,除直接减少水平同步信号Vs2的长度外,还可减少数据Data2的数据量(数据Data2修正为Data2’),以使装置203同步接收数据Data1。
至于调整垂直同步信号Vs2长度以及调整水平同步信号Hs2的流程图,请参考图6A、B以及图7A、B。图6A、B是分别为垂直Vs2与垂直同步信号Vs1相位差的示意图以及调整垂直同步信号Vs2的方法流程图。图7A、B是分别为水平Hs2与水平同步信号Hs1相位差的示意图以及调整水平同步信号Hs2的方法流程图。
在图6A中,以垂直同步信号Vs2边缘a(上升缘或下降缘)与垂直同步信号Vs1的两边缘b、c(上升缘或下降缘)相比较。令比较边缘a与边缘b的相位差为Vph_A,且令比较边缘a与边缘c的相位差为Vph_B。
请同时参考图6B,此较佳实施例方法流程的步骤为:首先,根据图6A的方式对垂直同步信号Vs2与垂直同步信号Vs1做相位差距的测量,并根据相位差判断垂直同步信号Vs2的频率是否大于垂直同步信号Vs1,此为步骤601。
而判断原则为:若相位差Vph_A变小(minus Vph_A)或相位差Vph_B变大(plus Vph_B)时,则判断垂直同步信号Vs2频率大于垂直同步信号Vs1频率,此为判断结果602。若相位差Vph_A变大(plus Vph_A)或相位差Vph_B变小(minus Vph_B)时,则判断垂直同步信号Vs2频率小于垂直同步信号Vs1频率,此为判断结果603。若相位差Vph_A或相位差Vph_B没改变,则判断垂直同步信号Vs2频率等于垂直同步信号Vs1频率,而垂直同步信号Vs2亦将可直接供图2A接收装置203使用,此为判断结果604。
对应判断结果602,在增加垂直同步信号Vs2区间,增加水平同步信号Hs2的数量或增加水平同步信号Hs2的长度,以增加垂直同步信号Vs2的区间长度,而调整后的垂直同步信号Vs2直接供接收装置203使用,此为步骤605。对应判断结果603,在垂直同步信号Vs2区间,减少水平同步信号Hs2的数量,或减少水平同步信号Hs2的长度,以减少垂直同步信号Vs2的区间长度,而调整后的垂直同步信号Vs2直接供接收装置203使用,此为步骤606。
请参考图7A,以水平同步信号Hs2边缘a(上升缘或下降缘)与水平同步信号Hs1的两边缘b、c(上升缘或下降缘)相比较。令比较边缘a与边缘b的相位差为Hph_A,且令比较边缘a与边缘c的相位差为Hph_B。
请同时参考图7B,此较佳实施例方法流程的步骤为:首先,根据图7A的方式对水平同步信号Hs2与水平同步信号Hs1做相位差距的测量,并根据相位差判断水平同步信号Hs2的频率是否大于水平同步信号Hs1,此为步骤701。
判断原则为:若相位差Hph_A变小(minus Hph_A)或相位差Hph_B变大(plus Hph_B)时,则判断水平同步信号Hs2频率大于水平同步信号Hs1频率,此为判断结果702。若相位差Hph_A变大(plus Hph_A)或相位差Hph_B变小(minus Hph_B)时,则判断水平同步信号Hs2频率小于水平同步信号Hs1频率,此为判断结果703。若相位差Hph_A或相位差Hph_B没改变,则判断水平同步信号Hs2频率等于水平同步信号Hs1频率,而水平同步信号Hs2亦将可直接供图2A接收装置203使用,此为判断结果704。
对应判断结果702,在水平同步信号Hs2区间,增加数据量,即增加水平同步信号Hs2的长度,或对应增加图2A数据Data1的无效数据量,以增加水平同步信号Hs2的区间长度,而调整后的水平同步信号Hs2直接供接收装置203使用,此为步骤705。对应判断结果703,在水平同步信号Hs2区间,减少数据量,即减少水平同步信号Hs2的长度,或对应减少图2A数据Data1的无效数据量,以减少水平同步信号Hs2的区间长度,而调整后的水平同步信号Hs2直接供接收装置203使用,此为步骤706。
请参考图8,图8是本发明较佳实施例的系统的信号同步装置的电路示意图。在图8中,信号同步装置800包括有检测及测量器801以及信号发生器810。其中,信号发生器810更包括:比较器811、水平同步信号数量产生电路813、水平同步信号数量删除电路815、水平同步信号长度计数器817以及垂直同步信号发生器819。
请同时参考图2A,根据本发明概念,垂直同步信号发生器819根据装置203所使用的时钟信号Clock2产生垂直同步信号Vs2′,检测及测量信号器801则检测以及测量在时钟信号Clock1、时钟信号Clock2下的垂直同步信号Vs1与垂直同步信号Vs2′相位差后,输出作为同步差距判断的相位差距信号Vph_A(或相位差距信号Vph_B的形式亦可),相位差距信号Vph_A与Vph_B可作为上述同步差距信号使用。
比较器811则接收此相位差距信号Vph_A后,比较出参数信号821,而参数信号821带有垂直同步信号Vs1与垂直同步信号Vs2′是否同步的信息,且带需增减水平同步信号Hs2数量或水平同步信号Hs2长度的信息。
举例来说,若垂直同步信号Vs1与垂直同步信号Vs2′间的相位差为差距15.5条水平同步信号Hs2,且相位差Hph_A与前次相比,为变小的情况下,参数信号821即可控制水平同步信号数量发生器813在垂直同步信号Vs2区间产生15条水平同步信号Hs2,且控制水平同步信号长度计数器计数0.5条的水平同步信号Hs2长度并输出一计数结果信号823。而垂直同步信号发生器819则根据水平同步信号数量产生电路813所产生的15条水平同步信号Hs2以及计数结果信号823,调整垂直同步信号Vs2′的区间长度,以产生与垂直同步信号Vs1同步的垂直同步信号Vs2。
反之,参数信号821可控制水平同步信号数量删除电路815或水平同步信号长度计数器817产生信号,并通过垂直同步信号发生器819产生与垂直同步信号Vs1同步的垂直同步信号Vs2。
请参考图9,图9是本发明较佳实施例的系统的信号同步装置的电路示意图。信号同步装置900仍包括有检测及测量器901以及信号发生器910。其中,信号产生装置910更包括:比较器911、数据产生电路913、数据删除电路915、数据缓冲及控制器917以及水平同步信号发生器919。
请同时参考图2A,根据本发明概念,水平同步信号发生器919根据装置203所使用的时钟信号Clock2产生水平同步信号Hs2′,检测及测量信号器901则检测以及测量在时钟信号Clock1、时钟信号Clock2下的水平同步信号Hs1与水平同步信号Hs2′相位差后,输出作为同步差距判断的相位差距信号Hph_A(或相位差距信号Hph_B的形式亦可)。
比较器911则接收此相位差距信号Hph_A后,比较出参数信号921,而参数信号921带有水平直同步信号Hs1与水平同步信号Hs2′是否同步的信息,且带需增减数据量或水平同步信号长度Hs的信息。
举例来说,当水平同步信号Hs1与水平同步信号Hs2′间的相位差为差距0.5条水平同步信号Hs2,且相位差Hph_A与前次相比,为变小的情况下,参数信号921即可控制数据产生电路913在水平同步信号Hs2区间产生相当于0.5条水平同步信号Hs2区间长度的正数据信号923。且此正数据信号923除可直接通过水平同步信号发生器919改变水平同步信号Hs2′长度,以产生与水平同步信号Hs1同步的水平同步信号Hs2同步。或正数据信号923通过数据缓冲及控制器917增加数据Data1的长度,以间接改变水平同步信号Hs2在实质上的区间长度,以使水平同步信号Hs2同步与水平同步信号Hs1同步。
反之,参数信号921可控制数据删除电路915产生负数据信号925,以在后段电路产生与水同步信号Hs1同步的水平同步信号Hs2。
而根据本发明概念,图8、图9的信号同步装置除单独使用外,亦可合并使用,以作为对同系统装置间信号同步之用。
综合上述,本发明提供一种系统的信号同步方法及装置,其克服了在系统内不同装置虽使用相同或接近时钟信号,但其间输出与接收却不同步情况下,接收端装置可同步接收输出端装置所输出的数据。
图10说明依据本发明所提出的一信号同步系统1000,其中,第一端1002根据第一时钟1008输出第一信号1010,而第二时钟1012为第二端1004的工作时钟。信号同步装置1006利用第一时钟1008、第1信号1010、以及第二时钟1012执行本发明所提出的一信号同步方法,以产生第二信号1014供第二端1004接收。
图11说明如何观察两个信号1102、1104的相位差。以a表示信号1104的信息包标题检测起始信号落后信号1102的信息包标题检测起始信号多少相位量,以b表示信号1104的信息包标题检测起始信号领先信号1102的信息包标题检测结束信号多少相位量。随着时间观察a或b的变化量可以判断两个位流信号是否同步。以图12为例,将第一端输出的信号1202以第二端的时钟表示。信号1204显示若第二端的时钟频率较高时,a1会随着时间降低至a2,并且b1会随着时间增加至b2。信号1206显示若第二端的时钟频率较低时,a3会随着时间增加至a4,并且b3会随着时间降低至b4。
在本发明所述的信号同步方法中,传递于该第一端与该第二端之间的信号可为一位流信号或一信息包信号。
图13说明本发明的信号同步装置1006所进行的信号同步方法的一实施例,其中,一第一端1002以一第一时钟输出一第一信息包信号1302。当一第二端1004所使用的第二时钟的频率较该第一时钟高时,信息包信号1304为仿真的第二信息包信号;信号同步装置1006将增加第二信息包信号1304的标题的长度,以产生新的第二信息包信号1306,使得a2与a1相同。当一第二端1004所使用的第二时钟的频率较该第一时钟低时,信息包信号1308为仿真的第二信息包信号;信号同步装置1006将降低第二信息包信号1308的标题的长度,以产生新的第二信息包信号1310,使得a3与a4相同。
图14说明本发明的信号同步装置1006所进行的信号同步方法的另一实施例,其中,第一端1002以一第一时钟输出一第一信息包信号1402。当一第二端1004所使用的第二时钟的频率较该第一时钟高时,信息包信号1404为仿真的第二信息包信号;信号同步装置1006将续接一无效数据1412于第二信息包信号1404的数据的末端,以产生新的第二信息包信号1406,使得a2与a1相同。或是、利用本发明的信号同步方法的另一实施例,适当调整第二信息包信号1404的标题的长度并且续接一无效数据1414于第二信息包信号1404的数据的末端,以产生新的第二信息包信号1408,使得a3与a4相同。
图15说明本发明的信号同步装置1006所进行的信号同步方法的另一实施例,其中,第一端1002以一第一时钟输出一第一信息包信号1502。当一第二端1004所使用的第二时钟的频率较该第一时钟高时,信息包信号1504为仿真的第二信息包信号;信号同步装置1006将第二信息包信号1504的数据1512分割为两个新的数据1514、1516,并且适当调整第二信息包信号1504的标题的长度以及续接无效数据1522与1524于数据1514与1516的末端,以产生新的第二信息包信号1506,使得a1与a2相同。
图16说明本发明的信号同步装置1006所进行的信号同步方法的另一实施例,其中,第一端1002以一第一时钟输出一第一信息包信号1602。当一第二端1004所使用的第二时钟的频率较该第一时钟低时,信息包信号1604为仿真的第二信息包信号;信号同步装置1006将第二信息包信号1604的数据1612与1614结合成一个新的数据1616,并且适当调整第二位流信号1604的标题的长度,以产生新的第二信息包信号1606,使得a1与a2相同。
图17说明依据本发明所提出的一信号同步装置的一实施例。其中,信号同步装置1700包括一测量器1702以及一位流信号发生器1704。测量器1702将第一位流信号与第二位流信号的相位差输入比较器1712,然后得到一参数信号1722,该参数信号1722包含如何调整该第二位流信号的信息。标题产生器1714与数据发生器1716分别根据参数信号1722产生调整信号1724与1726供第二位流信号发生器1718使用。其中,调整信号1724指示该第二位流信号发生器1718调整第二标题的长度,调整信号1726指示该第二位流信号发生器1718调整第二数据的长度,使得第二位流信号发生器1718产生与该第一位流信号同步的一第二位流信号,以供一第二端接收。
图18说明依据本发明所提出的一信号同步装置的一实施例。其中,信号同步装置1800包括一测量器1802以及一位流信号发生器1804。测量器1802将第一位流信号与第二位流信号的相位差输入比较器1812,并且得到一参数信号1832。该参数信号1832决定数据分割器1818与数据结合器1820的动作并且包含如何调整该第二位流信号的信息。数据分割器1818在该第二端的接收速度较该第一端的输出速度快时,将该等第二数据分割成数等份,而数据结合器1820在该第二端的接收速度较该第一端的输出速度慢时,将数个上述第二数据结合在一起。标题产生器1814与数据发生器1816分别根据参数信号1832产生调整信号1834与1836供第二位流信号发生器1822使用。其中,调整信号1834指示该第二位流信号发生器1822调整第二标题的长度,调整信号1836指示该第二位流信号发生器1822调整第二数据的长度。第二位流信号发生器1822产生与该第一位流信号同步的第二位流信号,以供一第二端接收。
图19以流程图说明网络上一第二端如何同步接收一第一端所输出的数据。其中,称该第一端使用的时钟为第一时钟、该第二端使用的时钟为第二时钟、该第一端所输出的信号为第一信号。如图19所示,信号同步装置1006接收该第一时钟、第二时钟、第一信号后,即开始1902执行本发明所提出的信号同步方法。在步骤1904,信号同步装置1006根据该第一时钟、第二时钟、与第一信号仿真出一第二信号,用以仿真如何使用该第二信号准确接收该第一信号。在步骤1906,信号同步装置1006将比较该第一信号与该第二信号的信息包标题检测起始/结束信号,以供步骤1908判断第二端是否能够同步接收该第一端所输出的数据。若该第二端无法同步接收该第一端所输出的数据,步骤1910将调整该第二信号并且重新执行步骤1906,直到步骤1908认定该第二端得以同步接收该第一端所输出的数据为止。其中,结束1912步骤中该信号同步装置1006将调整过的该第二信号传送给该第二端接收。
若图19中所传送的信号为信息包信号,则步骤1910调整第二信号的方法包括:调整该信息包信号的标题长度;调整该信息包信号的数据长度;分割该信息包信号或组合该信息包信号。
综上所述,本发明所提供的信号同步方法与装置可使得具有不同时钟的第一端与第二端同步,并且本发明符合专利发明要件。惟以上所述者为本发明的较佳实施例而已,并非用来限定本发明实施的范围。即凡依本发明申请专利范围所做的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (37)
1一种信号同步方法,包括:
判断至少一接收装置是否同步接收至少一输出装置所输出的信号;以及
若不同步,则调整该接收装置所接收信号的无效区间长度,以使该接收装置可同步接收该输出装置所输出的信号。
2如权利要求1所述的信号同步方法,其中,该输出装置所输出的信号包括一第一同步信号以及一数据信号。
3如权利要求2所述的信号同步方法,更包括:
根据该接收装置所使用的一第二时钟信号,产生一第二同步信号;以及
比较该第一同步信号与该第二同步信号,以判断该接收装置是否同步接收该输出装置所输出的信号。
4如权利要求3所述的信号同步方法,其中,该第一同步信号包括一第一水平同步信号以及一第一垂直同步信号,该第二同步信号包括一第二水平同步信号以及一第二垂直同步信号。
5如权利要求4所述的信号同步方法,更包括:
比较该第一垂直同步信号以及该第二垂直同步信号是否同步,以判断该接收装置是否同步接收至少该输出装置所输出的信号。
6如权利要求5所述的信号同步方法,更包括:
比较该第一垂直同步信号与该第二垂直同步信号的相位差,以判断该第一垂直同步信号与该第二垂直同步信号是否同步。
7如权利要求5所述的信号同步方法,更包括:
若不同步,则在该第二垂直同步信号区间,调整该第二水平同步信号的数量,以调整该第二垂直同步信号的区间长度。
8如权利要求7所述的信号同步方法,更包括:
若该第二垂直同步信号频率大于该第一垂直同步信号时,在该第二垂直同步信号区间,增加该第二水平同步信号的数量,以增加该第二垂直同步信号的区间长度;以及
若该第二垂直同步信号频率小于该第一垂直同步信号时,在该第二垂直同步信号区间,减少该第二水平同步信号的数量,以减少该第二垂直同步信号的区间长度。
9如权利要求5所述的信号同步方法,更包括:
若不同步,则在该第二垂直同步信号区间,调整该第二水平同步信号的长度,以调整该第二垂直同步信号的区间长度。
10如权利要求9所述的信号同步方法,更包括:
若该第二垂直同步信号频率大于该第一垂直同步信号时,则增加该第二水平同步信号的长度,以增加该第二垂直同步信号的区间长度;以及
若该第二垂直同步信号频率小于该第一垂直同步信号时,则减少水平同步信号的长度,以减少该第二垂直同步信号的区间长度。
11如权利要求5所述的信号同步方法,更包括:
若不同步,则在该第二垂直同步信号区间,调整该第二水平同步信号的数量以及该第二水平同步信号的长度,以调整该第二垂直同步信号的区间长度。
12如权利要求4所述的信号同步方法,更包括:
比较该第一水平同步信号与该第二水平同步信号,以判断该接收装置是否同步接收该输出装置所输出的信号。
13如权利要求12所述的信号同步方法,更包括:
若不同步,则在该第二水平同步信号区间,调整该输出装置所输出的数据长度,以及调整该第二水平同步信号的长度中,两者择一。
14如权利要求12所述的信号同步方法,更包括:
若不同步,则在该第二水平同步信号区间,调整该输出装置所输出的数据长度,以及调整该第二水平同步信号的长度。
15如权利要求13所述的信号同步方法,更包括:
若该第二水平同步信号频率大于该第一水平同步信号时,则增加该输出装置所输出的数据量;以及
若该第二水平同步信号频率小于该第一水平同步信号时,则减少该第二水平同步信号的数据量。
16如权利要求1所述的信号同步方法,其中,该输出装置所输出的信号为一第一同步信号后带有一数据信号的一位流信号。
17一种信号同步装置,是用以使至少一接收装置同步接收至少一输出装置所输出的同步信号以及数据信号,其特征在于:该信号同步装置根据该输出装置所输出的同步信号、该输出装置所使用的一第一时钟信号以及根据该接收装置所使用的一第二时钟信号,以调整该接收装置所接收的同步信号。
18如权利要求17所述的信号同步装置,其中,该输出装置所输出的同步信号为一第一同步信号,该接收装置所接收的同步信号为一第二同步信号。
19如权利要求18所述的信号同步装置,其中,该信号同步装置包括:
一检测及测量器,是检测该输出装置以及该接收装置所分别使用的一第一时钟信号以及一第二时钟信号、该第一同步信号以及该第二同步信号,以输出一同步差距信号;以及
一信号发生器,是根据该同步差距信号,以调整该第二同步信号的区间长度,其中,该信号发生器根据该第二时钟信号产生该第二同步信号。
20如权利要求19所述的信号同步装置,其中,该第一同步信号包括一第一水平同步信号以及一第一垂直同步信号,该第二同步信号包括一第二水平同步信号以及一第二垂直同步信号。
21如权利要求20所述的信号同步装置,其中,该检测及测量器检测该第一时钟信号、该第二时钟信号、该第一垂直同步信号、该第二垂直同步信号,该信号产生装置在该第二垂直同步信号区间,调整该第二水平同步信号的数量以及该第二水平同步信号的长度中,两者择一,以调整该第二垂直同步信号的区间长度。
22如权利要求21所述的信号同步装置,其中,该信号发生器包括:
一比较器,接收该同步差距信号,以比较出一参数信号;
一水平同步信号数量产生电路,接收该参数信号以输出整数倍的一正水平同步信号;
一水平同步信号数量删除电路,接收该参数信号以输出整数倍的一负水平同步信号;
一水平同步信号长度计数器,接收该参数信号,以输出一计数结果信号;以及
一第二垂直同步信号发生器,接收该参数信号、该正水平同步信号、该负水平同步信号,以及该计数结果信号,以产生该第二垂直同步信号。
23如权利要求20所述的信号同步装置,其中,该检测及测量器检测该第一时钟信号、该第二时钟信号、该第一水平同步信号、该第二水平同步信号,该信号产生装置在该第二水平同步信号区间,调整该输出装置所输出的数据长度,以及调整该第二水平同步信号长度,以调整该第二水平同步信号的长度。
24如权利要求23所述的信号同步装置,其中,该信号发生器包括:
一比较器,接收该同步差距信号,以比较出一参数信号;
一数据产生电路,接收该参数信号以输出一正数据信号;
一数据删除电路,接收该参数信号以输出一负数据信号;
一数据缓冲及控制器,接收该参数信号、该输出装置所输出的数据、该正数据信号,以及该负数据信号,以调整该输出装置所输出的数据长度后输出;以及
一第二水平同步信号发生器,接收该参数信号、该正数据信号、该负数据信号,以产生该第二垂直同步信号。
25一种信号同步方法,用以使一网络的一第二端得以同步接收该网络的一第一端所输出的信号,其中包括:
判断该第二端可否同步接收该第一端所输出的信号;以及
在该第二端无法同步接收该第一端所输出的信号时,调整该第二端所将接收的信号的长度,以使该第二端得以同步接收该第一端所输出的信号。
26如权利要求25所述的信号同步方法,该第一端在使用一第一时钟的情况下输出一第一信号,其中,判断该第二端可否同步接收该第一端所输出的信号的步骤更包括:
根据该第一时钟、该第一信号、以及该第二端所使用的一第二时钟产生一第二信号,以供该第二端接收;以及
比较该第一信号与该第二信号,以判断该第二端可否同步接收该第一端所输出的第一信号。
27如权利要求26所述的信号同步方法,其中,根据该第一时钟、该第一信号以及该第二时钟产生该第二信号的步骤更包括:
模拟如何使用该第二时钟正确读取该第一信号,以产生该第二信号。
28如权利要求27所述的信号同步方法,更包括:
比较该该第一信号与该第二信号间的相位差的变化量,以判断该第二端可否同步接收该第一信号。
29如权利要求28所述的信号同步方法,更包括:
比较该第二信号的信息包标题检测起始/结束信号与该第一信号的信息包标题检测起始/结束信号;以及
若该第二信号的信息包标题检测起始/结束信号移动快于该第一信号的信息包标题检测起始/结束信号,则判定该第二端接收该第一端所输出的信号的速率过快,反之则相反。
30如权利要求25所述的信号同步方法,其中,该第一端与该第二端所传递的信号为一位流信号或一信息包信号。
31如权利要求30所述的信号同步方法,更包括在该第二端无法同步接收该第一端所输出的信号时调整该信息包信号的标题长度。
32如权利要求30所述的信号同步方法,更包括在该第二端无法同步接收该第一端所输出的信号时调整该信息包信号的数据长度。
33如权利要求30所述的信号同步方法,更包括在该第二端无法同步接收该第一端所输出的信号时分割该信息包信号或组合该信息包信号。
34如权利要求31所述的信号同步方法,更包括:
在该第二端接收该第一端所输出的信号的速率过快时增加该信息包信号的标题长度;以及
在该第二端接收该第一端所输出的信号的速率过慢时缩短该信息包信号的标题长度。
35如权利要求32所述的信号同步方法,更包括:
在该第二端接收该第一端所输出的信号的速率过快时增加该信息包信号的数据长度;以及
在该第二端接收该第一端所输出的信号的速率过慢时缩短该信息包信号的数据长度。
36如权利要求33所述的信号同步方法,更包括:
在该第二端接收该第一端所输出的信号的速率过快时将该信息包信号的数据由一分割为二;以及
在该第二端接收该第一端所输出的信号的速率过慢时将该信息包信号的数据由二组合为一。
37.如权利要求36所述的信号同步方法,更包括:
判断该信息包信号的数据长度;
在分割后的数据长度过短时,将无效数据插入分割后的信息包信号;以及
在组合后的数据长度过长时,将信息包信号内的无效数据删除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610077113 CN101001139A (zh) | 2006-01-13 | 2006-04-27 | 信号同步方法与装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610005176.1 | 2006-01-13 | ||
CN200610005176 | 2006-01-13 | ||
CN 200610077113 CN101001139A (zh) | 2006-01-13 | 2006-04-27 | 信号同步方法与装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101001139A true CN101001139A (zh) | 2007-07-18 |
Family
ID=38692967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610077113 Pending CN101001139A (zh) | 2006-01-13 | 2006-04-27 | 信号同步方法与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101001139A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102411556A (zh) * | 2011-07-28 | 2012-04-11 | 中国人民解放军国防科学技术大学 | 用于ip核的处理器接口及其自动生成方法 |
WO2018090741A1 (zh) * | 2016-11-16 | 2018-05-24 | 华为技术有限公司 | 信号处理的方法和设备 |
CN108123784A (zh) * | 2016-08-26 | 2018-06-05 | 华为技术有限公司 | 信号处理的方法和设备 |
CN113708744A (zh) * | 2021-10-29 | 2021-11-26 | 湖南源科创新科技有限公司 | 一种基于fpga的同步数字信号相位检测方法及电路 |
-
2006
- 2006-04-27 CN CN 200610077113 patent/CN101001139A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102411556A (zh) * | 2011-07-28 | 2012-04-11 | 中国人民解放军国防科学技术大学 | 用于ip核的处理器接口及其自动生成方法 |
CN102411556B (zh) * | 2011-07-28 | 2014-05-14 | 中国人民解放军国防科学技术大学 | 用于ip核的处理器接口自动生成方法 |
CN108123784A (zh) * | 2016-08-26 | 2018-06-05 | 华为技术有限公司 | 信号处理的方法和设备 |
CN108123784B (zh) * | 2016-08-26 | 2021-05-18 | 华为技术有限公司 | 信号处理的方法和设备 |
WO2018090741A1 (zh) * | 2016-11-16 | 2018-05-24 | 华为技术有限公司 | 信号处理的方法和设备 |
CN113708744A (zh) * | 2021-10-29 | 2021-11-26 | 湖南源科创新科技有限公司 | 一种基于fpga的同步数字信号相位检测方法及电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5314595B2 (ja) | 直列送受信装置及びその通信方法 | |
US6229863B1 (en) | Reducing waiting time jitter | |
JPH0761063B2 (ja) | ディジタル信号非同期化装置 | |
KR20070027539A (ko) | 시험 장치 및 시험 방법 | |
JPH04233348A (ja) | ディジタル信号同期装置 | |
EP1635493A1 (en) | Synchronization of distributed cable modem network components | |
EP2434646A1 (en) | Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof | |
US4661965A (en) | Timing recovery circuit for manchester coded data | |
US6714611B1 (en) | Wireless network with user clock synchronization | |
CN1878054B (zh) | Ip网络传送基站用时钟参考的装置和方法 | |
CN101001139A (zh) | 信号同步方法与装置 | |
KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
US8913190B2 (en) | Method and apparatus for regenerating a pixel clock signal | |
US8068177B2 (en) | Methods and devices for signal synchronization | |
US11294418B2 (en) | Stream clock generator and embedded DisplayPort system including the same | |
US20030076911A1 (en) | Receiver apparatus in stuffing synchronization system | |
US7697546B2 (en) | Synchronization of distributed cable modem network components | |
JPH08191247A (ja) | Pll回路 | |
CN204089772U (zh) | 一种二级鉴频鉴相电荷泵锁相环 | |
JP2952935B2 (ja) | 非同期データ伝送システム | |
EP1514371B1 (en) | Frame boundary discriminator | |
US7397882B2 (en) | Digital phase locked circuit capable of dealing with input clock signal provided in burst fashion | |
JP2001308839A (ja) | クロック同期回路、及びクロック同期方法 | |
JPH053463A (ja) | スタツフ多重通信受信回路 | |
JP2001292119A (ja) | タイミング抽出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070718 |