CN1008142B - 密码系统 - Google Patents

Abstract

用于传输或存储数字数据的密码系统的加密部分含将密码文本信息最后K位的第一移位寄存器K位内容与第一寄存器K位内容一一相加的第一模2加法器，其K位输出被扩展成m×n位存于第二寄存器，并按序每次提取一组n位，再变换成一位，第二模2加法器将该一位输出与该加法器输出并存于第三寄存器的内容相加，第五寄存器存储输入明码信息，第三模2加法器将明码信息与第二模2加法器输出相加形成密码文本，由第六寄存器存储输出并被后馈至第一移位寄存器。

Description

本发明与密码系统有关，它用于使传输通路或存储媒介上所传输或存储的数字数据保密。

先有技术密码系统的实例示于：1980年11月出版的第三次信息理论及其应用讨论会会刊第371-377页：“简单自同步加密系统的考虑”（“Some    Consideration    on    a    Simple    Self-Synchronizing    Encryption    System”）（下文称这份出版物为文献1）;和美国纽约出版商约翰·威利及其子出版的斯蒂芬·M·马泰亚斯著：“密码技术：计算机数据保密的新方法”，该书第88-100页（Cryptography：A    New    Dimension    in    Computer    Data    Security，by    Stephen    M·Matyas，published    by    John    Wiley    Z    Sons，New    York，U.S.A.）（下文称这份出版物为文献2）。

图9为表明文献2所述加密系统的框图。在此系统中，64位的信息组加密器以1位CFB（密码反馈）方式工作。图中左侧为加密部分，它包括输入端901、模2加法器902、移位寄存器903、64位信息组加密器904和寄存器905。图中右侧为解密部分，它包括移位寄存器907、64位信息组加密器908、寄存器909、模2加法器910和输出端911。传输通路906，将加密部分和解密部分连接起来。

通过加密部分的输入端901输入明码文本的位串，加法器902将该位串与寄存器905左端的1位相加，进行加密。把已加密的位 串（密码文本）通过传输通路906传输给解密部分。已加密的位串也反馈到移位寄存器903，并存于其中达到预定的操作周期数后通过移位寄存器903移位。把移位寄存器903中的64位内容并行输入到64位信息组加密器904，并把它变换成64位的数据。把信息组加密器904输出的数据存储在64位寄存器905中。只把寄存器905中的最左位加到模2加法器902上，用于加密。

重复上述操作，对通过输入端901输入的明码文本进行逐位加密，并通过传输通路把它传输给解密部分。

解密部分把收到的密码文本在移位寄存器907中存储预定的时间，并且把它传送给模2加法器901。901把密码文本与寄存器909中的最左位相加，这样来进行解密。把已解密的文本通过输出端911输出。移位寄存器907、64位信息组加密器908和寄存器909执行与移位寄存器903、64位信息组加密器904和寄存器905相类似的操作。只有当64位信息组加密器904中的加密键组与64位信息组加密器908中的解密键组相同时，加密部分寄存器中的内容与解密部分寄存器中的内容才彼此一致。通过输出端911输出的信息与通过输入端901输入的信息相同。

图10为文献1所公开密码系统的框图。在图示系统中，利用码变换器（例如ROM）924和928来代替64位信息组加密器存储相应于各个加密键的编码图。这个系统还包括输入端921、模2加法器922和926、移位寄存器923和927、传输通路925和输出端929。

上述两个系统具有如下优点：可以使明码文本与密码文本之间的相关性很小;在传输通路中出现错误或者把同步丢失以后，仍能根据 与移位寄存器长度成正比的有效的时间自动地把同步恢复出来。

但是，64位信息组加密器（例如图9系统中所采用的数据加密标准）原本是为加密64位数据而设计的，即从一种64位变换成另一种64位。现在，在这种变换结果中，只利用了一位。如果用硬件来实现64位信息加密器，则太复杂和昂贵;如果用软件来实现，则太慢（因为吞吐量小）。

图10所示的系统需要具有相应于各个加密键编码图的码变换器。当键数增多，或移位寄存器加长时，系统则不灵活。例如，如果移位寄存器的长度为64位，加密键的位数也是64，则所需的存储容量为2⁶⁴×2⁶⁴＝3.4×10³⁸位。

本发明的一个目的是解决先有技术密码系统中的上述问题。

本发明的另一个目的是提供能够以简单结构来实现的密码系统，即不需要具有相应于加密键数的编码图的码变换器。

根据本发明，提供一种包括加密部分和解密部分的密码系统，加密部分包括：

第一移位寄存器，用来存储密码文本信息的最后K位，

第一寄存器，用来存储密码键的K位，

第一模2加法器装置，用来把第一移位寄存器的K位内容与第一寄存器的K位内容一一相加，

第一扩展器装置，用来把第一模2加法器装置的K位输出扩展成m×n位，

第二寄存器，用来存储第一扩展器装置的m×n位输出，

第一控制器装置，用来控制对第二寄存器内容进行的按顺序提取，每次提取n位为一组，

第一码变换器装置，当所述第一控制器装置进行依次提取时，用来接受所述第二寄存器的输出，并用来把每组中n位变换成一位，

第三寄存器，

第二模2加法器装置，用来把所述第一码变换器装置的一位输出加到所述第三寄存器的内容上，

第三寄存器，用来存储所述第二加法器装置的输出，

第四寄存器，用来存储所述第二加法器装置的输出，

第五寄存器，用来存储通过输入端输入的明码文本信息，

第三模2加法器装置，用来把所述第四寄存器的内容加到所述第五寄存器的内容上，形成密码文本信息，

第六寄存器，用来存储所述第三加法器的输出，

第一反馈装置，用来把所述第六寄存器的内容反馈给所述第一移位寄存器，

第一输出装置，用来把所述第六寄存器的内容作为密码文本信息而输出，以及

第一控制信号发生器装置，用来产生对加密部分中各元件的操作进行控制的控制信号，

解密部分包括：

第二移位寄存器，用来存储密码文本信息的最后K位，

第七寄存器，用来存储密码键中的K位，

第四模2加法器装置，用来把所述第二移位寄存器的K位内容与所述第七寄存器的K位内容一一相加，

第二扩展器装置，用来把所述第四模2加法器装置的K位输出扩展成m×n位，

第八寄存器，用来存储所述第二扩展器装置的m×n位输出，

第二控制器装置，用来控制对所述第八寄存器内容进行的按顺序提取，每次提取一组n位，

第二码变换器装置，当所述第二控制器装置控制进行依次提取时，用来接受所述第八寄存器的输出，并用来把每组的n位变换成一位，

第九寄存器，

第五模2加法器装置，用来把所述第二码变换器装置的一位输出加到所述第九寄存器的内容上，

所述第九寄存器用来存储所述第五加法器装置的输出，

第十寄存器，用来存储所述第五加法器装置的输出，

第十一寄存器，用来存储通过输入端输入的密码文本信息，

第六模2加法器装置，用来把所述第十寄存器的内容加到所述第十一寄存器的内容上，形成解密文本信息，

第十二寄存器，用来存储所述第六加法器的输出，

第二反馈装置，用来把所述第十一寄存器的内容反馈给所述第二移位寄存器，

第二输出装置，用来把所述第十二寄存器的内容作为已解密的文本信息而输出，以及

第二控制信号发生器装置，用来产生控制解密部分中各元件操作的控制信号，

此处，K、m和n为满足m×n＞K的整数。

图1为本发明实施例的结构框图。

图2为含本发明加密部分和解密部分的实例框图。

图3为加密装置结构电路图。

图4为解密装置结构电路图。

图5为数据信号和控制信号的定时图。

图6为码变换器操作的真值表实例。

图7为7为本发明第二实施例框图。

图8为数据信号和控制信号的定时图。

图9和图10分别为文献1和文献2中所示和所述先有技术密码系统的框图。

下面参考附图描述本发明的一个实施例。

图1为本发明一个实施例的结构框图。图1左侧为加密部分，包括：输入端101，用来输入明码信息;寄存器102，用来存储通过输入端101输入的明码信息;模2加法器103，用来把存储于寄存器102中明码文本的一位与存储于寄存器115中的一位相加，115用来存储模2加法器113的一位输出;寄存器104，用来存储加法器103的输出;反馈通路105，用来把存储于寄存器104中的加法器103的输出反馈给移位寄存器106，106的长度为K位;模2加法器108，用来把移位寄存器106中的内容各位加到寄存器107中内容的相应位上;扩展器109，用来把模2加法器108的K位输出扩展成m×n位数据;寄存器110，用来存储扩展器109的输出;控制器111，用来控制寄存器110的内容以每次n位输入到码变换器112，码变换器112把每组n位变换成单个位;模2加法器113，用来把码变换器112的输出与寄存器114的输出相加，114存储加法器113的一位输出;寄存器115，用来存储加法器113的输出;输出端116，用来把寄存器104的内容作为密码文本输出;以及控制信号发生器（未 示出），用来产生相应于主时钟和传输时钟的控制信号，利用这种控制信号使寄存器110的内容按顺序每次n位地输入到码变换器112中，用于寄存器114的复位信号，用于寄存器114的写入信号，用于寄存器115的写入信号，用于寄存器104的写入信号等。

数字117标出的是信号传输通路或传输线。

图1右侧为解密部分，它包括：输入端118，用来输入来自加密部分的密码文本信息;寄存器119，用来存储通过输入端118输入的密码文本信息;模2加法器120，用来把存储于寄存器119中的一位密码文本信息加到存储于寄存器131中的加法器129的输出上;反馈通路121，用来把密码文本反馈给具有K位长度的移位寄存器122;寄存器123，用来存储K位解密键;模2加法器124，用来把移位寄存器122的内容逐位加到寄存器123的内容上;扩展器125，用来把加法器124的K位输出扩展成m×n位;寄存器126，用来存储扩展器125的输出;控制器127，用来控制把寄存器126的内容每次n位地输入到码变换器128中，码变换器128把来自控制器127的每组n位输出变换成一位的数据;模2加法器129，用来把码变换器128的输出与寄存器130的输出相加，寄存器130存储加法器129的一位输出;存储加法器129的一位输出的另一个寄存器131;存储加法器120输出的寄存器132;输出端133，用来把寄存器132的内容作为已解密信息而输出;以及控制信号发生器（未示出），它接受主时钟和传输时钟并产生控制信号，用来控制寄存器126的内容按顺序每次n位地输入到码变换器128，产生用于寄存器131的写入信号、产生用于寄存器132的写入信号等。在以上描述中，K、m和n为 满足m×n≥K的任意整数。

图2为表明上述实施例设备外围的框图。图3和图4为表明图2实施例中加密部分202和解密部分206的电路图。图3和图4中，假定K＝32，m＝8，n＝8。本发明并不限定K、m和n为上述值。

图2中，把数据发生器201发生的数据信号和表明数据信号读出定时的定时信号送到加密部分202。加密部分202把送来的数据信号加密，把定时信号传送到发射机203。发射机203把数据变换成适合于通过传输通路进行传输的信号形式，并把变换后的数据通过传输通路发射出去。

接收机205接收来自传输通路204的信号，从收到的信号中提取数据信号和定时信号，把它们传送到解密部分206。解密部分206对数据进行解密，把已解密的数据传送给数据接收机207。在不对传输信息进行加密的传统数据传输中，需要用来传输数据的数据信号线和用来同步数据信号传输的定时信号线。根据本发明的实施例，必须从外部得到的信号是数据信号和定时信号这两种信号，不再需要其它信号了。

下面将参考图3详细描述加密部分。图5表明数据信号和控制信号的定时。

定时信号Tc表明对输入信号的读出定时。其它控制信号Sc、Dr、Wc、SEL1-SEL8、Dc和Lc由控制器（未示出）产生;控制器具有逻辑电路，以定时信号Tc为触发信号，利用内部时钟CLK，在图5所表明的时间表上产生各种信号。在定时信号Tc下降沿的触发下产生的控制信号Sc，使四个移位寄存器306-1- 306-4的内容向右移一位。与此同时，把存储于双稳态触发器304中的数据移入移位寄存器306-1。在与产生控制信号Sc相同的瞬间，产生控制信号Dr，利用Dr使双稳态触发器312复位。四个寄存器307-1-307-4存储加密键，这些寄存器称为加密键寄存器。把加密键预先从外部置入。模2加法器308（308-1-308-4）把来自移位寄存器306（306-1-306-4）的数据与来自移位寄存器307（307-1-307-4）的数据相加。把相加的结果写入寄存器309（309-1-309-8）。把加法器308的输出和寄存器309的输入连接成：把308相加结果中的每一位都送到两个寄存器去。寄存器309的输出是三态输出。当控制信号SEL（SEL1-SEL8）中的一个为高电位时，把来自相应寄存器的信号输入到码变换器310中。如图5所示，首先，使控制信号SEL1为高电位，把寄存器309-1的内容输入到码变换器310中。码变换器310由ROM（只读存储器）或随机逻辑电路构成。码变换器310输出“1”或“0”。它的输入包括8位，输出为1位。输出的数值“1”或“0”，是对2⁸＝256个输入值中的每一个明确定义了的。图6示出表明码变换器310输入-输出关系真值表的一例。因为双稳态触发器312已被复位，所以，码变换器310的输出可以通过模2加法器311加到双稳态触发器312和313，并由控制信号Dc存入双稳态触发器312中。

下一个轮到控制信号SEL2为高电位，把寄存器309-2的内容输入到码变换器310中。模2加法器311把码变换器310的输出与双稳态触发器312的输出相加，控制信号Dc把相加的结果存入双稳态触发器312中。相应于控制信号SEL3-SEL7， 重复类似的过程。

当轮到最后一个控制信号SEL8为高电位时，把寄存器309-8的内容输入到码变换器310中，加法器311把310的输出与双稳态触发器312的输出相加。把相加的结果加到双稳态触发器312和313上，并在控制信号Lc的定时下存入双稳态触发器313中。

在定时信号Tc的上升沿瞬间，把通过输入端301输入的明码数据存储到双稳态触发器302中。

加法器303把双稳态触发器313与302的输出相加，并在定时信号Tc的下降沿瞬间把相加的和存储起来。把双稳态触发器304的内容作为密码文本从输出端305输出出去。

下面将参考图4描述解密部分。

如图所示，解密部分包括：输入端401、双稳态触发器402、加法器403、双稳态触发器404、输出端405、移位寄存器406-1-406-4、寄存器407-1-407-4、加法器408-1-408-4、寄存器409-1-409-8、码变换器410、加法器411、双稳态触发器412和413。除去通过输入端输入的信息是密码文本、通过输出端输出的信息是已解密的文本、反馈给移位寄存器的数据不是与图3中双稳态触发器304相对应的双稳态触发器404的输出，而是与图3中双稳态触发器302相应的双稳态触发器402的输出以外，解密部分的操作与加密部分的操作相同。

在上述实施例中，在时间t瞬间，明码文本Pt与密码文本Ct及已解密文本P′t之间的关系可以表达如下（在下列表达式中，e₁、e₂、……e₃₂和d₁、d₂、……d₃₂分别表示加密键和解密键，F表示码变换器118和128的函数）：

C_t＝P_t

密码系统的每个终端可以包括图3和图4所示的加密部分和解密部分。但是，因为加密部分的很多电路元件和互连与解密部分相同，而且它们并不同时用为加密和解密两种用途，所以，如果适当地重新加以安排，它们可以为加密和解密所共用。

图7表明具有上述安排的终端的一个实例。如图所示，这个实例包括：用来接受明码文本的输入端701;双稳态触发器702;用来接受密码文本的输入端801;双稳态触发器802;加法器703、803;双稳态触发器704、804;输出端705、805;移位寄存器706-1-706-4、806-1-806-4;寄存器707-1-707-4;加法器708-1-708-4;寄存器709-1-709-8;码变换器701;加法器711;双稳态触 发器712;双稳态触发器713、813;开关751、752、753、754-1-754-4。类似于图3和图4电路中示的信号，用相同的数字标出但带有一撇（’）。在图7所示实例中，除移位寄存器外，全部电路元件由加密部分和解密部分所共用。这两部分的部分互连由开关来改变，使之作为加密部分或解密部分操作。换言之，它们是以时间分割方式工作的。明码文本是通过端子701输入的，成为密码文本以后，通过端子705输出。接收的密码文本是通过端子801输入的，已解密的文本是通过端子805输出的。图8示出各种数据和控制信号的定时。利用控制信号E/D来完成加密和解密的切换。连接成加密时，终端的操作与图3所示相同。连接成解密时，终端的操作与图4所示相同。

如上所述，根据本发明把移位寄存器的内容与存储加密键的寄存器或存储解密键的寄存器的内容相加，并把相加的和加到码变换器上。无论键数为何，码变换器只需要一种编码图。而且，可以把包括K＝m×n位的数据分成包括n位的组，并把n位的每一组输入到码变换器中。码变换器的位数不需大于2ⁿ。所以，可以减小码变换器的大小，或减小ROM的容量。例如，用ROM构成的码变换器，当m＝16，n＝8，K＝64时，ROM的容量只须2⁸＝256位。

而且，并不需要进行象在64位信息组加密器中所作的复杂除法处理或重复进行的位操作（例如，数据加密标准）;但是，在加密-解密键中或者在明码信息中的微小变化，在密码文本信息或已解密的文本信息中会扩大。

Claims (4)

1、一种包括加密部分和解密部分的密码系统，其特征在于所述加密部分包括：

第一移位寄存器，用来存储密码文本信息的最后K位，

第一寄存器，用来存储密码键的K位，

第一模2加法器装置，用来把所述第一移位寄存器的K位内容与所述第一寄存器的K位内容按位一一相加，

第一扩展器装置，用来把所述第一模2加法器装置的K位输出扩展成m×n位，

第二寄存器，用来存储所述第一扩展器装置的m×n位输出，

第一控制器装置，用来控制对所述第二寄存器内容进行的按顺序提取，每次提取n位为一组，

第一码变换器装置，用来当所述第一控制器装置进行依次提取时接受所述第二寄存器的输出，并用来把每组n位变换成一位，

第三寄存器，

第二模2加法器装置，用来把所述第一码变换器装置的一位输出与所述第三寄存器的内容相加，

所述第三寄存器用来存储所述第二加法器装置的输出，

第四寄存器，用来存储所述第二加法器装置的输出，

第五寄存器，用来存储通过输入端输入的明码文本信息，

第三模2加法器装置，用来把所述第四寄存器的内容与所述第五寄存器的内容相加，形成密码文本信息，

第六寄存器，用来存储所述第三加法器的输出，

第一反馈装置，用来把所述第六寄存器的内容反馈给所述第一移位寄存器，

第一输出装置，用来把所述第六寄存器的内容作为密码文本信息输出，以及

第一控制信号发生器装置，用来产生控制加密部分中各元件的控制信号，

所述解密部分包括：

第二移位寄存器，用来存储密码文本信息的最后K位，

第七寄存器，用来存储密码键中的K位，

第四模2加法器装置，用来把所述第二移位寄存器的K位内容与所述第七寄存器的K位内容按位相加，

第二扩展器装置，用来把所述第四模2加法器装置的K位输出扩展成m×n位，

第八寄存器，用来存储所述第二扩展器装置的m×n位输出，

第二控制器装置，用来控制对所述第八寄存器内容进行的按顺序提取，每次提取n位为一组，

第二码变换器装置，用来当所述第二控制器装置进行依次提取时接受第八寄存器的输出，并用来把每组n位变换成一位，

第九寄存器，

第五模2加法器装置，用来把所述第二码变换装置的一位输出与所述第九寄存器的内容相加，

所述第九寄存器用来存储所述第五加法器装置的输出，

第十寄存器，用来存储所述第五加法器装置的输出，

第十一寄存器，用来存储通过输入端输入的密码文本信息，

第六模2加法器装置，用来把所述第十寄存器的内容与所述第十一寄存器的内容相加，形成解密文本信息，

第十二寄存器，用来存储所述第六加法器的输出，

第二反馈装置，用来把所述第十一寄存器的内容反馈给所述第二移位寄存器，

第二输出装置，用来把所述第十二寄存器的内容作为已解密的文本信息而输出，以及

第二控制信号发生器装置，用来产生控制解密部分中各元件操作的控制信号，

此处，K、m和n为满足m×n＞K的整数。

2、用于密码系统的一种终端，包括加密部分和解密部分，其特征在于：所述加密部分包括：

第一移位寄存器，用来存储密码文本信息的最后K位，

第一寄存器，用来存储密码键的K位，

第一模2加法器装置，用来把第一移位寄存器的K位内容与第一寄存器的K位内容按位相加，

第一扩展器装置，用来把所述第一模2加法器装置的K位输出扩展成m×n位，

第二寄存器，用来存储所述第一扩展器装置的m×n位输出，

第一控制器装置，用来控制对所述第二寄存器内容进行的按顺序提取，每次提取n位为一组，

第一码变换器装置，用来当所述第一控制器装置进行依次提取时接受所述第二寄存器的输出，并用来把每组n位变换成一位，

第三寄存器，

第二模2加法器装置，用来把所述第一码变换器装置的一位输出与所述第三寄存器的内容相加，

所述第三寄存器用来存储所述第二加法器装置的输出，

第四寄存器，用来存储所述第二加法器装置的输出，

第五寄存器，用来存储通过输入端输入的明码文本信息，

第三模2加法器装置，用来把所述第四寄存器的内容与所述第五寄存器的内容相加，形成密码文本信息，

第六寄存器，用来存储所述第三加法器的输出，

第一反馈装置，用来把所述第六寄存器的内容反馈给所述第一移位寄存器，

第一输出装置，用来把所述第六寄存器的内容作为密码文本信息而输出，以及

第一控制信号发生器装置，用来产生控制加密部分中各元件操作的控制信号，

所述解密部分包括：

第二移位寄存器，用来存储密码文本信息的最后K位，

第七寄存器，用来存储密码键中的K位，

第四模2加法器装置，用来把所述第二移位寄存器的K位内容与所述第七寄存器的K位内容按位相加，

第二扩展器装置，用来把所述第四模2加法器装置的K位输出扩展成m×n位，

第八寄存器，用来存储所述第二扩展器装置的m×n位输出，

第二控制器装置，用来控制对所述第八寄存器内容进行的按顺序提取，每次提取n位为一组，

第二码变换器装置，用来当所述第二控制器装置进行依次提取时接受所述第八寄存器的输出，并用来把每组n位变换成一位，

第九寄存器，

第五模2加法器装置，用来把所述第二码变换器装置的一位输出加到所述第九寄存器的内容上，

所述第九寄存器用来存储所述第五加法器装置的输出，

第十寄存器，用来存储所述第五加法器装置的输出，

第十一寄存器，用来存储通过输入端输入的密码文本信息，

第六模2加法器装置，用来把所述第十寄存器的内容与所述第十一寄存器的内容相加，形成解密文本信息，

第十二寄存器，用来存储所述第六加法器的输出，

第二反馈装置，用来把所述第十一寄存器的内容反馈给所述第二移位寄存器，

第二输出装置，用来把所述第十二寄存器的内容作为已解密的文本信息而输出，以及

第二控制信号发生器装置，用来产生控制解密部分中各元件操作的控制信号，

此处，K、m和n为满足m×n＞K的整数。

3、根据权利要求2的一种终端，其中所述第一寄存器也用作所述第七寄存器，

所述第一加法器装置也用作所述第四加法器装置，

所述第一扩展器装置也用作所述第二扩展器装置，

所述第二寄存器也用作所述第八寄存器，

所述第一控制器装置也用作所述第二控制器装置，

所述第一码变换器装置也用作所述第二码变换器装置，

所述第二加法器装置也用作所述第五加法器装置，

所述第三寄存器也用作所述第九寄存器，

加密部分和解密部分以时间分割方式来利用上述元件。

4、根据权利要求3的终端，还包括切换装置，用来有选择地把所述加密部分和解密部分所共用的所述元件，连接成或执行加密或解密操作。

Images