CN100580895C - 气密式芯片封装方法及其装置 - Google Patents

气密式芯片封装方法及其装置 Download PDF

Info

Publication number
CN100580895C
CN100580895C CN200810001023A CN200810001023A CN100580895C CN 100580895 C CN100580895 C CN 100580895C CN 200810001023 A CN200810001023 A CN 200810001023A CN 200810001023 A CN200810001023 A CN 200810001023A CN 100580895 C CN100580895 C CN 100580895C
Authority
CN
China
Prior art keywords
projection
substrate
capping
hermetic type
type chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810001023A
Other languages
English (en)
Other versions
CN101217120A (zh
Inventor
王盟仁
杨国宾
彭胜扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200810001023A priority Critical patent/CN100580895C/zh
Publication of CN101217120A publication Critical patent/CN101217120A/zh
Application granted granted Critical
Publication of CN100580895C publication Critical patent/CN100580895C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

本发明是有关于一种气密式芯片封装方法及其装置。该气密式芯片封装方法，包含提供一基板并在该基板上设置一芯片、提供一封盖、在该封盖与该基板之间设置一密封材料及一厚度大于该密封材料的凸柱、将该封盖罩盖于该基板上以形成一容置该芯片的容置空间，同时，该封盖与该基板间会因该凸柱而形成一气流通道；以及进行一密封步骤，其是在一惰性气体的氛围中，加热该密封材料，使得该基板与封盖借由该密封材料紧密地结合固定并使该容置容间成为一封闭式空间。该凸柱而形成的气流通道，能易于抽出内部气体，并且只需于该密封步骤通入惰性气体即可，以降低成本并简化制程。

Description

气密式芯片封装方法及其装置
技术领域
本发明涉及一种芯片封装方法及其装置，特别是指一种气密式芯片封装方法及其装置。
背景技术
如图1、2所示，已知气密式芯片封装方法包含一制备步骤11、一置盖步骤12，以及一密封步骤13。
该制备步骤11是制备一基板21，及一封盖22，该基板21与封盖22相配合可界定出一内部空间20。接着，将一芯片23粘附在该基板21上，再将多条导线24一一连接该芯片23与该基板21。该封盖22底面设置有一呈环状的焊料25。
该置盖步骤12是在一通有氮气(N2)的环境下进行，将该封盖22置放在该基板21上，以罩盖该芯片23，并接续进行该密封步骤13。该密封步骤13即是在氮气的氛围下，对该基板21与封盖22进行加热，使得该焊料25熔解，而使得该封盖22能与该基板21紧密地结合在一起。完成气密式芯片封装制程。
通常气密式芯片封装制程是在一洁净室内进行，在将该封盖22置放于该基板21后，会进行除气的作业，以抽离原存于该内部空间20的气体，并配合氮气的氛围，以确保在进行该密封步骤13前，其中的氧(O2)含量是小于50ppm。
然而，由于该封盖22置放在该基材21上时，该焊料25很有可能已与该基板21顶面形成密切贴合，在进行除气时，无法有效地将该内部空间20内的气体抽出，造成气体不易控制，影响封装效果。为减少此一问题的影响，目前的作法即是扩大氮气的使用场合，即是该置盖步骤12亦是在氮气的环境下进行。如此必须多购置如保气柜(Cabinet)等相关的设备，将使制程变得较为复杂，并导致成本的大幅增加。
由此可见，上述现有的气密式芯片封装方法仍存在有不便与缺陷，而亟待加以进一步改进。为了解决气密式芯片封装方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的气密式芯片封装方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的气密式芯片封装方法及其装置，使其更具有实用性。
发明内容
本发明的目的在于，克服现有的气密式芯片封装方法存在的缺陷，而提供一种新的气密式芯片封装方法及其装置，所要解决的技术问题是使其可降低成本并简化封装制程，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种气密式芯片封装方法，包含提供一基板，设置一芯片于该基板上，提供一封盖，在该封盖与该基板之间设置一密封材料与一凸柱，其中，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度，将该封盖罩盖于该基板上，以形成一容置该芯片的容置空间，同时，该封盖与该基板间会并因该凸柱而形成一气流通道；以及进行一密封步骤，在一惰性气体的氛围中，加热该密封材料，使得该基板与封盖借由该密封材料紧密地结合固定并使该容置容间成为一封闭式空间。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的气密式芯片封装方法，其中所述的凸柱是设置在该基板的顶面。
前述的气密式芯片封装方法，其中所述的凸柱是设置在该封盖的底面。
前述的气密式芯片封装方法，还包含一在该密封步骤之前的除气步骤，该除气步骤是令罩盖有该封盖的基板处于一低压环境中，使该容置空间内的气体可经由该气流通道被抽离。
前述的气密式芯片封装方法，其中所述的凸柱与密封材料是相同材质所制成。
前述的气密式芯片封装方法，其中所述的凸柱与密封材料是不同材质所制成，而且该凸柱是软性材质所制成。
前述的气密式芯片封装方法，在其中所述的密封步骤中，是先下压该封盖以挤压该凸柱，而使该凸柱与该密封材料的厚度相同。
前述的气密式芯片封装方法，其中所述的凸柱的熔点是不大于该密封材料的熔点。
前述的气密式芯片封装方法，其中所述的凸柱的熔点是大于该密封材料的熔点。
前述的气密式芯片封装方法，其中所述的凸柱是与密封材料相接触。
前述的气密式芯片封装方法，其中所述的凸柱是与密封材料相间隔。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种气密式芯片封装装置，包含：一基板；一芯片，设置于该基板上；一封盖，设置于该基板上，该基板与封盖相配合可界定出一可容置该芯片的容置空间；以及一密封材料与至少一凸柱，介于该基板与封盖之间，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度。
本发明与现有技术相比具有明显的优点和有益效果。经由上述可知，本发明的气密式芯片封装方法，包含提供一基板；设置一芯片于该基板上；提供一封盖；在该封盖与该基板之间设置一密封材料与一凸柱，其中，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度；将该封盖罩盖于该基板上，以形成一容置该芯片的容置空间，同时，该封盖与该基板间会因该凸柱而形成一气流通道；以及进行一密封步骤，其是在一惰性气体的氛围中，加热该密封材料，使得该基板与封盖借由该密封材料紧密地结合固定并使该容置容间成为一封闭式空间。
本发明的气密式芯片封装装置包含一基板、一设置于该基板上的芯片、一设置于该基板上的封盖，以及介于该基板与封盖之间的一密封材料与至少一凸柱，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度，该基板与封盖相配合可界定出一可容置该芯片的容置空间。
借由上述技术方案，本发明气密式芯片封装方法及其装置至少具有下列优点：本发明利用该凸柱，使该封盖与基板之间形成该气流通道，使原存于该容置空间的气体容易散逸，而能易于控制气体，并且只需要在该密封步骤设置惰性气体，而不必向前扩大涵盖至该封盖的罩盖制程，因此可以减少设备的需求，进而降低成本并简化制程。
综上所述，本发明特殊的气密式芯片封装方法及其装置，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的设计公开发表或使用而确属创新，其不论在产品或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的气密式芯片封装方法具有增进的功效，从而更加适于实用。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一流程图，说明已知的气密式芯片封装方法；
图2是一示意图，用以辅助说明图1；
图3是一立体图，说明本发明的气密式芯片封装装置的第一较佳实施例；
图4是图3的剖面图；
图5是一立体图，说明本发明的气密式芯片封装装置的第二较佳实施例；
图6是图5的剖面图；
图7是一立体图，说明本发明的气密式芯片封装装置的第三较佳实施例；
图8是一立体图，说明本发明的气密式芯片封装装置的第四较佳实施例；
图9是一立体图，说明本发明的气密式芯片封装装置的第五较佳实施例；
图10是一立体图，说明本发明的气密式芯片封装装置的第六较佳实施例；
图11是一流程图，说明本发明的气密式芯片封装方法的第一较佳实施例；
图12是一示意图，用以辅助说明图11；
图13是一示意图，说明本发明的气密式芯片封装方法的第二较佳实施例；
图14是一示意图，说明本发明的气密式芯片封装方法的第三较佳实施例。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的气密式芯片封装方法及其装置其具体实施方式、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的多个较佳实施例的详细说明中，将可清楚的呈现。在本发明被详细描述之前，要注意的是，在以下的说明中，类似的元件是以相同的编号来表示。
如图3、4所示，本发明的气密式芯片封装装置的第一较佳实施例，包含一基板4、一封盖5、一凸柱6，以及一密封材料7。
该基板4与封盖5相配合可界定出一容置空间40。该基板4上设置有一容置于该容置空间40中的芯片41，并借由多数条导线42连接该基板4与芯片41。
该封盖5是设置于该基板4上，并罩盖该芯片41。该凸柱6与密封材料7是介于该封盖5与基板4之间，且该凸柱6的厚度是大于该密封材料7的厚度。利用该凸柱6的设置，使得在该封盖5置放于该基板4上时，该封盖5会略呈倾斜状，使得该基板4与封盖5之间形成一可让该容置空间40与外界相连通的气流通道8。
在该第一较佳实施例中，该凸柱6是与该密封材料7相接触，而且该凸柱6与该密封材料7均是以焊料(Solder)类的相同材质所制成。当然，该凸柱6也可与该密封材料7相间隔设置，或是两者以不同材质制成。当该凸柱6与密封材料7为不同材质时，该凸柱6的材质应选用软性材料，例如：高分子聚合材料。
如图5、6所示，本发明的气密式芯片封装装置的第二较佳实施例相同，大致上是与该第一较佳实施例相同，相同之处不再赘言，其中不同之处在于：该气密式芯片封装装置包含有二个对称地设置在该封盖5底面两侧并与该密封材料7相间隔的凸柱6。其中，所述的凸柱6均是与该密封材料7为不同材质所制成，当然，也可以是相同材质所制成，而且，也可以使用三个或三个以上的凸柱6，并且不一定要以对称的方式设置，只要能形成该气流通道8皆可应用。
如图7所示，本发明的气密式芯片封装装置的第三较佳实施例相同，大致上是与该第一较佳实施例相同，相同之处不再赘言，其中不同之处在于：该凸柱6是设置在该基板4的顶面上，而不是设置在该封盖5的底面。
如图8所示，本发明的气密式芯片封装装置的第四较佳实施例相同，大致上是与该第三较佳实施例相同，相同之处不再赘言，其中不同之处在于：该气密式芯片封装装置包含有二个对称地设置在该基板4的顶面两侧缘的凸柱6。
如图9所示，本发明的气密式芯片封装装置的第五较佳实施例相同，大致上是与该第一较佳实施例相同，相同之处不再赘言，其中不同之处在于：该气密式芯片封装装置包含有二分别设置在该基板4的顶面上与该封盖5的底面上的凸柱6，且该二凸柱6是相错开的。
如图10所示，本发明的气密式芯片封装装置的第五较佳实施例相同，大致上是与该第五较佳实施例相同，相同之处不再赘言，其中不同之处在于：该气密式芯片封装装置包含有四个分别设置在该基板4的顶面上与该封盖5的底面上的凸柱6，其中，有两个凸柱6是位于该基板4顶面的两相反侧，另两个凸柱6是与位于该封盖5底面的两相反侧，而且所述的凸柱6是错开设置。
如图11、12所示，本发明的气密式芯片封装方法的第一较佳实施例，包含下列步骤：
a)提供一基板4。
b)设置一芯片41于该基板4上。
c)提供一封盖5。
d)在该封盖5与该基板4之间设置一凸柱6与一密封材料7，其中，该凸柱6的厚度大于该密封材料7的厚度。在本实施例中，该凸柱6与密封材料7是设置于该封盖5的底面，该密封材料7是环绕于该封盖5的底面。
e)将该封盖5罩盖于该基板4上，以形成一容置该芯片41的容置空间40，同时，该封盖5与该基板4间会因该凸柱6而形成一气流通道8。在本实施例中，由于该凸柱6凸出该密封材料7，盖合时，该封盖5会被该凸柱6所撑抵而呈倾斜状，借此使该密封材料7不致于完全贴于该基板4的顶面，因而能形成该气流通道8。
f)进行一除气步骤，该除气步骤是令罩盖有该封盖5的基板4处于一低压环境中，使得该容置空间40内的气体可经由该气流通道8被抽离(如虚线箭头所示)。在本实施例中，是让该基板4通过一抽气柜(图中未示)，借此除去该容置空间40内原有的空气。应说明的是，若能确保该容置空间40内的氧气含量已少于预设值时，则可不必实施经过该除气步骤，而直接执行该密封步骤。
g)进行一密封步骤，是在一如氮气(N2)惰性气体的氛围中，加热该密封材料7，使得该基板4与封盖5借由该密封材料7紧密地结合固定，并使该容置空间40成为一封闭式的空间。在本实施例中，是在氮气(N2)的氛围中，当然也可以在氩气、氖气等惰性气体的环境中，主要是要驱赶该容置空间40内的氧气，避免与导线42产生氧化反应，以免影响元件的电子讯号的传递。
另外，在该密封步骤中，可以先下压该封盖5以挤压该凸柱6，而使该凸柱6与该密封材料7的厚度相同，让该封盖5可完成贴平于该基板4上，在受热后即能达到完全密合封闭状态。然而，若该凸柱6因受热而软化，使得该封盖5能自动贴平于该基板4时，则可不施以下压该封盖5的步骤。
在本实施例中，该凸柱6与密封材料7为相同材质，如焊料所制成，但也可以是不同材质。当两者为相同材质时，在加热时该凸柱6会与密封材料7一起熔融，使得该密封材料7下移而与该基板4接触，形成结合作用。当两者是不同材质时，该凸柱6的材质应以软性材质为主，能在向下推移该封盖5，使该凸柱6变形，使该密封材料7能贴触该基板4，亦能达到密封结合的效果。
在本实施例中，该凸柱6与该密封材料7是相互接触的，加热时，该凸柱6会与该密封材料7熔合在一起，同为结合剂之用。当然，该凸柱6与密封材料7也可以是分隔设置，对于后续的密封步骤并不会有影响。
由以上说明可知，本发明是借由在该封盖5上设置该凸柱6，在罩盖该封盖5时。该密封材料7并不会完全贴合该基板4，借此形成该气流通道8。而形成该气流通道8的主要用意在于：执行该除气步骤时，能确实地抽离该容置空间40的气体。进而，本发明仅需在该密封步骤通入氮气，而不需往前扩大至置放该封盖5的制程，借此能减少所需的设备，例如可以减少保存氮气的保气柜的使用数量，以节省购置成本。同时，也因为减少设备的使用，能有效简化制程程序，以提高作业效率。
如图13所示，本发明的气密式芯片封装方法的第二较佳实施例，大致上是与该第一较佳实施例相同，相同之处不再赘言，其中不相同之处在于：该凸柱6的设置位置的不同。在本实施例中，该凸柱6一开始是设置在该基板4的顶面上。在该封盖5罩盖于该基板4上时，该凸柱6是与该密封材料7相间隔，两者是以相同材质所制成。
如图14所示，本发明的气密式芯片封装方法的第三较佳实施例，大致上是与该第一较佳实施例相同，相同之处不再赘言，其中不相同之处在于：是分别在该基板4的顶面与封盖5的底面上各设置一凸柱6，且该二凸柱6与该密封材料7是不同材质所制成。
归纳上述，本发明的气密式芯片封装方法及其装置，是在该基板4与封盖5之间设置至少一个凸柱6，使得将该封盖5盖设于该基板4上时，该密封材料7不会全部贴合于该基板4上，而会形成该气流通道8，借此，使该容置空间40的气体容易被抽离，以能控制内部的气体。本发明仅需在该密封步骤的过程中通入惰性气体，不必扩大至罩盖该封盖5的制程2，进而能减少设备的需求，以节省购置成本，并且也能有效简化制程，提高作业效率，故确实能达到本发明的目的。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种气密式芯片封装方法，其特征在于包含：
a)提供一基板；
b)设置一芯片于该基板上；
c)提供一封盖；
d)在该封盖与该基板之间设置一密封材料与一凸柱，其中，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度；
e)将该封盖罩盖于该基板上，以形成一容置该芯片的容置空间，同时，该封盖与该基板间会并因该凸柱而形成一气流通道；以及
f)进行一密封步骤，在一惰性气体的氛围中，加热该密封材料，使得该基板与封盖借由该密封材料紧密地结合固定并使该容置容间成为一封闭式空间。
2、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱是设置在该基板的顶面。
3、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱是设置在该封盖的底面。
4、根据权利要求1所述的气密式芯片封装方法，其特征在于还包含一在该密封步骤之前的除气步骤，该除气步骤是令罩盖有该封盖的基板处于一低压环境中，使该容置空间内的气体可经由该气流通道被抽离。
5、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱与密封材料是相同材质所制成。
6、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱与密封材料是不同材质所制成，而且该凸柱是软性材质所制成。
7.根据权利要求6所述的气密式芯片封装方法，其特征在于在该密封步骤中，是先下压该封盖以挤压该凸柱，而使该凸柱与该密封材料的厚度相同。
8、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱的熔点是不大于该密封材料的熔点。
9、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱是与密封材料相接触。
10、根据权利要求1所述的气密式芯片封装方法，其特征在于该凸柱是与密封材料相间隔。
11、一种气密式芯片封装装置，其特征在于包含：
一基板；
一芯片，设置于该基板上；
一封盖，设置于该基板上，该基板与封盖相配合可界定出一可容置该芯片的容置空间；以及
一密封材料与至少一凸柱，介于该基板与封盖之间，该密封材料环绕于封盖的底面，该凸柱的厚度大于该密封材料的厚度。
CN200810001023A 2008-01-10 2008-01-10 气密式芯片封装方法及其装置 Active CN100580895C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810001023A CN100580895C (zh) 2008-01-10 2008-01-10 气密式芯片封装方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810001023A CN100580895C (zh) 2008-01-10 2008-01-10 气密式芯片封装方法及其装置

Publications (2)

Publication Number Publication Date
CN101217120A CN101217120A (zh) 2008-07-09
CN100580895C true CN100580895C (zh) 2010-01-13

Family

ID=39623521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810001023A Active CN100580895C (zh) 2008-01-10 2008-01-10 气密式芯片封装方法及其装置

Country Status (1)

Country Link
CN (1) CN100580895C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070733B (zh) * 2015-07-28 2019-02-19 昆明物理研究所 非制冷红外焦平面探测器的气密性封装方法
CN117334689A (zh) * 2023-10-26 2024-01-02 华中科技大学 一种高温宽禁带功率模块及其制备方法

Also Published As

Publication number Publication date
CN101217120A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
TW200731479A (en) MEMS device packaging methods
MY141098A (en) Method of forming a leaded molded array package
CN204463733U (zh) Oled面板的边框结构
CN102299083B (zh) 薄半导体封装及其制造方法
CN104134741B (zh) Led显示屏模组的封装方法
CN100580895C (zh) 气密式芯片封装方法及其装置
KR20010069221A (ko) 반도체 장치의 제조 방법 및 이 방법에 사용하는 분할 금형
CN102270712B (zh) 一种led真空封装装置及真空封装方法
CN103500799A (zh) 一种oled器件的封装结构和封装方法
CN202979520U (zh) 封盖及电子设备
WO2019007155A1 (zh) 一种薄膜光伏组件封装结构与方法
CN106784031A (zh) 一种新型光电传感器的封装件
MY159589A (en) Method for production of a pole part of a medium-voltage switching device, as well as the pole part itself
CN108054252A (zh) 一种高密度色温可调cob制造方法
JP3456983B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
CN202818243U (zh) 一种倒装焊封装的多声表裸芯片模块
TW200733316A (en) Die package structure
CN204957067U (zh) 一种食品袋封装的硬封头
JP2005324341A (ja) 樹脂モールド方法および樹脂モールド装置
CN203854986U (zh) 一种大口酒坛封装防盗装置
CN203481281U (zh) 一种oled器件的封装结构
CN205087913U (zh) 一种腔体mems器件的晶圆级封装结构
CN205303446U (zh) 一次封装成型的光距离传感器封装结构
TW200701482A (en) Dispensing package of image sensor and its method
CN203340920U (zh) 一种全自动球形茶成型设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant