CN100580875C - 半导体元件的制造方法以及半导体元件 - Google Patents

半导体元件的制造方法以及半导体元件 Download PDF

Info

Publication number
CN100580875C
CN100580875C CN200810008863A CN200810008863A CN100580875C CN 100580875 C CN100580875 C CN 100580875C CN 200810008863 A CN200810008863 A CN 200810008863A CN 200810008863 A CN200810008863 A CN 200810008863A CN 100580875 C CN100580875 C CN 100580875C
Authority
CN
China
Prior art keywords
conductive layer
semiconductor element
mentioned
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810008863A
Other languages
English (en)
Other versions
CN101231946A (zh
Inventor
木谷智之
井口知洋
平原昌子
西内秀夫
东条启
富冈泰造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101231946A publication Critical patent/CN101231946A/zh
Application granted granted Critical
Publication of CN100580875C publication Critical patent/CN100580875C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

对于为了减小在半导体基板上所形成的电路元件间的电阻而在半导体基板的面上形成有导电层的半导体元件，在通过施加超声波振动而倒装片式安装该半导体元件时，防止由施加超声波振动的结合工具切削导电层，并防止因所切削的切屑附着在结合工具上而引起的半导体元件的安装状态的偏差。在半导体元件的制造方法中，具有以下工序：在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及将上述半导体晶片按照每个半导体元件切断。

Description

半导体元件的制造方法以及半导体元件
技术领域
本发明涉及半导体元件的制造方法以及半导体元件，尤其是关于通过施加超声波振动而被倒装片式安装的半导体元件的制造方法以及半导体元件。
背景技术
作为将半导体元件倒装片式安装在布线基板或引线框上的方法，已知有使用焊锡或导电性粘结剂的方法。并且，如下述专利文献1所记载，还已知有施加超声波振动的方法。
这种半导体元件通过在半导体基板上形成电路元件，并使形成半导体基板的硅内通电，由此将电路元件之间电连接。另外，硅与金属相比，电阻率较大。
因此，在以功率晶体管为代表的、被要求低电阻的半导体元件中，在半导体基板的一个主面上形成电路元件，在一个主面的背面侧即另一个主面上形成电阻率比硅小的金属层，从而降低在电路元件之间流动的电流的电阻。
图13是表示对形成有金属层的半导体元件通过施加超声波振动来进行倒装片式安装的情况的主视图。在半导体元件100的半导体基板101的一个主面上形成有2个电路元件102，并在半导体基板101的另一个主面上形成有金属层103。并且，在半导体基板101的一个主面上形成有将电路元件102与外部连接的用于外部连接的2个凸起电极(bump electrode)104。并使用铝或铜作为金属层103的材料。
在通过施加超声波振动而将半导体元件100倒装片式安装在布线基板105上的情况下，将布线基板105载放在工件支架(未图示)上，使凸起电极104与布线基板105抵接，并使施加超声波振动的结合工具(bonding tool)106与金属层103抵接。在从结合工具106向半导体元件100施加超声波振动时，使结合工具106一边在箭头A方向上振动，一边向半导体元件100按压。
专利文献1：(日本)特开平8-45994号公报
但是，如图13所示，在通过施加超声波振动来倒装片式安装半导体元件100时，会产生以下的问题。
在结合工具106的与金属层103抵接的抵接面上，形成有细微的凹凸形状的凹凸部107。并且，在施加超声波振动时，通过结合工具106的凹凸部107切削金属层103，并产生切屑108。产生的切屑108附着在结合工具106上而填埋凹凸部107。
当切屑108附着在结合工具106上时，根据切屑108的附着程度，从结合工具106向半导体元件100施加超声波振动的程度发生变动。由此，对于每个半导体元件100，其向布线基板105的半导体元件100的安装状态都不同，通过将半导体元件100安装在布线基板105上而形成的半导体装置的品质产生偏差。
发明内容
本发明是为了解决这种问题而进行的，其目的在于，对于为了减小在半导体基板上所形成的电路元件间的电阻而在半导体基板的面上形成有导电层的半导体元件，在通过施加超声波振动而倒装片式安装该半导体元件时，防止由施加超声波振动的结合工具切削导电层，并防止因所切削的切屑附着在结合工具上而引起的半导体元件的安装状态的偏差。
本发明的实施方式的第1特征为，在半导体元件的制造方法中，具有以下工序：在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及将上述半导体晶片按照每个半导体元件切断。
本发明的实施方式的第2特征为，在上述半导体元件的制造方法中，还具有以下工序：在上述半导体晶片的另一个主面上，按每个上述半导体元件的区域形成凹部；形成上述导电层的工序，在上述凹部内形成的导电层。
本发明的实施方式的第3特征为，在半导体元件中，具有：半导体基板，在一个主面上形成有多个电路元件；导电层，形成在上述半导体基板的另一个主面上；以及保护层，层积地形成在上述导电层上，并相比于该导电层具有难切削性。
本发明的实施方式的第4特征为，在上述半导体元件中，还具有凹部，形成在上述半导体基板的另一个主面上；上述导电层形成在上述凹部内，具有比该凹部的深度尺寸小的厚度尺寸。
发明效果
根据本发明，可防止半导体元件的安装状态的偏差。
附图说明
图1是表示本发明的第1实施方式的半导体元件的主视图。
图2是表示通过施加超声波振动而将半导体元件倒装片式安装在布线基板上时的工序的主视图。
图3是说明半导体元件的制造工序的流程图。
图4是说明半导体元件的制造工序的工序图。
图5是说明半导体元件的制造工序的工序图。
图6是表示形成有导电层和保护层的半导体晶片的立体图。
图7是表示本发明的第2实施方式的半导体元件的主视图。
图8是表示通过施加超声波振动而将半导体元件倒装片式安装在布线基板上时的工序的主视图。
图9是说明半导体元件的制造工序的流程图。
图10是说明半导体元件的制造工序的工序图。
图11是说明半导体元件的制造工序的工序图。
图12是表示形成有凹部和导电层的半导体晶片的立体图。
图13是对在通过施加超声波振动而将现有例的半导体元件倒装片式安装在布线基板上的情况下、产生切屑的情况进行说明的主视图。
具体实施方式
以下，利用附图说明本发明的实施方式。
(第1实施方式)
如图1所示，本发明的第1实施方式的半导体元件1，具有形成有2个FET等的电路元件2的半导体基板3，在半导体基板3的一个面上形成有导电层4，并在导电层4上形成有保护层5。在半导体基板3的另一个面上，形成有将电路元件2与外部连接的用于外部连接的2个凸起电极6。使用硅作为半导体基板3的材料。
另外，半导体元件1通过将半导体晶片10(参照图6)切断为需要的尺寸来形成，该半导体晶片10在一个主面上形成有多个电路元件2，在另一个主面上形成有用于提高电路元件2之间的导电性的导电层4和保护该导电层4的保护层5。导电层4和保护层5是通过形成同样的膜、并对该膜进行蚀刻处理等来形成的。
作为导电层4的材料，使用金、银、铜、铝中的1种金属，或者这些金属中的2种以上的合金。
作为保护层5的材料，使用在如后所述的与施加用于倒装片式安装的超声波振动的结合工具7抵接的情况下，具有比导电层4难以切削的难切削性的材料。具体地说，使用比金、银、铜、铝硬度高的镍、钛、钨、科瓦铁镍钴合金、铂中的1种金属，或者使用这些金属中的2种以上的合金。或者，使用苯酚树脂、环氧树脂、丙烯树脂、酰亚胺树脂、酰胺树脂中的1种树脂，或者使用其改性树脂。或者使用以二氧化硅为主成分的玻璃。或者使用以氮化铝为主成分的烧结陶瓷。
如图2所示，在通过施加超声波振动而将半导体元件1倒装片式安装在布线基板8上时，将布线基板8载放在工件支架(未图示)上，使凸起电极6与布线基板8抵接，并使施加超声波振动的结合工具7与保护层5抵接。在施加超声波振动时，使结合工具7一边在与布线基板8的安装面平行的箭头A方向上振动，一边向半导体元件1按压。
参照图3至图5说明半导体元件1的制造工序。首先，如图4(a)所示，在半导体晶片10上形成多个电路元件2和凸起电极6(S1)。另外，当在制造工序的最终阶段切断该半导体晶片10来制造多个半导体元件1时，半导体晶片10是成为各个半导体元件1中的半导体基板3的部分。并且，多个电路元件2和凸起电极6如下定位地形成：在切断半导体晶片10来制造多个半导体元件1时，电路元件2和凸起电极6位于各个半导体元件1的相同位置上。
然后，使形成了电路元件2和凸起电极6的半导体晶片10如图4(b)所示地反转，将形成有电路元件2和凸起电极6的面粘贴在保护片11上(S2)。
在将半导体晶片10粘贴在保护片11上之后，在半导体晶片10的成为与保护片11相对置的面的背面侧的一个面上，如图4(c)所示地形成导电层4(S3)。作为形成导电层4的方法，例如可采用飞溅、无电解镀层的方法。另外，在该阶段中，导电层4在半导体晶片10的整个面上形成。导电层4的厚度尺寸为0.1～50μm。
在形成导电层4之后，如图4(d)所示，将掩模12置于导电层4上，并从掩模12上涂覆保护抗蚀材料13(S4)。涂覆的保护抗蚀材料13进入掩模12的孔部分。
在涂覆了保护抗蚀材料13之后，等待保护抗蚀材料13干燥固化，并如图4(e)所示地取下掩模12(S5)。通过取下掩模12，固化了的保护抗蚀材料13部分地残留在导电层4上。
将固化了的保护抗蚀材料13部分地残留在导电层4上的半导体晶片10浸渍在蚀刻液中，并如图4(f)所示，留下导电层4的位于保护抗蚀材料13下侧的需要部分，除去导电层4的其他不需要部分(S6)。
在留下需要部分的导电层4的蚀刻结束之后，如图4(g)所示，用药液除去保护抗蚀材料13，并使需要部分的导电层4露出(S7)。露出的导电层4如下定位地形成：当在制造工序的最终阶段切断该半导体晶片10来制造多个半导体元件1时，1个导电层4位于各个半导体元件1的相同位置上。
在使需要部分的导电层4露出之后，在该导电层4上形成保护层5(S9、S11)。在形成该保护层5的情况下，根据保护层5的材料是金属还是金属以外的材料，形成工序分为2个(S8)。
在保护层5的材料是金属时(S8中的是)，通过对图4(g)所示的半导体晶片10进行无电解镀层处理来形成保护层5(S9)。如图4(h)所示，在实施了无电解镀层处理的情况下，仅在导电层4上形成由金属材料形成的保护层5。保护层5的厚度尺寸为1～20μm。
在保护层5的材料不是金属时(S8中的否)，如图4(i)所示，在图4(g)所示的半导体晶片10上，将在与导电层4相对置的位置上形成有孔的掩模14置于半导体晶片10上，并从掩模14上涂覆保护层5的材料5a、例如液状的树脂或液状的陶瓷等(S10)。
在涂覆了保护层5的材料5a之后，等待该材料5a干燥固化，并如图4(j)所示地取下掩模14(S5)。在导电层4上形成材料5a固化后的保护层5。
另外，在第1实施方式中，如图5(h)或图5(j)所示，以在导电层4上的整个区域形成有保护层5的情况为例进行说明，但是，形成保护层5的区域也可以是导电层4的区域的一部分。保护层5在倒装片式安装时结合工具7所抵接的范围内形成即可。
图6表示如图5(h)或图5(j)所示那样层积形成有导电层4和保护层5的半导体晶片10。通过将图6所示的半导体晶片10在虚线位置切断，来形成多个半导体元件1(S12)。
在这种构成中，在通过施加超声波振动而将形成有导电层4和保护层5的半导体元件1倒装片式安装在布线基板8上时，如图2所示，施加超声波振动的结合工具7与保护层5抵接。该保护层5由具有比导电层4难以切削的难切削性的材料形成，因此，即使为倒装片式安装而与保护层5抵接的结合工具7振动，也很难切削保护层5，从而很难产生图13所示的切屑108。
因此，在通过结合工具7施加超声波振动的倒装片式安装时，可防止在结合工具7与保护层5的抵接部分产生切屑，并可防止产生的切屑附着在结合工具7上而使从结合工具7向半导体元件1施加的超声波振动的程度发生变动。由此，可将从结合工具7向各个半导体元件1施加超声波振动的施加状态维持在一定状态，而防止半导体元件1向布线基板8安装的安装状态的偏差，并可将通过将半导体元件1安装在布线基板8上而制造的半导体装置的品质维持为一定，而提供品质稳定的半导体装置。
并且，在半导体晶片10上形成的导电层4，也可以不形成在半导体晶片10的整个面上，而是如图6所示，在每个半导体元件1的区域中分离地形成。因此，即使半导体晶片10与导电层4的线膨胀系数不同，也可以抑制由该线膨胀系数的差导致的半导体晶片10翘曲。
(第2实施方式)
参照图7至图12说明本发明第2实施方式的半导体元件20。另外，对与在第1实施方式中已经说明的构成要素相同的构成要素赋予相同的符号，并省略重复说明。
如图7所示，第2实施方式的半导体元件20具有形成有2个FET等的电路元件2和2个凸起电极6的半导体基板21，在半导体基板21的一个面上形成有凹部22，在该凹部22内的底部形成有导电层23。导电层23的厚度尺寸“a”形成为比凹部22的深度尺寸“b”小的尺寸。与第1实施方式相同，作为导电层23的材料，使用金、银、铜、铝中的1种金属，或者这些金属中的2种以上的合金。并使用硅作为半导体基板21的材料。
如图8所示，在通过施加超声波振动而将半导体元件20倒装片式安装在布线基板8上时，将布线基板8载放在工件支架(未图示)上，使凸起电极6与布线基板8抵接，并使施加超声波振动的结合工具7与保护层5抵接。在施加超声波振动时，使结合工具7一边在与布线基板8的安装面平行的箭头A方向上振动，一边向半导体元件20按压。
参照图9至图11说明半导体元件20的制造工序。首先，如图10(a)所示，在半导体晶片10上形成电路元件2和凸起电极6(S21)。另外，当在制造工序的最终阶段切断该半导体晶片10来制造半导体元件20时，半导体晶片10是成为各个半导体元件20的半导体基板21的部分。并且，多个电路元件2和凸起电极6如下定位地形成：在切断半导体晶片10来制造多个半导体元件20时，电路元件2和凸起电极6位于各个半导体元件20的相同位置上。
然后，使形成有电路元件2和凸起电极6的半导体晶片10如图10(b)所示地反转，将形成有电路元件2和凸起电极6的面粘贴在保护片11上(S22)。
在将半导体晶片10粘贴在保护片11上之后，在半导体晶片10的成为与保护片11相对置的面的背面侧的一个面上，如图10(c)所示使用惰性气体或蚀刻液来形成多个凹部22(S23)。凹部22形成为，深度尺寸“b”为几μm。另外，这些凹部22如下定位地形成：当在制造工序的最终阶段切断半导体晶片10来制造多个半导体元件20时，使1个凹部22位于各个半导体元件20的相同位置上。
在形成凹部22之后，如图10(d)所示，在形成半导体晶片10的形成有凹部22一侧的一个面的整个面上形成导电层23(S24)。作为导电层23的形成方法，例如可采用无电解镀层的方法。导电层23的厚度尺寸“a”形成为比凹部22的深度尺寸“b”小的尺寸。
在形成了导电层23之后，如图10(e)所示，将掩模24置于导电层23上，并从掩模24上涂覆保护抗蚀材料25(S25)。在掩模24上，在与各个凹部22相对置的位置上形成孔，涂覆的保护抗蚀材料25进入掩模24的孔部分。
在涂覆了保护抗蚀材料25之后，等待保护抗蚀材料25干燥固化，并如图5(f)所示那样取下掩模24(S26)。通过取下掩模24，在凹部22内的导电层23上残留固化了的保护抗蚀材料25。
将在凹部22内的导电层23上残留有固化了的保护抗蚀材料25的半导体晶片10浸渍在蚀刻液中，并如图10(g)所示，留下导电层23的位于保护抗蚀材料25下侧的需要部分，除去导电层23的其他不需要部分(S27)。
在留下需要部分的导电层23的蚀刻结束之后，如图10(h)所示，用药液除去保护抗蚀材料25，并使需要部分的导电层23露出(S28)。
图12表示如图11(h)所示在各个凹部22内形成有导电层23的半导体晶片10。通过将图12所示的半导体晶片10在虚线位置切断，来形成多个半导体元件20(S29)。
在这种构成中，在通过施加超声波振动而将形成有凹部22和位于凹部22内的导电层23的半导体元件20倒装片式安装在布线基板8上时，如图8所示，施加超声波振动的结合工具7与半导体基板21的凹部22一侧的表面抵接，结合工具7与导电层23不抵接。半导体基板21是具有比由金、银、铜、铝形成的导电层23难以切削的难切削性的材质，即使为倒装片式安装而结合工具7振动，也很难产生切屑。
因此，在通过结合工具7施加超声波振动的倒装片式安装时，可防止结合工具7与导电层23抵接而产生切屑，并可防止产生的切屑附着在结合工具7上而使从结合工具7向半导体元件20施加的超声波振动的程度发生变动。由此，可将从结合工具7向各个半导体元件20施加超声波振动的施加状态维持在一定状态，并可将通过将半导体元件20安装在布线基板8上而制造的半导体装置的品质维持为一定，从而可提供品质稳定的半导体装置。
并且，在半导体晶片10上形成的导电层23，也可以不形成在半导体晶片10的整个面上，而是如图12所示，在各个半导体元件20上形成的凹部22内分离地形成。因此，即使半导体晶片10与导电层23的线膨胀系数不同，也可以抑制由该线膨胀系数的差导致的半导体晶片10翘曲。

Claims (6)

1、一种半导体元件的制造方法，其特征在于，具有以下工序：
在一个主面上形成有电路元件的半导体晶片的另一个主面上形成导电层；
在覆盖上述导电层上的至少一部分的区域内，形成相比于该导电层具有难切削性的保护层；以及
将上述半导体晶片按照每个半导体元件切断。
2、如权利要求1所述的半导体元件的制造方法，其特征在于，
上述保护层形成在对上述半导体元件施加超声波振动的结合工具所抵接的区域内。
3、如权利要求1或2所述的半导体元件的制造方法，其特征在于，
上述导电层由从金、银、铜、铝构成的组中选择的1种或2种以上的材料形成；
上述保护层由从镍、钛、钨、科瓦铁镍钴合金、铂构成的组中选择的1种或2种以上的材料形成；或者，由从苯酚树脂、环氧树脂、丙烯树脂、酰亚胺树脂、酰胺树脂构成的组中选择的1种或其改性树脂形成；或者，由以二氧化硅为主成分的玻璃形成；或者，由以氮化铝为主成分的烧结陶瓷形成。
4、如权利要求1所述的半导体元件的制造方法，其特征在于，还具有以下工序：
在上述半导体晶片的上述另一个主面上，按每个上述半导体元件的区域形成凹部；
形成上述导电层的工序，在上述凹部内形成具有比该凹部的深度尺寸小的厚度尺寸的导电层。
5、一种半导体元件，其特征在于，具有：
半导体基板，在一个主面上形成有多个电路元件；
导电层，形成在上述半导体基板的另一个主面上；以及
保护层，层积地形成在上述导电层上，并相比于该导电层具有难切削性。
6、如权利要求5所述的半导体元件，其特征在于，还具有
凹部，形成在上述半导体基板的另一个主面上；上述导电层形成在上述凹部内，具有比该凹部的深度尺寸小的厚度尺寸。
CN200810008863A 2007-01-25 2008-01-25 半导体元件的制造方法以及半导体元件 Expired - Fee Related CN100580875C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007015179A JP2008182105A (ja) 2007-01-25 2007-01-25 半導体素子の製造方法及び半導体素子
JP015179/2007 2007-01-25

Publications (2)

Publication Number Publication Date
CN101231946A CN101231946A (zh) 2008-07-30
CN100580875C true CN100580875C (zh) 2010-01-13

Family

ID=39667033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810008863A Expired - Fee Related CN100580875C (zh) 2007-01-25 2008-01-25 半导体元件的制造方法以及半导体元件

Country Status (3)

Country Link
US (1) US20080179751A1 (zh)
JP (1) JP2008182105A (zh)
CN (1) CN100580875C (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US6797530B2 (en) * 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법

Also Published As

Publication number Publication date
JP2008182105A (ja) 2008-08-07
CN101231946A (zh) 2008-07-30
US20080179751A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
CN100429770C (zh) 半导体装置及其制造方法
CN103811437B (zh) 有直接接触散热片的微电子封装及其制造方法
CN100438004C (zh) 半导体装置及其制造方法
US7772698B2 (en) Package structure for integrated circuit device
US8815647B2 (en) Chip package and a method for manufacturing a chip package
TW200618200A (en) Semiconductor device and method for making the same
CN104025287A (zh) 半导体装置
JP2011165862A (ja) 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
KR20180085824A (ko) 금속화를 위한 방법들, 디바이스들 및 재료들
CN1989604A (zh) 功能元件及其制造方法、以及功能元件装配结构体
JP4479611B2 (ja) 半導体装置
JP2006294701A (ja) 半導体装置及びその製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
EP3349241B1 (en) Semiconductor devices with protruding conductive vias and methods of making such devices
JP6752639B2 (ja) 半導体装置の製造方法
JP4593427B2 (ja) 半導体装置及び半導体装置の製造方法
CN101436555A (zh) 半导体封装体的制造方法
US9111923B2 (en) Wiring substrate having conductive bumps with resin sealing between bumps and method of making
CN100580875C (zh) 半导体元件的制造方法以及半导体元件
US20170133340A1 (en) Method for producing a chip module
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
WO2003069743A1 (fr) Embase et dispositif a semiconducteur
KR950023415A (ko) 솔더범프를 갖는 노운 굳 다이 제조방법
US6645606B2 (en) Electrical device having metal pad bonded with metal wiring and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20110125