CN100578480C - 中断处理方法和装置 - Google Patents

Abstract

本发明涉及数据通信技术领域，公开了一种中断处理的方法，该方法包括：将输入的中断聚合成一组中断，当预设时间到达时产生中断处理信号，中断处理器接收到中断处理信号后，读取所述一组中断，进行中断处理。本发明实施例还提供了一种中断处理装置，包括中断输入单元，聚合单元，定时单元，信号产生单元和中断处理器。本发明实施例还提供了另外一种中断处理装置，包括中断输入单元，聚合单元，DMA单元，定时单元，信号产生单元和中断处理器。本发明实施例提供的中断处理方法和装置，避免了中断处理器频繁地被打断，节省了中断处理器的开销。

Description

中断处理方法和装置

技术领域

本发明涉及数据通信技术领域，特别涉及中断信息处理方法和装置。

背景技术

中断是指处理器对系统发生的某个事件做出的一种反应，即处理器暂停正在执行的程序，保留现场后自动转去执行相应的处理程序，处理完该事件后再返回断点继续执行被“打断”的程序。

传统的中断处理包括：中断源、中断控制器和中断处理器。引起中断的事件称为中断源。中断控制器则根据优先级别选择相应的中断上报给中断处理器，中断处理器则是根据中断的类型选择进入相应的中断处理程序，进行中断处理。

如图1中所示，传统的中断处理装置包括中断输入部分，用于输入多个中断；中断控制器，用于从中断输入部分中同时输入的多个中断中有选择的输出一个较高优先次序的中断；中断处理器，根据对应的中断进入相应的中断处理程序。

在这样的传统中断处理装置中，中断处理器根据每次中断的不同而中断当前的应用程序而进入相应的中断处理程序。中断传输是通过上层软件查询、读取的，一次只能上报和处理一个中断。当有多个中断产生时，软件会被频繁的打断去查询、读取，并处理中断，使得软件的开销变大，处理器的占用率增大。

发明内容

本发明实施例要解决的主要问题是提供一种中断处理方法和装置，使得中断处理器不会频繁地被打断，节省了中断处理器的开销。

为了解决上述技术问题，本发明的一个实施例提供了一种中断处理方法，包括以下步骤：

对输入的中断进行采样；

将采样后的中断与锁存器相应比特bit位逻辑处理后，保存到所述锁存器中以聚合成一组中断；

当预设时间到达时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述预设时间内是否有中断产生，如果有，产生中断处理信号；

中断处理器接收到中断处理信号后，读取所述一组中断，进行中断处理。

本发明的另一个实施例提供了一种中断处理装置，包括：

中断输入单元，用于输入至少一个中断；

聚合单元，用于采样所述中断输入单元输入的中断，将采样后的中断与锁存器中的相应bit位进行逻辑处理后存储在该锁存器中，以聚合成一组中断；

定时单元，用于设置定时时间；

信号产生单元，用于当定时单元到达定时时间时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述定时时间内是否有中断产生，如果有，产生中断处理信号；

中断处理器，用于在接收到信号产生单元产生的中断处理信号后，读取聚合单元的所述一组中断，并进行中断处理。

本发明的再一个实施例提供了一种中断处理装置，包括：

中断输入单元，用于输入至少一个中断；

聚合单元，用于采样所述中断输入单元输入的中断，将采样后的中断与锁存器中的相应bit位进行逻辑处理后存储在该锁存器中，以聚合成一组中断；

定时单元，用于设置定时时间；

DMA单元，用于当定时单元到达定时时间时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述定时时间内是否有中断产生，如果有，将聚合单元中的所述一组中断通过DMA方式传送至中断处理器的内存；

信号产生单元，用于当DMA单元传送结束时，产生中断处理信号；

中断处理器，用于在接收到信号产生单元的中断处理信号后，读取内存中的所述一组中断，并进行中断处理。

本发明实施例提供的技术方案与现有技术相比，主要区别及其效果在于：

在将多个中断聚合成一组中断，预设时间到达时，产生中断处理信号，中断处理器读取中断并进行处理，即在一次中断处理中上报多个中断需求并处理，有效地避免了上层软件被中断频繁打断，节省了中断处理器的开销。

附图说明

图1是现有技术中的中断处理装置图；

图2是根据本发明第一实施例的中断处理方法的流程图；

图3是根据本发明第四实施例的中断处理方法的流程图；

图4是根据本发明第五实施例中的中断处理装置示意图；

图5是根据本发明第六实施例中的中断处理装置示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例作进一步的详细描述。

本发明的第一实施例涉及一种中断处理方法，具体流程如图2所示。

步骤210，输入中断，并将输入的中断聚合成一组中断。

步骤210包括：

步骤2110，当有中断输入时，对输入的中断进行采样。

在步骤2110中，可以采用电平触发或边缘触发方式对输入的中断进行采样。当有中断输入时，将中断转换成高电平或者上升沿，即高脉冲信号。

步骤2120，将步骤2110中的高脉冲信号与锁存器中的相应比特bit位进行逻辑处理。

这里，当锁存器的bit位置“1”时表示有中断输入，采样后中断为高脉冲信号，所以将采样后的中断与锁存器bit位做逻辑或处理并保存在锁存器中。

步骤2120中，通过相应bit位值来保存中断，每个中断类型和优先级等信息可以通过软件查询的方式来实现。

步骤210中，可以对多个输入的中断进行采样和逻辑处理，将多个中断聚合成一组中断。可以理解的是，该组中断至少包括一个中断。

步骤220，当预设时间到达时，产生中断处理信号。

在步骤220中，当到达预设的时间时，检测该锁存器的所有bit位，看是否有bit位值为1，如果有的话，表示在该预设时间内有中断输入，那么产生中断处理信号。

在步骤220中，可以通过电平触发或者边缘触发的方式产生中断处理信号。

在步骤220中，产生中断处理信号的同时，重新开始计时。

步骤230，中断处理器读取中断，进行中断处理。

在步骤230中，当中断处理器接收到步骤220中产生的中断处理信号，该中断处理器采用查询方式读取该锁存器的一组中断，读取结束后，可以通过多线程的方式对该组中断进行并行处理，也可以按照该组中断中各个中断的优先级别逐个进行处理，中断处理器根据中断的类型进入相应的中断处理程序，进行中断处理。

在中断处理器读取该组中断的同时，如果有新的中断输入将会在下一个预设的时间周期内聚合成新的一组中断；如果没有新的中断输入，清除该锁存器中的中断。

在本实施例中，将输入的中断聚合成一组中断，当预设时间到达时，产生中断处理信号，中断处理器接收到该中断处理信号后，由中断处理器通过查询的方式读取锁存器的一组中断后，按照中断类型进行相应的中断操作，避免了频繁地打断中断处理器，对输入的中断进行批量处理，降低了中断处理器的占用率，特别是在中断处理频繁的情况下，可以显著地降低中断处理的占用率。

本发明的第二实施例涉及一种中断处理方法，本实施例与第一实施例大致相同，其区别在于：在第一实施例中，输入的中断被聚合成一组中断；而在本实施例中，输入的中断可以在预设时间内聚合成多组中断，那么需要多个锁存器，每个锁存器中保存一组中断，可以根据中断发生时间的先后将中断保存在不同的锁存器中，也就是说当前一个锁存器保存满后将后来的中断保存在下一个锁存器中；也可以根据中断的类型将中断保存在不同的锁存器中。

本发明的第三实施例涉及一种中断处理方法，本实施例与第一实施例大致相同，其区别在于：在第一实施例中，当有中断输入时，将中断转换成高电平或者上升沿，即高脉冲信号，并将高脉冲信号与锁存器中的相应比特bit位进行逻辑或处理，当到达预先设置的时间时，检测该锁存器的所有bit位，看是否有bit位值为1，如果有的话，表示在该预设时间内有中断输入；而在本实施例中，当有中断输入时，可以将中断转换成低电平或者下降沿，即低脉冲信号，并将该低脉冲信号与锁存器中的相应比特bit位进行逻辑与处理，当到达预先设置的时间时，检测该锁存器的所有bit位，看是否有bit位值为0，如果有的话，表示在该预设时间内有中断输入。也就是说，其关键在于，根据锁存器bit位表示有中断输入的值的不同，采用不同的采样输入和逻辑处理。

本发明的第四实施例涉及一种中断处理方法，具体流程如图3所示。

步骤310与第一实施例中的步骤210基本相同，在此不再赘述。同时，本实施例中，锁存器的bit位置“1”时表示有中断输入，将中断采样为高脉冲信号后，与锁存器bit位做逻辑或处理。

步骤320，预设时间到达时，可以通过直接内存存取(Direct MemoryAccess，DMA)方式直接将锁存器中的一组中断传送至中断处理器的内存。同时，重新开始计时。

在步骤320中，当到达该预设时间时，检测该锁存器的所有bit位，看是否有bit位值为1，如果有的话，表示在该预设时间内有中断输入，那么发送DMA请求，通过DMA方式直接将该锁存器中的一组中断传送至该中断处理器的内存，在DMA传送中断的同时，如果有新的中断输入则在下一个预设时间内进行聚合，如果没有新的中断输入，清除锁存器中的中断。

步骤330，产生中断处理信号。

当步骤320中该组中断传送结束后，产生中断处理信号，进入步骤340。

步骤340，中断处理器读取中断，进行中断处理。

在步骤340中，中断处理器直接读取内存中的中断，按照该内存中的中断类型做相应的中断处理。

在中断处理器读取该组中断的同时，清除该内存中的中断。

在本实施例中，将输入的中断聚合成一组中断，当到达预设时间时，通过DMA方式将一组中断传送到中断处理器的内存后产生中断处理信号，中断处理器直接读取内存中的中断，按照中断类型进行相应的中断操作，可以有效地提高中断处理器的工作效率，避免了频繁地打断中断处理器，对输入的中断进行批量处理，降低了中断处理器的占用率。特别是在中断处理频繁的情况下，可以显著地降低中断处理器的占用率。

需要说明的是，也可以将该锁存器中的一组中断分为多组后同时采用DMA方式传送至该中断处理器的内存。那么在需要海量传输中断的情况下，可以大大的提高处理速度。

本发明的第五实施例涉及一种中断处理装置，其具体结构如图4所示。

中断输入单元410，用于输入至少一个中断；

聚合单元420，用于将中断输入单元410输入的中断聚合成一组中断；

定时单元430，用于设置定时时间，可以通过软件设置定时时间；

信号产生单元440，用于当定时单元430到达定时时间时，产生中断处理信号；

中断处理器450，用于读取聚合单元420的一组中断并进行中断处理。

进一步的，聚合单元420可以包括，逻辑处理子单元和锁存器。该逻辑处理子单元用于采样中断输入单元410输入的中断，并将采样后的中断与该锁存器中的相应bit位进行逻辑处理后，存储在该锁存器中。

相应的，信号产生单元440可以包括，判断子单元和触发子单元。其中，判断子单元，用于根据该锁存器的bit位值判断是否有中断产生；触发子单元，用于与该判断子单元进行通信，当判断子单元判断有中断产生时，可以通过电平触发或边缘触发产生中断处理信号。同时，定时单元430清零，重新开始计时。

相应的，中断处理器450可以包括，读取子单元和处理子单元。其中，读取子单元，用于在接收到该触发子单元产生的中断处理信号后，从该锁存器中读取该组中断；处理子单元，用于对该读取子单元读取的该组中断进行中断处理。

当信号产生单元440产生中断处理信号后，中断处理器450可以采用查询的方式读取聚合单元420中的一组中断，中断处理器450可以通过多线程的方式对该组中断进行并行处理，也可以按照该组中断中各个中断的优先级别逐个进行处理，中断处理器450根据中断的类型进入相应的中断处理程序，进行中断处理。

典型地，中断处理器450可以读取存储在该锁存器的该组中断并进行中断处理。在中断处理器450读取该组中断的同时，如果有新的中断输入将会在下一个预设时间内聚合成新的一组中断，如果没有新的中断输入，清除该锁存器中的中断。

需要说明的是，聚合单元420在将中断输入单元410输入的中断聚合时，在某些情况下，也可以将输入的中断聚合成多组中断。比如说，当在预设的时间内，输入的中断较多，可以将中断按照时间先后或者中断类型保存在多个锁存器中。

本发明的第六实施例涉及一种中断处理装置，其具体结构如图5所示。中断输入单元510，用于输入至少一个中断；

聚合单元520，用于将中断输入单元510输入的中断聚合成一组中断；

定时单元530，用于设置定时时间，可以通过软件设置定时时间；

DMA单元540，用于将聚合单元520中的一组中断通过DMA方式传送至中断处理器的内存；

信号产生单元550，用于当DMA单元540传送结束时，产生中断处理信号；

中断处理器560，用于在接收到信号产生单元550的中断处理信号后，读取内存中的该组中断，并进行中断处理。

进一步的，聚合单元520可以包括，逻辑处理子单元和锁存器。该逻辑处理子单元用于采样中断输入单元510输入的中断，并将采样后的中断与该锁存器中的相应bit位进行逻辑处理后存储在该锁存器中。

相应的，DMA单元540可以包括，判断子单元和传送子单元。其中，判断子单元，用于当定时单元530到达定时时间时，根据该锁存器的bit位值判断是否有中断产生，如果有中断产生，则发送DMA请求给中断处理器；传送子单元，用于在中断处理器接收到该判断子单元发送的DMA请求后，将聚合单元520中的中断传送至所述中断处理器的内存，直至传送结束。同时，定时单元530清零，重新开始计时。

在DMA单元540传送中断的同时，如果有新的中断输入则进行聚合，如果没有新的中断输入，清除该锁存器中的中断。

需要说明的是，也可以将该锁存器中的一组中断分为多组后同时采用DMA方式传送至中断处理器的内存。

当DMA单元540传送结束时，信号产生单元550可以通过电平触发或边缘触发产生中断处理信号。

相应的，中断处理器560可以包括，读取子单元和处理子单元。其中，读取子单元，用于在接收到信号产生单元550产生的中断处理信号后，从内存中读取该组中断；处理子单元，用于对读取子单元读取的该组中断进行中断处理。

当信号产生单元550产生中断处理信号后，中断处理器560直接读取内存中的一组中断，中断处理器560可以通过多线程的方式对该组中断进行并行处理，也可以按照该组中断的优先级别逐个对进行处理，中断处理器560根据中断的类型进入相应的中断处理程序，进行中断处理。在中断处理器560读取该组中断的同时，清除内存中的中断。

综上所述，在本发明的各实施例中，在预设的时间内，将输入的中断聚合成至少一组中断后，由中断处理器通过查询的方式或者DMA方式读取中断后，按照中断类型进行相应的中断操作，可以有效地提高中断处理器的工作效率，避免了频繁地打断中断处理器，对输入的中断进行批量处理，降低了中断处理器的占用率。特别是在中断处理频繁的情况下，可以显著地降低中断处理器的占用率。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (13)

1.一种中断处理方法，其特征在于，包括：

对输入的中断进行采样；

将采样后的中断与锁存器相应比特bit位逻辑处理后，保存到所述锁存器中以聚合成一组中断；

当预设时间到达时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述预设时间内是否有中断产生，如果有，产生中断处理信号；

中断处理器接收到所述中断处理信号后，读取所述一组中断，进行中断处理。

2.根据权利要求1所述的中断处理方法，其特征在于，采用电平触发或边缘触发对所述中断进行采样。

3.根据权利要求1所述的中断处理方法，其特征在于，所述产生中断处理信号包括：

根据所述锁存器的bit位值判断是否有中断产生，如果有中断产生，通过电平触发或边缘触发产生所述中断处理信号。

4.根据权利要求3所述的中断处理方法，其特征在于，所述中断处理器接收到所述中断处理信号后，采用查询方式读取所述一组中断；

在读取所述一组中断的同时，如果有新的中断输入，则在下一个所述预设时间内聚合，如果没有新的中断输入，清除所述锁存器中的中断。

5.根据权利要求4所述的中断处理方法，其特征在于，所述进行中断处理包括：

中断处理器采用多线程的方式对所述一组中断进行并行处理，或者按照所述一组中断中各个中断的优先级逐个处理。

6.根据权利要求5所述的中断处理方法，其特征在于，所述产生中断处理信号的步骤为：

根据所述锁存器的bit位值判断是否有中断产生，如果有中断产生，通过直接内存存取DMA方式将所述锁存器中的所述一组中断传送至所述中断处理器的内存，所述一组中断传送结束后，产生中断处理信号；

在所述中断传送的同时，如果有新的中断输入，则在下一个所述预设时间内聚合，如果没有新的中断输入，清除所述锁存器中的中断。

7.根据权利要求6所述的中断处理方法，其特征在于，所述读取所述一组中断：

所述中断处理器读取所述内存中的所述一组中断。

8.一种中断处理装置，其特征在于，包括：

中断输入单元，用于输入至少一个中断；

聚合单元，用于采样所述中断输入单元输入的中断，将采样后的中断与锁存器中的相应bit位进行逻辑处理后存储在该锁存器中，以聚合成一组中断；

定时单元，用于设置定时时间；

信号产生单元，用于当所述定时单元到达定时时间时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述定时时间内是否有中断产生，如果有，产生中断处理信号；

中断处理器，用于在接收到所述信号产生单元产生的中断处理信号后，读取所述聚合单元的所述一组中断，并进行中断处理。

9.根据权利要求8所述的中断处理装置，其特征在于，所述信号产生单元包括：

判断子单元，用于根据所述锁存器的bit位值判断是否有中断产生；

触发子单元，用于与所述判断子单元进行通信，当判断子单元判断有中断产生时，通过电平触发或边缘触发产生中断处理信号。

10.根据权利要求9所述的中断处理装置，其特征在于，所述中断处理器包括：

读取子单元，用于在接收到所述触发子单元产生的中断处理信号后，从所述锁存器中读取所述一组中断；

处理子单元，用于对所述读取子单元读取的所述一组中断进行中断处理。

11.一种中断处理装置，其特征在于，包括：

中断输入单元，用于输入至少一个中断；

聚合单元，用于采样所述中断输入单元输入的中断，将采样后的中断与锁存器中的相应bit位进行逻辑处理后存储在该锁存器中，以聚合成一组中断；

定时单元，用于设置定时时间；

DMA单元，用于当所述定时单元到达定时时间时，检测所述锁存器的所有bit位，根据所述锁存器的bit位值判断在所述定时时间内是否有中断产生，如果有，将所述聚合单元中的所述一组中断通过DMA方式传送至中断处理器的内存；

信号产生单元，用于当所述DMA单元传送结束时，产生中断处理信号；

中断处理器，用于在接收到所述信号产生单元的中断处理信号后，读取内存中的所述一组中断，并进行中断处理。

12.根据权利要求11所述的中断处理装置，其特征在于，所述DMA单元包括：

判断子单元，用于当所述定时单元到达定时时间时，根据所述锁存器的bit位值判断是否有中断产生，如果有中断产生，则发送DMA请求给所述中断处理器；

传送子单元，用于在所述中断处理器接收到所述判断子单元发送的DMA请求后，将所述聚合单元中的所述一组中断传送至所述中断处理器的内存，直至传送结束。

13.根据权利要求12所述的中断处理装置，其特征在于，所述中断处理器包括：

读取子单元，用于在接收到所述信号产生单元产生的中断处理信号后，从所述内存中读取所述一组中断；

处理子单元，用于对所述读取子单元读取的所述一组中断进行中断处理。

Images